KR920008928A - 1개의 트랜지스터 메모리 셀의 어레이를 갖고 있는 전기적으로 소거가능하고 프로그램가능한 판독 전용 메모리 - Google Patents
1개의 트랜지스터 메모리 셀의 어레이를 갖고 있는 전기적으로 소거가능하고 프로그램가능한 판독 전용 메모리 Download PDFInfo
- Publication number
- KR920008928A KR920008928A KR1019910018581A KR910018581A KR920008928A KR 920008928 A KR920008928 A KR 920008928A KR 1019910018581 A KR1019910018581 A KR 1019910018581A KR 910018581 A KR910018581 A KR 910018581A KR 920008928 A KR920008928 A KR 920008928A
- Authority
- KR
- South Korea
- Prior art keywords
- drain
- electrically erasable
- transistor
- programmable
- source
- Prior art date
Links
- 239000000758 substrate Substances 0.000 claims 8
- 238000000034 method Methods 0.000 claims 3
- 239000004065 semiconductor Substances 0.000 claims 3
- 239000012535 impurity Substances 0.000 claims 2
- 230000005641 tunneling Effects 0.000 claims 2
- 230000005669 field effect Effects 0.000 claims 1
- 239000011159 matrix material Substances 0.000 claims 1
- 239000002245 particle Substances 0.000 claims 1
- 238000003491 array Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
- G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
- G11C16/16—Circuits for erasing electrically, e.g. erase voltage switching circuits for erasing blocks, e.g. arrays, words, groups
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
- Read Only Memory (AREA)
Abstract
내용 없음
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 라인 Ⅱ-Ⅱ를 따른 제1도의 메모리 셀 트랜지스터의 단면도,
제3도는 라인 Ⅲ-Ⅲ을 따른 제1도의 메모리 셀 트랜지스토의 단면도,
제6도는 제1도 내지 제3도에서 도시된 메모리 셀 트랜지스터 구조물을 각각 갖고 있는 행열로 배열된 메모리 셀 어레이를 포함하는 NAND 셀 EEPROM의 주요부의 회로 구성을 도시한 도면.
Claims (16)
- 반도체기판(10), 상기 기판 내의 소오스와 드레인 사이에 채널 영역을 정하기 위해 떨어진 소오스(24) 및 드레인(22), 적어도 부분적으로 채널 영역 위에 놓여 있고 상기 기판과 용량적으로 결합되어 있는 절연 도전층(16), 및 상기 도전과 절연적으로 배치되고 채널 영역에 걸쳐 있는 제어 게이트(20)을 포함하는 전기적으로 소거가능하고 프로그램가능한 트랜지스터에 있어서, 상기 도전층을 방전시키기 위해 인가되는 제2 전압의 판독동작 중에 상기 드레인에 인가되기에 적합한 제1 전압으로 부터의 범위로 상기 드레인 내전압을 발생시키기 위한 수단을 포함하는 것을 특징으로 하는 전기적으로 소거가능하고 프로그램가능한 트랜지스터.
- 제1항에 있어서, 상기 드레인(22)가 상기 내전압을 전위적으로 상기 제1 전압 이상이고 제2 전압 미만이되게 하도록 특정 밀도에서 불순물로써 도핑되는 것을 특징으로 하는 전기적으로 소거가능하고 프로그램가능한 트랜지스터.
- 제2항에 있어서, 상기 소오스(24) 및 상기 드레인(22)가 상기 기판(12)와 도전 형태로 대향하여 있는 것을 특징으로 하는 전기적으로 소거가능하고 프로그램가능한 트랜지스터.
- 제3항에 있어서, 상기 소오스(24) 및 상기 드레인(22)가 서브미크론 정도의 소정 거리로 떨어져 있는 것을 특징으로 하는 전기적으로 소거가능하고 프로그램가능한 트랜지스터.
- 제4항에 있어서, 상기 기판(12)와 상기 도전층(14)사이에 있고, 전하 입자를 상기 도전층(16)으로 또는 도전층(16)으로부터 터널링시켜서 충분히 얇은 유전층(16)을 포함하고 있는 것을 특징으로 하는 전기적으로 소거가능하고 프로그램가능한 트랜지스터.
- 제5항에 있어서, 상기 소오스 및 상기 드레인이 실제로 상기 도전층(16)과 상기 제어 게이트(20)과 교차하여 자기 정렬되는 것을 특징으로 하는 전기적으로 소거가능하고 프로그램가능한 트랜지스터.
- 반도체 기판(12)상에 행렬로 배열되고 각각의 드레인측 노드 및 소오스측 노드와 미리 선택된 수의 직렬 접속 메모리셀(M11, M12, M13 및 M14)의 서브어레이를 각각 포함하는 다수의 블럭으로 분할되는 메모리 셀(M)의 어레이, 메로리 셀이 열과 관련된 데이타 전송 라인(BL), 메모리 셀의 행과 관련된 제어 라인(CG), 및 상기 데이타 전송 라인들 중 1개의 라인 및 상기 제어 라인들 중 1개의 라인을 선택함으로서 메모리 어드레스를 지정하기 위한 어드레싱 수단(44, 46 및 62)를 포함하는 전기적으로 소거가능하고 프로그램가능하는 메모리 디바이스에 있어서, 상기 기판 내에서 떨어진 소오스(24) 및 드레인(22), 상기 기판 위의 절연 부동 캐리어 저장층(16), 상기 캐리어 저장층 위에 절연적으로 배치된 제어 게이트(20)을 포함하는 MOS 트랜지스터로 구성되는 각각의 메모리셀, 및 판독 동작 중에 상기 드레인에 인가되는 전위적으로 제1 전압 이상이고 상기 캐리어 저장층을 방전시키기 위해 상기 드레인에 인가되는 제2 전압 미만이 되도록 상기 드레인에 내전압을 발생하는 특정하게 선택된 밀도에서 불순물로써 도핑되는 드레인(22)를 포함하는 것을 특징으로 하는 전기적으로 소거가능하고 프로그램가능한 메모리 디바이스.
- 제7항에 있어서, 서브어레이를 비트라인에 접속시키도록 선택적으로 턴온시키기 위해 직렬 접속 메모리 셀(M11, M12, M13 및 M14)의 상기 서브어레이의 드레인측 노드와 상기 비트 라인(BL)사이에 배열된 제1 선택수단(S1)을 포함하는 것을 특징으로 하는 전기적으로 소거가능하고 프로그램가능한 메모리 디바이스.
- 제9항에 있어서, 상기 서브어레이를 공통 소오스 전압에 접속시키도록 선택적으로 턴온시키기 위해 상기 서브어레이의 소오스측 노드와 공통 소오스 전압 사이에 배열된 제2 선택 수단(S2)를 포함하는 것을 특징으로 하는 전기적으로 소거가능하고 프로그램가능한 메모리 디바이스.
- 제9항에 있어서, 각각의 상기 메모리 셀 트랜지스터가 메모리셀 트랜지스터의 직렬 회로를 포함하여서 NAND 셀 유니트(U)를 구성하는 것을 특징으로 하는 전기적으로 소거가능하고 프로그램가능한 메모리 디바이스.
- 제10항에 있어서, 각각의 상기 메모리 셀 트랜지스터가 부동 게이트 터널링 반도체 전계 효과 트랜지스터를 포함하는 것을 특징으로 하는 전기적으로 소거가능하고 프로그램가능한 트랜지스터.
- 제10항에 있어서, 각각의 상기 서브어레이가, 각각의 2개의 인접 직렬 접속 메모리 셀 트랜지스터가 상기 비트 라인들 중 대응하는 1개의 비트 라인과 결합되고 스위칭 트랜지스터(SG)를 갖고 있는 배선 라인(SL)과 관련되도록 배열되는 메모리 셀 트랜지스터를 포함하여서 NOR 셀 유니트(R)을 구성하는 것을 특징으로 하는 전기적으로 소거가능하고 프로그램가능한 메모리 디바이스.
- 제10항에 있어서, 펀치 스루 현상을 선택 블럭 내의 메모리 셀 트랜지스터 내에서 발생시킴으로써 상기 블럭 내의 선택 블럭을 소거하기 위해 상기 데이타 전송 라인(BL) 및 상기 제어 라인(CG)에 접속되는 소거 수단(44, 48, 62, 66 및 76)을 포함하고, 상기 블럭들 중 나머지 블럭이 소거로부터 방지되는 것을 특징으로 하는 전기적으로 소거가능하고 프로그램가능한 메모리 디바이스.
- 제13항에 있어서, 상기 소거 수단이 제1 DC 전위 및 상기 제1전위 이상인 제2 DC 전위를 발생하고, 상기 제2 전위가 상기 비트 라인(BL)을 통해 상기 NAND셀 유니트의 드레인측 노드에 인가되는 것을 특징으로 하는 전기적으로 소거가능하고 프로그램가능한 메모리 디바이스.
- 제14항에 있어서, 상기 소거 수단이 제1 전위를 상기 제어 라인(CG)에 인가하는 것을 특징으로 하는 전기적으로 소거가능하고 프로그램가능한 메모리 디바이스.
- 제15항에 있어서, 상기 소거 수단이 상기 제2전위를 선택적으로 발생하기 위해 행디코더 회로를 포함하는 것을 특징으로 하는 전기적으로 소거가능하고 프로그램가능한 메모리 디바이스.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP28329690A JP3004043B2 (ja) | 1990-10-23 | 1990-10-23 | 不揮発性半導体メモリ装置 |
JP90-283296 | 1990-10-23 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR920008928A true KR920008928A (ko) | 1992-05-28 |
KR960008739B1 KR960008739B1 (ko) | 1996-06-29 |
Family
ID=17663615
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019910018581A KR960008739B1 (ko) | 1990-10-23 | 1991-10-22 | 1개의 트랜지스터 메모리 셀의 어레이를 갖고 있는 전기적으로 소거가능하고 프로그램가능한 판독 전용 메모리 |
Country Status (3)
Country | Link |
---|---|
US (2) | US5483484A (ko) |
JP (1) | JP3004043B2 (ko) |
KR (1) | KR960008739B1 (ko) |
Families Citing this family (31)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3004043B2 (ja) * | 1990-10-23 | 2000-01-31 | 株式会社東芝 | 不揮発性半導体メモリ装置 |
US5361227A (en) * | 1991-12-19 | 1994-11-01 | Kabushiki Kaisha Toshiba | Non-volatile semiconductor memory device and memory system using the same |
US6781895B1 (en) * | 1991-12-19 | 2004-08-24 | Kabushiki Kaisha Toshiba | Non-volatile semiconductor memory device and memory system using the same |
KR0170296B1 (ko) * | 1995-09-19 | 1999-03-30 | 김광호 | 비휘발성 메모리소자 |
US5814853A (en) * | 1996-01-22 | 1998-09-29 | Advanced Micro Devices, Inc. | Sourceless floating gate memory device and method of storing data |
KR100217900B1 (ko) * | 1996-04-01 | 1999-09-01 | 김영환 | 플래쉬 메모리 셀의 프로그램 방법 |
US5912489A (en) * | 1996-06-18 | 1999-06-15 | Advanced Micro Devices, Inc. | Dual source side polysilicon select gate structure utilizing single tunnel oxide for NAND array flash memory |
US5963824A (en) * | 1997-07-09 | 1999-10-05 | Advanced Micro Devices, Inc. | Method of making a semiconductor device with adjustable threshold voltage |
KR100295150B1 (ko) * | 1997-12-31 | 2001-07-12 | 윤종용 | 비휘발성메모리장치의동작방법과상기동작을구현할수있는장치및그제조방법 |
JPH11330426A (ja) * | 1998-05-12 | 1999-11-30 | Mitsubishi Electric Corp | 不揮発性半導体記憶装置およびその製造方法 |
US6087695A (en) * | 1999-08-20 | 2000-07-11 | Worldwide Semiconductor Mfg | Source side injection flash EEPROM memory cell with dielectric pillar and operation |
US6366501B1 (en) * | 2000-02-29 | 2002-04-02 | Advanced Micro Devices, Inc. | Selective erasure of a non-volatile memory cell of a flash memory device |
KR100341843B1 (ko) * | 2000-04-12 | 2002-06-24 | 황정남 | 자성체내의 자화 용이축 회전 및 다중 자화축 물질 제조방법 |
TW578271B (en) * | 2002-12-18 | 2004-03-01 | Ememory Technology Inc | Fabrication method for flash memory having single poly and two same channel type transistors |
JP3920827B2 (ja) * | 2003-09-08 | 2007-05-30 | 三洋電機株式会社 | 半導体記憶装置 |
TWI233691B (en) * | 2004-05-12 | 2005-06-01 | Powerchip Semiconductor Corp | Nonvolatile memory, nonvolatile memory array and manufacturing method thereof |
US7345920B2 (en) | 2004-09-09 | 2008-03-18 | Macronix International Co., Ltd. | Method and apparatus for sensing in charge trapping non-volatile memory |
US7170785B2 (en) * | 2004-09-09 | 2007-01-30 | Macronix International Co., Ltd. | Method and apparatus for operating a string of charge trapping memory cells |
US7327611B2 (en) * | 2004-09-09 | 2008-02-05 | Macronix International Co., Ltd. | Method and apparatus for operating charge trapping nonvolatile memory |
JP4750530B2 (ja) * | 2005-10-27 | 2011-08-17 | ルネサスエレクトロニクス株式会社 | 半導体集積回路装置及びそれを用いた非接触電子装置 |
US7272038B2 (en) * | 2005-12-09 | 2007-09-18 | Macronix International Co., Ltd. | Method for operating gated diode nonvolatile memory cell |
US7269062B2 (en) * | 2005-12-09 | 2007-09-11 | Macronix International Co., Ltd. | Gated diode nonvolatile memory cell |
US7888707B2 (en) * | 2005-12-09 | 2011-02-15 | Macronix International Co., Ltd. | Gated diode nonvolatile memory process |
US7491599B2 (en) * | 2005-12-09 | 2009-02-17 | Macronix International Co., Ltd. | Gated diode nonvolatile memory process |
US7283389B2 (en) * | 2005-12-09 | 2007-10-16 | Macronix International Co., Ltd. | Gated diode nonvolatile memory cell array |
US8265724B2 (en) * | 2007-03-09 | 2012-09-11 | Nellcor Puritan Bennett Llc | Cancellation of light shunting |
US8072811B2 (en) * | 2008-05-07 | 2011-12-06 | Aplus Flash Technology, Inc, | NAND based NMOS NOR flash memory cell, a NAND based NMOS NOR flash memory array, and a method of forming a NAND based NMOS NOR flash memory array |
JP2011523156A (ja) | 2008-05-07 | 2011-08-04 | アプルス フラッシュ テクノロジー アイエヌシー | Nandベースnmosnorフラッシュメモリセル/アレイ及びその製造方法 |
US7995384B2 (en) | 2008-08-15 | 2011-08-09 | Macronix International Co., Ltd. | Electrically isolated gated diode nonvolatile memory |
US8120966B2 (en) * | 2009-02-05 | 2012-02-21 | Aplus Flash Technology, Inc. | Method and apparatus for management of over-erasure in NAND-based NOR-type flash memory |
US9552716B1 (en) | 2015-12-22 | 2017-01-24 | Jerry Scarborough | Sinkhole detector |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2555027B2 (ja) * | 1986-05-26 | 1996-11-20 | 株式会社日立製作所 | 半導体記憶装置 |
US4979005A (en) * | 1986-07-23 | 1990-12-18 | Texas Instruments Incorporated | Floating-gate memory cell with tailored doping profile |
JPH02126498A (ja) * | 1988-07-08 | 1990-05-15 | Hitachi Ltd | 不揮発性半導体記憶装置 |
US5095461A (en) * | 1988-12-28 | 1992-03-10 | Kabushiki Kaisha Toshiba | Erase circuitry for a non-volatile semiconductor memory device |
JP2875544B2 (ja) * | 1989-03-20 | 1999-03-31 | 富士通株式会社 | 半導体記憶装置 |
US5075890A (en) * | 1989-05-02 | 1991-12-24 | Kabushiki Kaisha Toshiba | Electrically erasable programmable read-only memory with nand cell |
JPH03102878A (ja) * | 1989-09-18 | 1991-04-30 | Seiko Instr Inc | 電気的消去可能半導体不揮発性メモリ |
US5355332A (en) * | 1990-10-23 | 1994-10-11 | Kabushiki Kaisha Toshiba | Electrically erasable programmable read-only memory with an array of one-transistor memory cells |
JP3004043B2 (ja) * | 1990-10-23 | 2000-01-31 | 株式会社東芝 | 不揮発性半導体メモリ装置 |
JP3342730B2 (ja) * | 1993-03-17 | 2002-11-11 | 富士通株式会社 | 不揮発性半導体記憶装置 |
US5416738A (en) * | 1994-05-27 | 1995-05-16 | Alliance Semiconductor Corporation | Single transistor flash EPROM cell and method of operation |
-
1990
- 1990-10-23 JP JP28329690A patent/JP3004043B2/ja not_active Expired - Fee Related
-
1991
- 1991-10-22 KR KR1019910018581A patent/KR960008739B1/ko not_active IP Right Cessation
-
1994
- 1994-05-18 US US08/245,557 patent/US5483484A/en not_active Expired - Lifetime
-
1995
- 1995-08-09 US US08/513,000 patent/US5596523A/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
KR960008739B1 (ko) | 1996-06-29 |
US5483484A (en) | 1996-01-09 |
US5596523A (en) | 1997-01-21 |
JPH04158582A (ja) | 1992-06-01 |
JP3004043B2 (ja) | 2000-01-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR920008928A (ko) | 1개의 트랜지스터 메모리 셀의 어레이를 갖고 있는 전기적으로 소거가능하고 프로그램가능한 판독 전용 메모리 | |
CN100539195C (zh) | 非易失性存储器阵列、非易失性存储器***和其形成方法 | |
US5291439A (en) | Semiconductor memory cell and memory array with inversion layer | |
US5740107A (en) | Nonvolatile integrated circuit memories having separate read/write paths | |
US5350938A (en) | Nonvolatile semiconductor memory circuit with high speed read-out | |
CN101140799B (zh) | 采用电介质存储元件的多态非易失性集成电路存储*** | |
US5465231A (en) | EEPROM and logic LSI chip including such EEPROM | |
US5294819A (en) | Single-transistor cell EEPROM array for analog or digital storage | |
US4233526A (en) | Semiconductor memory device having multi-gate transistors | |
US6587381B2 (en) | Programming method for non-volatile semiconductor memory device | |
KR950027845A (ko) | 반도체 메모리장치 | |
KR890011092A (ko) | 불휘발성 반도체 기억장치 | |
EP0042964A1 (en) | Memory matrix using one-transistor floating gate MOS cells | |
US20030002343A1 (en) | Programming method for non-volatile semiconductor memory device | |
KR960700528A (ko) | 초고밀도의 교번 금속 가상 접지 rom(ultra-high-density alternate metal virtual ground rom) | |
KR920010647A (ko) | 블럭 소거 기능을 비휘발성 반도체 메모리 장치 | |
US5179427A (en) | Non-volatile semiconductor memory device with voltage stabilizing electrode | |
US6233176B1 (en) | Programmable semiconductor memory array having series-connected memory cells | |
US20080130367A1 (en) | Byte-Erasable Nonvolatile Memory Devices | |
KR100639827B1 (ko) | Eeprom 응용을 위한 1 트랜지스터 셀 | |
US5355332A (en) | Electrically erasable programmable read-only memory with an array of one-transistor memory cells | |
US6809963B2 (en) | Non-volatile semiconductor memory device and method of actuating the same | |
US20030048674A1 (en) | Nonvolatile semiconductor memory device | |
US6922357B2 (en) | Non-volatile semiconductor memory device | |
US20070091682A1 (en) | Byte-Erasable Nonvolatile Memory Devices |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
G160 | Decision to publish patent application | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20090527 Year of fee payment: 14 |
|
LAPS | Lapse due to unpaid annual fee |