KR930020167A - 입력/출력 접속 검사방법 및 그 장치 - Google Patents

입력/출력 접속 검사방법 및 그 장치 Download PDF

Info

Publication number
KR930020167A
KR930020167A KR1019930003049A KR930003049A KR930020167A KR 930020167 A KR930020167 A KR 930020167A KR 1019930003049 A KR1019930003049 A KR 1019930003049A KR 930003049 A KR930003049 A KR 930003049A KR 930020167 A KR930020167 A KR 930020167A
Authority
KR
South Korea
Prior art keywords
boundary scan
circuit board
input
contact
socket
Prior art date
Application number
KR1019930003049A
Other languages
English (en)
Other versions
KR970002061B1 (ko
Inventor
타허 자월라 나지미
왕 야우 지
Original Assignee
알. 비. 레비
아메리칸 텔리폰 앤드 텔레그라프 캄파니
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=25291699&utm_source=***_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=KR930020167(A) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by 알. 비. 레비, 아메리칸 텔리폰 앤드 텔레그라프 캄파니 filed Critical 알. 비. 레비
Publication of KR930020167A publication Critical patent/KR930020167A/ko
Application granted granted Critical
Publication of KR970002061B1 publication Critical patent/KR970002061B1/ko

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318505—Test of Modular systems, e.g. Wafers, MCM's
    • G01R31/318513—Test of Multi-Chip-Moduls
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G01R31/318572—Input/Output interfaces

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

회로기판(10)의 입력/출력 접속부(16)및 경계 스캔장치(12)의 두 가지가 회로기판과 정합되어 있는 일련의 검사 확장 모듈(STEM)(28)을 사용하는 경계 스캔 기술로 동시에 검사될 수 있다. STEM(28)은 적어도 하나의 경계 스캔 레지스터(36)를 가지고 있으며 STEM이 기판과 정합되어 있을때 개별의 회로기판 입력/출력 접속부(16)와 전기적으로 접속되도록 한다.
SEAM(28)내에 있는 경계 스캔 레지스터(36)는 체인에 직렬로 접속되어 있는데, 즉, 경계 스캔 장치(12)내에 있는 직렬로 접속된 경계 스캔 레지스터(20)와 체인에 직렬로 접속되어 있다. 공지된 비트 스트림을 경계 스캔 레지스터(20 및 36)의 체인으로 내보내고 그후에 비트가 이동되어 나오고, 이것들은 결점이 없는 상태(defect-frree condition)를 나타내는 기준 비트 스트림과 비교되어, 입력/출력 연결(16) 및 또는 장치(12)

Description

입력/출력 접속 검사방법 및 그 장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명에 따라 기판상의 장치 및 기판의 I/O 접속을 동시에 검사하는 방법을 도시하는 회로기판의 블럭도.
제2도는 경계 스캔 기술을 사용하여 I/O 접속부 및 회로기판의 장치를 동시에 검사하는, 본 발명에 따라, 장치와 결합된 제1도 회로기판의 블럭도.
제3도는 제2도 장치에 대한 제1의 선택인 양호한 실시예를 도시한 블럭도.
제4도는 제2도 장치에 대한 제2의 선택인 양호한 실시예를 도시한 블럭도.

Claims (7)

  1. 적어도 하나의 제1 경계 스캔 레지스터(20)을 포함하는 기판상에 적어도 하나의 장치(12i)와 함께, 회로기판(10)의 적어도 하나의 입력/출력의 접속(16)을 검사하는 방법에 있어서: 회로기판의 각각의 입력/출력 접속부(16)을 별도로 제2 경계 스캔 레지스터(36)에 결합시키는 단계와, 각각의 제2 경계 스캔 레지스터(36)와 각각의 제1 겨계 스캔레지스터(20)를 데이지 체인 형태로 직렬 결합시키는 단계와, 스트림내의 개별 비트가 체인에 있는 레지스터중의 별도의 하나로 래치되도록 하기 위하여 공지된 비트 스트림을 제1 및 제2의 경계 스켄 레지스터(20,36)의 체인을 엔터하는 단계와, 제1및 제2 경계 스캔 레지스터(20,36)의 체인으로 래치된 비트를 밖으로 시프트하는 단계와, 제1 및 제2 경계 스캔 레지스터의 체인 밖으로 시프트된 비트를 결점 없는 상태하에 제1 및 제2 경계 스캔 레지스터(20,36)의 체인 밖으로 시프트 비교하는 단계를 특징으로 하는 입력/출력 접속 검사방법.
  2. 제1항에 있어서, 회로기판상의 각각의 입력/출력 접속부는 기판에 의해 전송된 엣지 접속기의 개별 핀(16)을 통하여 이루어지고, 각각의 제2 경계 스캔 레지스터가 엣지 접속기(18)에 보충하는 소켓(32)의 개별 접촉(34)에 결합되고, 회로기판상의 각각의 입력/출력 접속부와 각각의 제2 경계 스캔 레지스터를 결합시키는 것을 회로기판의 엣지 접속기와 제2 경계 스캔 레지스터와 관련 있는 소켓에 결합시킴으로서 이루어지는데 이것으로 엣지 접속기의 각각의 핀은 각각의 엣지 접속기 핀과 전기적으로 접촉을 이루는 것을 특징으로 하는 입력/출력 접촉 검사방법.
  3. 적어도 하나의 제1 경계 스캔 레지스터를 포함하는 기판상에 적어도 하나의장치(12)와 동시에 회로기판(10)의 적어도 하나의 입력/출력 접속부(16)를 검사하는 장치에 있어서, 각각의 제1 경계 스캔 레지스터와 직렬로 결합된 적어도 하나의 제2 경계 스캔 레지스터(36), 공지된 비트 스트림을 제1 및 제2 경계 스캔 레지스터로 내보내고, 결점이 존재하지 않을때 제1 및 제2 경계 스캔 레지스터로부터 시프트된 비트 스트림을 나타내는 기준 비트 스트림의 비교로부터 비트 스트림의 이동을 위한 경계 스캔 검사 시스템(22)을 특징으로 하는 입력/출력 접속 검사장치.
  4. 제3항에 있어서, 상기의 결합 수단이 회로기판과 정합하는 소켓(32)을 포함하는데 복수개의 접촉(34)을 포함하는 소켓, 제2 경계 스캔 레지스터(36)중 각각 개별로 접속되고 회로기판이 소켓과 정합할때 개별의 회로기판 입력/출력 접속부가 각각 전기적으로 접속을 이루는 특징으로 하는 입력/출력 접속 검사장치.
  5. 제3항에 있어서, 각각 다른 배열의 회로기판과 각각 정합하는 복수개의 소켓(…), 복수개의 접촉(contact) (34)을 포함하는 각각의 소켓, 제2 각각의 다른 소켓의 대응하는 접촉을 경계 스캔 레지스터의 개별의 것과 병렬로 접속하는 소켓에 있는 각각의 접촉(contact), 및 회로기판이 상기의 접촉을 포함하는 소켓과 정합될때 개별의 회로기판 입력/출력 접속부와 전기적으로 접속되는 각각의 접촉등을 더 포함하는 입력/출력 접속 검사장치.
  6. 제1 경계 스캔 레지스터를 적어도 하나 포함하는 회로기판상의 적어도 하나의 경계 스캔 디바이스와 회로기판의 적어도 하나의 입력/출력 접속을 검사하는 장치에 있어서, 봉합체(enclosure)와, 봉합체(enclosure)와 정합하는데 적합하고, 입력/출력 접속부와 정합되기 위한 적어도 하나의 접촉과, 그 접촉과 결합되고 제1 경계 스캔 셀과 직렬로 결합된 제2 경계 스캔 셀을 포함하는 적어도 하나의 모듈을 포함하는 입력/출력 접속 검사장치.
  7. 제9항에 있어서, 봉합체와 정합하는데 각각 적용되고, 제1 경계 스캔셀과 직렬로 결합된 각각의 제2 경계 스캔 셀을 각각 갖는 복수개의 모듈을 더 포함하는 입력/출력 접속 검사장치.
    ※ 참고사항 : 최초 출원된 내용에 의하여 공개하는 것임.
KR1019930003049A 1992-03-02 1993-02-27 입력/출력 접속부 및 장치 검사방법 KR970002061B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US84406092A 1992-03-02 1992-03-02
US844,060 1992-03-02

Publications (2)

Publication Number Publication Date
KR930020167A true KR930020167A (ko) 1993-10-19
KR970002061B1 KR970002061B1 (ko) 1997-02-21

Family

ID=25291699

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930003049A KR970002061B1 (ko) 1992-03-02 1993-02-27 입력/출력 접속부 및 장치 검사방법

Country Status (6)

Country Link
US (1) US5331274A (ko)
EP (1) EP0560500B1 (ko)
JP (1) JPH0618620A (ko)
KR (1) KR970002061B1 (ko)
DE (1) DE69314683T2 (ko)
TW (1) TW253097B (ko)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5390191A (en) * 1992-01-31 1995-02-14 Sony Corporation Apparatus and method for testing the interconnection between integrated circuits
GB9217728D0 (en) * 1992-08-20 1992-09-30 Texas Instruments Ltd Method of testing interconnections between integrated circuits in a circuit
JP2727930B2 (ja) * 1993-10-04 1998-03-18 日本電気株式会社 バウンダリスキャンテスト回路
JP3479653B2 (ja) * 1993-10-15 2003-12-15 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ テスト装置
US5513189A (en) * 1994-05-25 1996-04-30 Tandem Computers, Incorporated Boundary scan system with improved error reporting using sentinel bit patterns
US5574730A (en) * 1995-01-31 1996-11-12 Unisys Corporation Bussed test access port interface and method for testing and controlling system logic boards
US5604754A (en) * 1995-02-27 1997-02-18 International Business Machines Corporation Validating the synchronization of lock step operated circuits
US5852617A (en) * 1995-12-08 1998-12-22 Samsung Electronics Co., Ltd. Jtag testing of buses using plug-in cards with Jtag logic mounted thereon
US5774477A (en) 1995-12-22 1998-06-30 Lucent Technologies Inc. Method and apparatus for pseudorandom boundary-scan testing
KR19990082339A (ko) * 1996-02-06 1999-11-25 크리스티안 웬너호름, 괴란 놀드런드흐 집적된 회로 장치 시험용 어셈블리 및 방법
US5787094A (en) * 1996-06-06 1998-07-28 International Business Machines Corporation Test and diagnostics for a self-timed parallel interface
US6539510B1 (en) * 1997-08-12 2003-03-25 Xilinx, Inc. Interface board for receiving modular interface cards
KR100512162B1 (ko) * 1998-03-31 2005-11-11 삼성전자주식회사 마이크로프로세서의에뮬레이션모드를위한바운더리스캔스탠다드인터페이스회로
US6441627B1 (en) * 1998-10-26 2002-08-27 Micron Technology, Inc. Socket test device for detecting characteristics of socket signals
US7071679B1 (en) 2003-05-23 2006-07-04 Xilinx, Inc. Testing of a system-on-a-chip having a programmable section and a plurality of high-speed interfaces
GB2405945B (en) * 2003-09-11 2006-10-25 Agilent Technologies Inc Printed circuit board assembly test apparatus
DE102008019861A1 (de) 2008-04-17 2009-10-29 Göpel electronic GmbH Verfahren zum Steuern von Anschlusspins eines emulationsfähigen Bausteins und Anordnung zur Durchführung des Verfahrens
JP5407257B2 (ja) * 2008-10-01 2014-02-05 富士通株式会社 回路試験装置及び回路試験システム
KR101222737B1 (ko) * 2010-09-27 2013-01-15 삼성전기주식회사 내장형 기판의 경계 스캔 테스트 장치 및 그 방법
RU2560967C1 (ru) * 2014-05-26 2015-08-20 Акционерное Общество "НПО "Орион" (АО "НПЦ "Орион") Способ коррекции топологии бис
DE102014010528A1 (de) 2014-07-18 2016-02-18 Mahle International Gmbh Pleuel sowie Baueinheit aus einem Kolben und einem Pleuel
CN108152720A (zh) * 2016-12-06 2018-06-12 英业达科技有限公司 测试非边界扫描芯片及其周边线路的***及其方法
CN110007217B (zh) * 2019-05-22 2021-06-25 哈尔滨工业大学（威海） 一种低功耗边界扫描测试方法
TWI773402B (zh) * 2021-06-24 2022-08-01 英業達股份有限公司 提高邊界掃描測試的腳位測試涵蓋率系統及其方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3854125A (en) * 1971-06-15 1974-12-10 Instrumentation Engineering Automated diagnostic testing system
JPS60223250A (ja) * 1984-04-19 1985-11-07 Toshiba Corp 情報伝送装置
NL8502476A (nl) * 1985-09-11 1987-04-01 Philips Nv Werkwijze voor het testen van dragers met meerdere digitaal-werkende geintegreerde schakelingen, drager voorzien van zulke schakelingen, geintegreerde schakeling geschikt voor het aanbrengen op zo'n drager, en testinrichting voor het testen van zulke dragers.
US4710931A (en) * 1985-10-23 1987-12-01 Texas Instruments Incorporated Partitioned scan-testing system
NL8801362A (nl) * 1988-05-27 1989-12-18 Philips Nv Elektronische module bevattende een eerste substraatelement met een funktioneel deel, alsmede een tweede substraatelement voor het testen van een interkonnektiefunktie, voet bevattende zo een tweede substraatelement, substraatelement te gebruiken als zo een tweede substraatelement en elektronisch apparaat bevattende een plaat met gedrukte bedrading en ten minste twee zulke elektronische modules.
US4963824A (en) * 1988-11-04 1990-10-16 International Business Machines Corporation Diagnostics of a board containing a plurality of hybrid electronic components
GB8826921D0 (en) * 1988-11-17 1988-12-21 Datatrace Ltd Circuit testing
US5029166A (en) * 1989-05-31 1991-07-02 At&T Bell Laboratories Method and apparatus for testing circuit boards
US5056093A (en) * 1989-08-09 1991-10-08 Texas Instruments Incorporated System scan path architecture
US5115435A (en) * 1989-10-19 1992-05-19 Ncr Corporation Method and apparatus for bus executed boundary scanning
US5155732A (en) * 1990-10-09 1992-10-13 At&T Bell Laboratories Method and apparatus for data transfer to and from devices through a boundary-scan test access port
US5132635A (en) * 1991-03-05 1992-07-21 Ast Research, Inc. Serial testing of removable circuit boards on a backplane bus
US5173377A (en) * 1991-10-28 1992-12-22 Globe-Union Inc. Apparatus for electrically connecting cell modules of a metal oxide-hydrogen battery

Also Published As

Publication number Publication date
JPH0618620A (ja) 1994-01-28
EP0560500B1 (en) 1997-10-22
TW253097B (ko) 1995-08-01
EP0560500A1 (en) 1993-09-15
KR970002061B1 (ko) 1997-02-21
US5331274A (en) 1994-07-19
DE69314683T2 (de) 1998-02-19
DE69314683D1 (de) 1997-11-27

Similar Documents

Publication Publication Date Title
KR930020167A (ko) 입력/출력 접속 검사방법 및 그 장치
KR970707708A (ko) 프로그램 가능한 고집적 전자 검사 장치(programmable high density electronic testing device)
EP0367710A2 (en) Diagnostics of a board containing a plurality of hybrid electronic components
WO2001079863A3 (en) Method and apparatus for testing signal paths between an integrated circuit wafer and a wafer tester
KR970030552A (ko) 유니버셜 번-인 보오드
KR960019643A (ko) 모듈라 프로브 구조를 갖는 대형 집적회로
JP2006343316A (ja) 半導体テストインタフェース
US5406199A (en) Test fixture carrying a channel card for logic level translation
EP0846953A3 (en) Printed circuit board inspecting apparatus, and method of using a universal-type printed circuit board inspecting apparatus
DE60002349D1 (de) Speichermodulsprüfeinrichtung mit verminderter ausgangstreiberimpendanz
JP3487810B2 (ja) バウンダリスキャン回路およびその方法
JP2947251B2 (ja) 半導体装置テスト回路
KR930006962B1 (ko) 반도체 시험방법
KR930017128A (ko) 집적 회로 장치 및 그 검사 방법
KR970028588A (ko) 인터페이스용 응용 회로가 내장된 어댑터 및 이를 사용한 집적회로 소자 검사 시스템
JPH11260869A (ja) プローブカードによる多ピンデバイスの検査装置
GB2254439A (en) Cable testing device
JPH03293572A (ja) 基板部品検査回路
JPH1194895A (ja) Ｐｃｉバスショートチェッカーおよびチェック方法
KR0129915Y1 (ko) 소켓카드
KR960009898Y1 (ko) 테스트장비의 검사장치
JPS647534A (en) System of connecting integrated circuit device for testing
JPS61117473A (ja) プリント配線板の検査方法とその検査装置
KR970028581A (ko) 클락 신호 입력 단자의 변경이 가능한 테스트 보오드
JPH02181673A (ja) 半導体素子の製造装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee