KR970002061B1 - 입력/출력 접속부 및 장치 검사방법 - Google Patents

입력/출력 접속부 및 장치 검사방법 Download PDF

Info

Publication number
KR970002061B1
KR970002061B1 KR1019930003049A KR930003049A KR970002061B1 KR 970002061 B1 KR970002061 B1 KR 970002061B1 KR 1019930003049 A KR1019930003049 A KR 1019930003049A KR 930003049 A KR930003049 A KR 930003049A KR 970002061 B1 KR970002061 B1 KR 970002061B1
Authority
KR
South Korea
Prior art keywords
boundary scan
circuit board
input
registers
scan register
Prior art date
Application number
KR1019930003049A
Other languages
English (en)
Other versions
KR930020167A (ko
Inventor
타허 자월라 나지미
왕 야우 지
Original Assignee
아메리칸 텔리폰 앤드 텔레그라프 캄파니
알.비.레비
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=25291699&utm_source=***_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=KR970002061(B1) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by 아메리칸 텔리폰 앤드 텔레그라프 캄파니, 알.비.레비 filed Critical 아메리칸 텔리폰 앤드 텔레그라프 캄파니
Publication of KR930020167A publication Critical patent/KR930020167A/ko
Application granted granted Critical
Publication of KR970002061B1 publication Critical patent/KR970002061B1/ko

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318505—Test of Modular systems, e.g. Wafers, MCM's
    • G01R31/318513—Test of Multi-Chip-Moduls
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G01R31/318572—Input/Output interfaces

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

내용없음.

Description

입력/출력 접속부 및 장치 검사방법
제1도는 종래 기술에 따라 기판상의 장치 및 기판에 대한 I/O 접속부를 동시에 검사하는 방법을 도시하는 회로기판의 블럭도.
제2도는 경계 스캔 기술을 사용하여 본 발명에 따라 I/O 접속부 및 회로기판의 장치를 동시에 검사하는 장치와 결합된 제1도 회로기판의 블럭도.
제3도는 제2도 장치에 대한 제1의 양호한 실시예를 도시한 블럭도.
제4도는 제2도 장치에 대한 제2의 양호한 실시예를 도시한 블럭도.
* 도면의 주요부분에 대한 부호의 설명
10 : 회로기판 121-12n: 장치
14 : 신호 라인 16 : 핀
20, 36 : 경계 스캔 레지스터
[기술 분야]
본 발명은 경계 스캔 기술을 사용하여 회로기판의 입력과 출력의 접속부와 기판상의 장치 양쪽 모두를 전기적으로 검사하는 기술에 관한다.
[발명의 배경]
현재 전자 검사 기술이 개발되어 있는데, ANSI/IEEE 1149.1 검사 액세스 포트 및 경계 스캔 아키텍쳐 표준에 기재되어 있으며, 이것은 기판에 있는 4개의 배선 포트를 통한 본 아키텍쳐를 적용하는 회로기판의 장치를 검사한다. 이러한 검사는, ANSI/IEEE 1149.1 표준에 따라, 경계 스캔 장치에 공지된 비트 스트링이 들어감으로써 이루어진다. 비트들이 들어감에 따라, 각 비트는 장치내에 있는 대응하는 경계 스캔 레지스터로 이동되며, 레지스터는 장치의 신호 입력 핀 또는 출력 핀과 연결된다. 장치 입력 핀과 관계 있는 경계 스캔 레지스터로 들어가는 비트의 이동은 한개 또는 그 이상의 경계 스캔 레지스터의 비트 상태를 변화시키는데, 그 입력 핀에서 신호에 의존하는 같은 장치내 또는 그밖의 장치내에서이다. 장치에 있는 레지스터는 일련의 체인으로 결합되어 있어서 레지스터의 체인에서 나오는 비트를 이동시키고 이동되어 나온 비트 스트링을 결점 없는 상태(defect free condition)하에서 생성되어 공지된 스트링과 비교함으로써, 회로기판의 경계 스캔 장치의 작동을 검사할 수 있다.
기판 검사의 실행은 장치를 검사하는 것 뿐만 아니라 기판과의 입력/출력 연결도 마찬가지로 검사하여야 한다. 과거에는, 통상적으로 기판에 의해 옮겨진 엣지 접속기의 분리 핀을 통하여 만들어진 회로기판의 입력 및 출력 접속부는 엣지 접속기 핀에 병렬로 검사 자극을 가함으로써 검사되었다. 검사 자극의 가한 후에, 자극에 대해 발생되는 응답을 감지하여 분석한다. 회로기판의 장치 및 입력/출력(I/O) 접속부 양쪽 모두를 동시에 검사하기 위해서는 엣지 접속기에 인가되는 자극이 기판의 장치에 있는 경계 스캔 레지스터를 통하여 이동된 비트 스트링에 동기화되어야만 한다. 이러한 동기화는 매우 복잡한 검사 하드웨어 및 소프트웨어를 요구하여 회로기판의 검사비용이 증가한다. 더욱이, 병렬 검사 하드웨어는 그 자체로도 비용이 든다.
그러므로, 회로기판의 경계 스캔 장치 및 회로기판 I/O 접속부를 동시에 모두 검사하기 위해서는 검사 신호의 동기화가 필요없게끔 할 필요가 있다.
[발명의 요약]
간단하게 설명하면, 본 발명의 양호한 실시예에 따라, 회로기판의 적어도 하나의 입력/출력(I/O) 접속부를 검사하는 것과 동시에 기판에 있는 적어도 하나의 장치를 검사하기 위한 기술이 제공되는데 이 기술에는 적어도 하나의 제1경계 스캔 레지스터가 포함된다. 상기 기술에 따라, 기판에 대한 각 I/O 접속부는 분리된 제2경계 스캔 레지스터에 접속된다. 통상적으로, 각각의 제2경계 스캔 레지스터는 직렬 검사 확장 모듈(Serial Test ExtensionModule)(STEM)에 의해 실행되는데 이것은 회로기판상의 엣지 접속기의 핀과 물리적으로 결합되어 있고 이를 통해 기판에 대한 I/O 접속이 이루어진다. 제2경계 스캔 레지스터는 데이지 체인 방식으로 제1경계 스캔 레지스터에 직렬로 연결되어 단일 체인의 레지스터가 형성된다.
실제적인 검사가 제1 및 제2경계 스캔 레지스터의 결합된 체인을 통하여 공지된 비트 스트링의 이동에 의해 수행되어 스트림의 각각의 비트는 레지스터 각각에 래치된다. 그후에, 비트는 레지스터로부터 이동되어 비트의 그 결과적인 비트 체인이 기준 비트 스트링과 비교되는데 이 기준 비트 스트림은 장치 및 I/O 접속부에 결점이 없을때 얻게 되는 비트 스트림을 나타낸다. I/O 접속부나 또는 장치중 어느쪽에서든지 결점은 실제로 이동된 비트 스트림과 기준 비트 스트림 사이의 차이에 반영된다.
알고 있는 바와 같이, 각각의 엣지 접속기를 스템(STEM)상의 제2경계 스캔 레지스터 각각에 결합시킴으로써, 그리고 제2경계 스캔 레지스터를 장치에 있는 제1경계 레지스터와 직렬로 연결함으로써, 그래서 엣지 접속기 핀들은 하나의 경계 스캔 체인으로 회로기판상의 장치에 집적(integrated)된다. 이 방법에서, 엣지 접속기 핀을 통하여 이루어진 I/O 접속부는 경계 스캔 기술을 사용하여 회로기판의 장치와 동시에 검사될 수 있으며, 그래서 장치와 엣지 접속기 핀에 인가되는 검사 신호를 동기화할 필요가 없어진다.
[상세한 설명]
제1도는 종래 기술에 따른 회로기판(10)의 블럭도이며, 종래 기술은 하나 또는 그 이상의 전자 장치 121,122,123,…12n를 실행하며, 여기서 n은 1 이상의 정수이다. 장치 121-12n중에서 선택된 장치들은 입력 신호 및/또는 출력 신호가 장치로부터 들어오거나 나갈 수 있게 적어도 하나의 외부 스위치 라인(14)을 갖는다. 각 스위치 라인(14)은 회로기판(10)의 엣지 결합기(18)에 있는 핀(16)들 각각에 연결되어 있는데, 이를 통해 외부 신호가 기판으로 및/또는 기판으로부터 통하게 한다.
제1도에 도시된 양호한 실시예에서, 각각의 장치 121-12n은 ANSI/IEEE 1149.1 테스트 포트 및 경계 스캔 아키텍쳐 표준에 따라 만들어지고, 적어도 하나의 제1경계 스캔 레지스터(20)에 병합되어 있다. 통상적으로, 각각의 장치 121(여기서 i=1,2,…,n)는 복수개의 제1경계 스캔 레지스터(20)를 가질 수도 있으며, 제1도에는 단지 단순하게 할 목적으로 그러한 레지스터의 한개만을 도시하고 있다.(반면에 장치 121-12n은 경계 스캔 장치들로 이루어져 있지만, 기판(10)은 또한 비-경계(non-boundary) 스캔 장치(도시되지 않음)들을 포함할 수도 있다.) 각각의 장치 121내의 각 제1경계 스캔 레지스터(20)는 데이지 체인 방식으로 동일한 장치에 있는 다른 레지스터에 직렬 연결되어 있으며, 이 체인은 다른 장치의 레지스터 체인과 연결되어 경계 스캔 체인을 형성한다. 기판(10)의 비-경계 스캔 장치는 설혹 있다 할지라도 스캔 체인 부분이 없다는 것에 주목하라.
레지스터(20)의 경계 스캔 체인은 공지된 경계 스캔 검사 시스템(22)을 거쳐 장치의 검사를 촉진하는데 이 시스템은 4개의 배선 검사 액세스 포트(TAP)(24)를 통하여 회로기판(10)에 연결되어 있고 상기 4개의 포트는 검사 데이타 입력(TDI), 검사 데이타 출력(TDO), 검사 클럭 입력(TCK), 및 검사 모드 선택(TMS) 입력을 가지고 있다. 회로기판의 TDI, TMS, 및 TCK 입력을 통하여 아래에 기술한 바와 같이 경계 스캔 검사 시스템(22)은 입력 검사 데이타, 검사 모드 선택 신호 및 검사 클럭 신호를 각각 경계 스캔 검사를 실행하도록 회로기판에 제공한다. 회로기판(10)의 TAP(24)의 TDO는 회로기판에서 나오는 검사 데이터를 철회하는 출력으로서 작용하며 검사 시스템(22)의 TDI로 입력된다.
경계 스캔 검사 시스템(22)은 공지된 비트 스트림을 기판(10)의 TAP(24)의 TDI로 내보냄으로써 장치 121-12n의 검사를 실행하고 이에 따라 스트림내의 각각의 비트는 제1경계 스캔 레지스터(20)중 별개의 하나로 내보내진다. 경계 스캔을 구현하는 각 장치 121의 내부 구조체에 의거해서 또한 및 각 장치가 상호간에 접속부되는 방법에 의거해서, 한 레지스터(2)에 특정한 비트값이 있다면 하나 또는 그 이상의 다른 레지스터에 있는 비트는 장치가 적절히 작동하고 있을때 상태를 변화시킬 수도 있다. 올바른 비트가 생성되었는가를 판단하기 위해 레지스터(20)로 내보내진 비트가 검사 비트 스트림이 회로 보드(10)에 입력된 후 TAP(24)의 TDO를 통하여 경계 스캔 검사 시스템(22)의 TDI로 이동된다. 회로기판(10)에서 이동되어 나온 스트링은 경계 스캔 검사 시스템(22)에 의하여 기준 비트 스트링과 비교되고, 이 기준 비트 스트링은 모든 장치121-12n이 적절히 작동하고 있을때 얻어질 것으로 기대되는 비트 스트링을 나타낸다.
회로기판(10)의 검사를 완벽하게 하기 위해서는, 상기한 경계 스캔 기술 또는 그밖의 기술에 의해서, 장치121-12n이 검사되어야 할 뿐만 아니라, 엣지 접속기 핀(16)을 통하여 이루어진 입력/출력(I/O) 접속이 또한 검사되어야만 한다. 한 라인 또는 엣지 접속기 핀(16)의 잘못에 따라 회로기판(10)이 작동하지 않을 수 있기 때문에, 이러한 검사는 각각의 장치 121가 비록 적절하게 작동할지라도 필요하다. 과거에는, 회로기판(10)의 I/O 접속부 검사는, 본 발명에서 공지된 바와 같이, 한개의 이동 엣지 접속기 핀(16)을 병렬 검사기(26)의 대응되는 채널과 결합시킴으로써 실행되었다. 병렬 검사기(26)는 검사 자극을 병렬로 핀에 내보냄으로써 엣지 접속기 핀을 통하여 이루어진 I/O 접속부 검사를 실행하였고 그후에 자극의 적용에 따라 발생된 응답을 회복하여 분석하였다.
이러한 방법으로 회로기판(10)을 검사하는데는 단점이 있는데 그것은, 엣지 접속기 핀(16)을 통하여 이루어진 I/O 접속부 및 장치 121-12n두가지를 동시에 검사하는데는 경계 스캔 검사기(22)로부터 기판의 TDI로 내보내진 비트 스트림이 병렬 검사기(26)에 의하여 핀으로 내보내진 자극과 동기화되어야 한다는 점이다. 이러한 동기화를 얻기 위해서는 병렬 검사기(26)와 경계 스캔 검사 시스템(22) 뿐만 아니라 이들의 작동 소프트웨어등이 고도로 복잡하게 된다. 더욱이, 병렬 검사기(26)는 비용이 들고, I/O 접속부를 검사하는데 이 원인만으로도 비용이 든다.
제2도를 참조하면, 본 발명의 기술에 따라 회로기판(10)에 대한 I/O 접속부 및 장치 121-12n의 동시 검사가 동기화가 필요 없이, 또한 제1도의 병렬 검사 시스템(26) 없이도 기판상에서 실행되는 일련의 검사 확장 모듈(STEM)이 도시되어 있다. 스템(STEM)(28)은 하나의 주요부(body)(30)를 포함하고 있는데 주요부에는 기판과 맞물리도록 결합시키기 위하여 기판(10)에 있는 엣지 접속기(18)를 보충하는 소켓(32)이 있다. 소켓(32)내에는 복수개의 접촉부(contact)가 있으며, 각각의 접촉부는 소켓이 엣지 접속기(18)와 정합할때 엣지 접속기 핀(16)중 대응하는 핀과의 전기적 접속이 이루어지도록 적합된다.
STEM(28)의 주요부(28)내에는 복수개의 제2경계 스캔 레지스터(36)가 있으며, 각각의 레지스터는 장치 121에 있는 각각의 제1경계 스캔 레지스터(20)와 구조면에서 비슷하다. 각각의 제2경계 스캔 레지스터(36)는 소켓(32)에 있는 접촉부(contact)의 각각과 전기적으로 연결되어 있어서 소켓과 엣지 접속기(18)가 정합할때 대응하는 엣지 접속기 핀(16)에서의 I/O 신호에 응답한다. 데이지 체인으로 직렬로 연결되어 있는 제1경계 스캔 레지스터(20)와 마찬가지로, 제2경계 스캔 레지스터도 똑같이 데이지 체인으로 직렬로 연결되어 있다.
제2경계 스캔 레지스터(36)는 검사 데이타 입력(TDI) 및 검사 데이타 출력(TDO)(또한 TMS 및 TCK 입력(도시되지 않음)을 가지고 있다. 본 발명에 따라, 스템(STEM)(28)에 있는 제2경계 스캔 레지스터(36)의 체인과 결합되어 있는 TDI 및 TDO는 경계 스캔 검사 시스템(22)의 TDO 및 회로기판(10)의 TAP(24)의 TDI에 각각 결합되어 있다. 이 방법으로, 스템(STEM)(28)에 있는 제2경계 스캔 레지스터(36)의 체인은 회로기판(10)에 있는 제1경계 스캔 레지스터(20)의 체인과 직렬로 연결되어 집적(intesgral)된다.
회로기판(10)상의 장치121-12n뿐만 아니라 엣지 접속기 핀(16)을 통하여 기판에 이루어진 I/O 접속부 두가지를 검사하기 위하여, 경계 스캔 검사 시스템(22)은 공지된 비트 스트링을 스템(STEM)(28)의 TDI로 내보낸다. 스템(STEM)(28)으로 내보내진 비트는 제2경계 스캔 레지스터(36)의 체인을 통하여 또한 장치121-12n에 있는 레지스터(20)의 제1채널을 통하여 이동되므로 체인의 별개의 비트는 대응하는 레지스터로 내보내진다. 레지스터(20 및 36)의 비트를 위에서 언급한 방법으로 전송하기 위해 미리 결정된 간격이 지난 후에 회로기판 TAP(24)의 TDO를 통하여 제1 및 제2경계 스캔 레지스터(20 및 36) 밖으로 이동된 비트는 그 TDI에서 경계 스캔 검사 시스템으로 입력된다. 그런 다음 경계 스캔 검사 시스템(22)은 이동된(shifted-out) 비트 스트림을 검출되지 않을 때 이동되어 나올 것으로 예상되는 비트 스트림에 대응하는 기준 스트림과 비교하여 장치 121-12n및 I/O 접속부에서 결점의 존재를(비록 안나타날지라도)확인한다.
스템(STEM)(28)을 사용한 회로기판(10)과 I/O 접속부 검사에서 생기는 잇점은 동기화할 필요가 없어진다는 점이다.
STEM(28) 사용의 이점은 회로기판(10)에 대한 I/O 접속부를 검사할때 동기화가 필요없다는 점이다. 제1레지스터(20)의 체인과 직렬로 연결된 제2경계 스캔 레지스터(36)들을 제공하면, 스템(STEM)(28)은 장치121-12n을 엣지 접속기 핀(16)과 효과적으로 집적된다. 이 방법으로, 엣지 접속기 핀(16)에 의해 이루어진 장치 121-12n및 I/O 접속부 두가지는 경계 스캔 기술을 이용하여 검사될 수 있다. 그러므로, 제1도의 시스템(26)과 같은, 병렬 검사 시스템에 들어가는 비용이 없어진다.
제3도를 참조하여, 본 발명에 따라, 스템(STEM)의 제1의 양호한 실시예(28')가 도시되어 있다. 제3도의 스템(STEM)(28')은 제2도의 스템(STEM)(28)과는 다르며 스템(STEM)(28')에는 복수개의 별개의 소켓 321,322,…32k(k는 정수)이 있다. 각각의 소켓 321,322,…32k은 회로기판(10)의 엣지 접속기(18)의 특별한 형태와 정합되게 하기 위해 물리적으로 다른 배열을 취하여 다른 형태의 회로기판을 스템(STEM)(28')과 정합되게 한다. 각각의 소켓 32j(j=1,2,…k)에는 일련의 접촉부(contact)(34)가 있으며, 각각의 접촉부는 다른 소켓의 대응하는 접촉부와 함께 병렬로 제2경계 스캔 레지스터(36) 각각과 결합되어 있다. 도시되지는 않았지만, 소켓에 있는 각 접촉부(contact)(34)은 회로를 갖추고 있으며 이는 특별한 논리 레벨(TTL,ECL,CMOS,등)에서 접촉부(contact)로 하여금 신호를 받아들이는 것을 가능케 한다. 제2도의 스템(STEM)(28)에서와 같이, 제3도의 스템(STEM)(28')의 제2경계 스캔 레지스터는 데이지 체인으로 장치 121-12n에 있는 제1경계 스캔 레지스터의 체인에 직렬로 결합되어 있다.
제3도의 스템(STEM)(28')과 함께 제3도의 회로기판(10)의 검사는 제2도의 스템(STEM)(28)과 같은 방법으로 경계 스캔 검사 시스템(22)으로 실행된다. 비트 스트림이 제3도의 경계 스캔 검사 시스템(22)에 의하여 스템(STEM)(28')의 TDI로 내보내짐으로써 비트가 제2 및 제1경계 스캔 레지스터(36 및 20)을 통하여 이동되어, 하나의 비트(seperate bit)는 레지스터중의 대응하는 레지스터로 내보내진다. 그후에, 제2 및 제1경계 스캔 레지스터(36 및 20)로 각각 이동된 비트는 회로기판(10)의 TDO를 통하여 내보내진다. 스템(STEM)(28')과 스템(STEM)(28)의 단 한가지 차이점은 전자는 다른 형태의 엣지 접속기 배열에 적응할 수 있는 유연성이 있으며, 이것은 잇점이 있다는 점이다.
제4도는 본 발명에 따라 엣지 접속기 핀(16)에 의해 이루어진 장치 121-12n및 기판(10)에 대한 I/O 접속부 두가지 경계 스캔 검사를 쉽게 하는 제2양호한 실시예(28)를 도시한 것이다. 제4도의 스템(STEM)(28)은 주요부(30)를 포함하며 이것은 복수개의 개별 모듈 또는 카드 311-31m을 갖추고 있으며, m은 정수로서 요구하지는 않을지라도 통상적으로 10과 같다. 각각의 모듈 311-31m은 복수개의 개개의 접촉부(34)(전형적으로 96개)를 가지고 있으며, 각각은 회로기판상의 엣지 결합기(18)의 엣지 접속기 핀(16)에 대응하는 것에 정합되도록 적합되어 있다. 실제로, 각각의 모듈 311-31m이 주요부(30)에 투입되었을때, 모듈의 접촉부(34)은 서로 정합되어 있는데 이것은 엣지 접속기 핀(16)의 긴 어레이를 갖는 회로기판(10)으로 하여금 하나 또는 그 이상의 모듈의 접촉부에 수용되도록 하기 위해서이다. 도시되지는 않았지만, 회로에는 각각의 모듈 311-31m에 대한 각각의 접촉부(34)가 있으며 이에 의해 대응하는 엣지 접속기 핀(16)으로부터 나오는 특별한 논리 레벨 신호(TTL,ZCL,CMOS 등)를 그 모듈의 접촉부가 조정할 수 있다.
각각의 모듈에 대한 각각의 접촉부(34)은 개개의 경계 스캔 레지스터(36)와 결합되어 있다. 각 모듈에 있는 레지스터(36)는 데이지 체인으로 직렬 연결되어 있으며 TDI 및 TDO를 가진다. 제1모듈(311)에 있는 레지스터(36)의 경계 스캔 체인의 TDI는 경계 스캔 검사 시스템(22)의 TDO와 결합되어 있다. 각각의 모듈 311-31m이 주요부(30)와 정합될때 각각의 모듈 311(여기서 1＜i＜m)은 모듈 311'-1의 TDO와 자동적으로 결합된 TDI 및 모듈 31i+1의 TDI와 결합된 TDO를 가진다. 이 방법에서, 주요부(30)에서 받아들인 모듈들의 레지스터(36)의 경계 스캔 체인은 단일 스캔 체인(single-scanchain)으로 결합되어 있다.
더욱이, 각각의 모듈 311-31m은 또한 유익하게 경계 스캔 레지스터(36)의 체인의 TDO에 결합된 개개의 포트(38)를 구비하고 있다. 모듈 311-31m의 각각의 TDO 포트(38)는 회로기판(10)의 TDI에 접속부될 수 있는 노드(node)를 제공한다. 예를 들면, 회로기판(10)이 제1모듈(32)의 접촉부(34)의 엣지 접속기 핀(16) 수보다 적거나 같은 수의 핀 수를 가지고 있다면, 이에 의해 기계적 접속부 및 전기적 연결이 잘 되게 하기 위하여 모듈의 TDO 포트(38)는 기판의 TDI에 결합된다. 그렇지만, 회로기판(10)은 모든 핀을 수용하기 위한 몇개의 모듈을 필요로 하므로, 많은 수의 엣지 접속기 핀(16)을 가져야 한다면, 회로기판에 작용하는 마지막 모듈은 기판의 TDI에 결합된 그 TDO 포트(38)를 가진다. 회로기판의 TDO는 스템(STEM)(28)과 연결되어 스템(STEM)에 있는 TDO 리턴 라인(40)을 통하여 검사 시스템(22)의 TDI 입력과 연결된다.
스템(STEM)(28)은 기본적으로 제2 및 제3도에 각각에 있는 스템(STEM)(28 및 28')과 같은 방법으로 작용한다. 경계 스캔 검사가 진행되는 동안에, 검사 신호는 모듈 311-31m에 있는 경계 스캔 셀(36)들을 통하여 이동되며 상기 셀들의 대응되는 접촉부(34)는 대응하는 엣지 접속기 핀(16)과 결합되어 있다. 그런 다음 똑같은 검사 신호가 경계 스캔 레지스터(36 및 20)를 통하여 이동되며, 레지스터에 저장된 비트는 이동되어 기준 신호 스트링과 비교된다. 이동되어 나온 비트와 기준 신호 스트링 사이의 차이는 회로기판(10)의 장치 121-12n중의 한 장치 또는 엣지 접속기 핀(16)중의 한 핀으로 이루어진 I/O 접속부중 어느 하나에라도 관련있는 결점을 나타낸다.
위에서 언급한 사항은 경계 스캔 검사 기술을 사용하여 장치 및 I/O 접속부의 두가지를 동시에 검사하기 위해 회로기판(10)의 I/O 접속부와 기판의 경계 스캔 장치121-12n를 집적되도록 하는 일련의 검사 확장 모듈의 다른 실시예(28,28' 및 28)를 기술한 것이다.
상기한 실시예는 단지 본 발명의 원리를 설명하는 것 뿐이다. 다양한 변경 및 변화는 본 발명의 원리를 구체화하고 본 발명의 정신 및 범주내에서 본 발명에 익숙한 기술인에 의해서 이루어질 수 있음을 이해해야 한다.

Claims (7)

  1. 적어도 하나의 제1경계 스캔 레지스터(20)를 포함하는 기판상의 적어도 하나의 장치(121)와 함께, 회로기판(10)의 적어도 하나의 입력/출력의 접속부(16)를 검사하는 방법에 있어서, 회로기판의 각각의 입력/출력 접속부(16)를 각각의 제2경계 스캔 레지스터(36)에 결합시키는 단계; 각각의 제2경계 스캔 레지스터(36)와 각각의 제1경계 스캔 레지스터(20)를 데이지 체인 형태로 직렬 결합시키는 단계; 공지된 비트 스트림을 제1 및 제2경계 스캔 레지스터(20,36)의 체인으로 인입시켜 스트림내의 개별 비트가 체인에 있는 레지스터중의 개별의 레지스터로 래치되는 단계; 제1 및 제2경계 스캔 레지스터(20,36)의 체인으로 래치된 비트를 이동시키는 단계; 및 제1 및 제2 경계 스캔 레지스터(20,36)의 체인으로부터 이동된 비트를 결점없는 상태하에서 제1 및 제2경계 스캔 레지스터(20,36)의 체인으로부터 이동된 비트에 대응하는 기준 비트 스트림과 비교하는 단계를 포함하는 것을 특징으로 하는 입력/출력 접속부 및 장치 검사방법.
  2. 제1항에 있어서, 회로기판상의 각각의 입력/출력 접속부는 엣지 접속기(18)의 개별 핀(16)을 통하여 이루어지며; 각각의 제2경계 스캔 레지스터는 엣지 접속기(18)에 보충하는 소켓(32)의 개별 접촉부(34)에 결합되며; 또한 회로기판상의 각각의 입력/출력 접속부와 각각의 제2경계 스캔 레지스터와의 결합은 제2경계 스캔 레지스터와 관련있는 소켓에 회로기판에 엣지 접속기를 결합시킴으로써 이루어지며 이에 의해 엣지 접속기의 각각의 핀과 각각의 엣지 접속기 핀이 전기적으로 접속되는 것을 특징으로 하는 입력/출력 접속부 및 장치 검사방법.
  3. 회로기판(10)상의 적어도 하나의 입력/출력 접속부(16)와 적어도 하나의 제1경계 스캔 레지스터(20)를 포함하는 기판(10)상의 적어도 하나의 장치(12)를 동시에 검사하는 장치에 있어서, 각각의 제1경계 스캔 레지스터와 직렬로 결합된 적어도 하나의 제2경계 스캔 레지스터(36); 각각의 제2경계 스캔 레지스터를 회로기판의 각각의 입력/출력 접속부에 결합시키는 수단; 및 공지된 비트 스트림을 제1 및 제2경계 스캔 레지스터로 래치시키고, 결점이 존재하지 않을때 제1 및 제2경계 스캔 레지스터로부터 이동된 비트 스트림을 나타내는 기준 비트 스트림과 비교를 위해 제1 및 제2경계 스캔 비트 스트림으로부터의 비트 스트림을 이동시키는 경계 스캔 검사 시스템(22)을 포함하는 것을 특징으로 하는 입력/출력 접속부와 장치를 동시에 검사하는 장치.
  4. 제3항에 있어서, 상기 결합 수단은 회로기판과 정합하는 소켓(32)을 포함하는데 이 소켓은 복수개의 접촉부(34)를 포함하며, 상기 접촉부 각각은 제2경계 스캔 레지스터(36) 각각에 개별로 접속되고 또한 접촉부 각각은 회로기판이 소켓과 정합할때 각각의 회로기판 입력/출력 접속부와 전기적으로 접속되는 것을 특징으로 하는 입력/출력 접속부와 장치를 동시에 검사하는 장치.
  5. 제3항에 있어서, 복수개의 소켓(321,322,…,32n)을 더 포함하며, 이들 복수개의 소켓 각각은 다른 구성의 회로기판과 정합하며 각각의 소켓은 복수개의 접촉부(34)를 포함하며 각각의 소켓에 있는 상기 각각의 접촉부는 다른 소켓 각각에 있는 대응하는 접촉부와 함께 제2경계 스캔 레지스터 각각에 병렬로 접속되어 있으며, 각각의 접촉부는 회로기판 상기 소켓을 포함하는 소켓과 정합할때 각각의 회로기판 입력/출력 접속부와 전기적 접속을 이루는 것을 특징으로 하는 입력/출력 접속부와 장치를 동시에 검사하는 장치.
  6. 회로기판(10)상의 적어도 하나의 입력/출력 접속부(16)와 적어도 하나의 제1경계 스캔 레지스터(20)를 포함하는 기판(10)상의 적어도 하나의 장치(12)를 검사하는 장치에 있어서, 봉합체(enclosure)(30); 및 봉합체(enclosure)와 정합하는데 적합하고, 입력/출력 접속부(16)와 정합되기 위한 적어도 하나의 접촉부(34)와 이 접촉부와 결합되는 적어도 하나의 제2경계 스캔 레지스터를 구비하며 각각의 제2경계 스캔 레지스터는 제1경계 스캔 레지스터와 직렬로 결합되는, 모듈(36,34,32)을 포함하는 것을 특징으로 하는 입력/출력 접속부와 장치를 검사하는 장치.
  7. 제6항에 있어서, 다수의 모듈을 더 포함하며, 상기 모듈 각각은 상기 봉합체와 정합하는데 적합하며 모듈 각각은 제1경계 스캔 레지스터(20)에 직렬로 결합된 제2경계 스캔 레지스터(36) 각각을 포함하는 것을 특징으로 하는 입력/출력 접속부와 장치를 검사하는 장치.
KR1019930003049A 1992-03-02 1993-02-27 입력/출력 접속부 및 장치 검사방법 KR970002061B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US84406092A 1992-03-02 1992-03-02
US844,060 1992-03-02

Publications (2)

Publication Number Publication Date
KR930020167A KR930020167A (ko) 1993-10-19
KR970002061B1 true KR970002061B1 (ko) 1997-02-21

Family

ID=25291699

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930003049A KR970002061B1 (ko) 1992-03-02 1993-02-27 입력/출력 접속부 및 장치 검사방법

Country Status (6)

Country Link
US (1) US5331274A (ko)
EP (1) EP0560500B1 (ko)
JP (1) JPH0618620A (ko)
KR (1) KR970002061B1 (ko)
DE (1) DE69314683T2 (ko)
TW (1) TW253097B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101222737B1 (ko) * 2010-09-27 2013-01-15 삼성전기주식회사 내장형 기판의 경계 스캔 테스트 장치 및 그 방법

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5390191A (en) * 1992-01-31 1995-02-14 Sony Corporation Apparatus and method for testing the interconnection between integrated circuits
GB9217728D0 (en) * 1992-08-20 1992-09-30 Texas Instruments Ltd Method of testing interconnections between integrated circuits in a circuit
JP2727930B2 (ja) * 1993-10-04 1998-03-18 日本電気株式会社 バウンダリスキャンテスト回路
JP3479653B2 (ja) * 1993-10-15 2003-12-15 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ テスト装置
US5513189A (en) * 1994-05-25 1996-04-30 Tandem Computers, Incorporated Boundary scan system with improved error reporting using sentinel bit patterns
US5574730A (en) * 1995-01-31 1996-11-12 Unisys Corporation Bussed test access port interface and method for testing and controlling system logic boards
US5604754A (en) * 1995-02-27 1997-02-18 International Business Machines Corporation Validating the synchronization of lock step operated circuits
US5852617A (en) * 1995-12-08 1998-12-22 Samsung Electronics Co., Ltd. Jtag testing of buses using plug-in cards with Jtag logic mounted thereon
US5774477A (en) 1995-12-22 1998-06-30 Lucent Technologies Inc. Method and apparatus for pseudorandom boundary-scan testing
AU1678697A (en) * 1996-02-06 1997-08-28 Telefonaktiebolaget Lm Ericsson (Publ) Assembly and method for testing integrated circuit devices
US5787094A (en) * 1996-06-06 1998-07-28 International Business Machines Corporation Test and diagnostics for a self-timed parallel interface
US6539510B1 (en) * 1997-08-12 2003-03-25 Xilinx, Inc. Interface board for receiving modular interface cards
KR100512162B1 (ko) * 1998-03-31 2005-11-11 삼성전자주식회사 마이크로프로세서의에뮬레이션모드를위한바운더리스캔스탠다드인터페이스회로
US6441627B1 (en) * 1998-10-26 2002-08-27 Micron Technology, Inc. Socket test device for detecting characteristics of socket signals
US7071679B1 (en) 2003-05-23 2006-07-04 Xilinx, Inc. Testing of a system-on-a-chip having a programmable section and a plurality of high-speed interfaces
GB2405945B (en) * 2003-09-11 2006-10-25 Agilent Technologies Inc Printed circuit board assembly test apparatus
DE102008019861A1 (de) 2008-04-17 2009-10-29 Göpel electronic GmbH Verfahren zum Steuern von Anschlusspins eines emulationsfähigen Bausteins und Anordnung zur Durchführung des Verfahrens
JP5407257B2 (ja) * 2008-10-01 2014-02-05 富士通株式会社 回路試験装置及び回路試験システム
RU2560967C1 (ru) * 2014-05-26 2015-08-20 Акционерное Общество "НПО "Орион" (АО "НПЦ "Орион") Способ коррекции топологии бис
DE102014010528A1 (de) 2014-07-18 2016-02-18 Mahle International Gmbh Pleuel sowie Baueinheit aus einem Kolben und einem Pleuel
CN108152720A (zh) * 2016-12-06 2018-06-12 英业达科技有限公司 测试非边界扫描芯片及其周边线路的***及其方法
CN110007217B (zh) * 2019-05-22 2021-06-25 哈尔滨工业大学（威海） 一种低功耗边界扫描测试方法
TWI773402B (zh) * 2021-06-24 2022-08-01 英業達股份有限公司 提高邊界掃描測試的腳位測試涵蓋率系統及其方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3854125A (en) * 1971-06-15 1974-12-10 Instrumentation Engineering Automated diagnostic testing system
JPS60223250A (ja) * 1984-04-19 1985-11-07 Toshiba Corp 情報伝送装置
NL8502476A (nl) * 1985-09-11 1987-04-01 Philips Nv Werkwijze voor het testen van dragers met meerdere digitaal-werkende geintegreerde schakelingen, drager voorzien van zulke schakelingen, geintegreerde schakeling geschikt voor het aanbrengen op zo'n drager, en testinrichting voor het testen van zulke dragers.
US4710931A (en) * 1985-10-23 1987-12-01 Texas Instruments Incorporated Partitioned scan-testing system
NL8801362A (nl) * 1988-05-27 1989-12-18 Philips Nv Elektronische module bevattende een eerste substraatelement met een funktioneel deel, alsmede een tweede substraatelement voor het testen van een interkonnektiefunktie, voet bevattende zo een tweede substraatelement, substraatelement te gebruiken als zo een tweede substraatelement en elektronisch apparaat bevattende een plaat met gedrukte bedrading en ten minste twee zulke elektronische modules.
US4963824A (en) * 1988-11-04 1990-10-16 International Business Machines Corporation Diagnostics of a board containing a plurality of hybrid electronic components
GB8826921D0 (en) * 1988-11-17 1988-12-21 Datatrace Ltd Circuit testing
US5029166A (en) * 1989-05-31 1991-07-02 At&T Bell Laboratories Method and apparatus for testing circuit boards
US5056093A (en) * 1989-08-09 1991-10-08 Texas Instruments Incorporated System scan path architecture
US5115435A (en) * 1989-10-19 1992-05-19 Ncr Corporation Method and apparatus for bus executed boundary scanning
US5155732A (en) * 1990-10-09 1992-10-13 At&T Bell Laboratories Method and apparatus for data transfer to and from devices through a boundary-scan test access port
US5132635A (en) * 1991-03-05 1992-07-21 Ast Research, Inc. Serial testing of removable circuit boards on a backplane bus
US5173377A (en) * 1991-10-28 1992-12-22 Globe-Union Inc. Apparatus for electrically connecting cell modules of a metal oxide-hydrogen battery

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101222737B1 (ko) * 2010-09-27 2013-01-15 삼성전기주식회사 내장형 기판의 경계 스캔 테스트 장치 및 그 방법

Also Published As

Publication number Publication date
DE69314683T2 (de) 1998-02-19
EP0560500A1 (en) 1993-09-15
US5331274A (en) 1994-07-19
KR930020167A (ko) 1993-10-19
EP0560500B1 (en) 1997-10-22
DE69314683D1 (de) 1997-11-27
JPH0618620A (ja) 1994-01-28
TW253097B (ko) 1995-08-01

Similar Documents

Publication Publication Date Title
KR970002061B1 (ko) 입력/출력 접속부 및 장치 검사방법
RU2182711C2 (ru) Тестирование jtag трактов передачи дискретных данных при использовании сменных печатных плат с установленными на них логическими схемами jtag
US5172377A (en) Method for testing mixed scan and non-scan circuitry
US4963824A (en) Diagnostics of a board containing a plurality of hybrid electronic components
KR900007743B1 (ko) 검사하기에 용이한 반도체 lsi장치
US5862152A (en) Hierarchically managed boundary-scan testable module and method
EP0358376B1 (en) Integrated test circuit
US5084874A (en) Enhanced test circuit
EP0358365B1 (en) Testing buffer/register
US5656953A (en) Low overhead memory designs for IC terminals
US5109190A (en) Semiconductor apparatus including semiconductor integrated circuit and operating method thereof
US20050278133A1 (en) Integrated test circuit
KR100381079B1 (ko) 아날로그기능을가진집적회로,집적회로캐리어,및복수의인쇄회로기판들을구비하는시스템
US5487074A (en) Boundary scan testing using clocked signal
US4996691A (en) Integrated circuit testing method and apparatus and integrated circuit devices for use therewith
EP0358371B1 (en) Enhanced test circuit
Wang et al. Instrumentation of Twin-MCMs based mutual-test
KR930006962B1 (ko) 반도체 시험방법
Starzyk et al. An organization of the test bus for analog and mixed-signal systems
Su et al. An I/sub DDQ/based built-in concurrent test technique for interconnects in a boundary scan environment
Hughes System level boundary scan in a highly integrated switch
Maunder et al. Lxyi bianaaras
JPH0278980A (ja) 半導体集積回路、塔載基板および検査方法
JPH0450781A (ja) プリント板テスト方式
JPH0949863A (ja) 半導体集積回路装置の故障検査方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee