JPS61117473A - プリント配線板の検査方法とその検査装置 - Google Patents
プリント配線板の検査方法とその検査装置Info
- Publication number
- JPS61117473A JPS61117473A JP59240296A JP24029684A JPS61117473A JP S61117473 A JPS61117473 A JP S61117473A JP 59240296 A JP59240296 A JP 59240296A JP 24029684 A JP24029684 A JP 24029684A JP S61117473 A JPS61117473 A JP S61117473A
- Authority
- JP
- Japan
- Prior art keywords
- pins
- network
- inspection
- printed wiring
- wiring board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2801—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
- G01R31/2805—Bare printed circuit boards
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、プリント配線板の検査方法とその検査装置に
係り、さらに詳しくは、プリント配線板におけるパター
ンをネットワーク単位に分ζすて、ネットワーク毎に基
準となる特定のピン（以下基準ピンと称する）とネット
ワーク内の他のピンとの断線検査並びに基準ピンに対し
て該ネットワークに属さない他の全てのピンとの一括短
絡検査とを迅速容易に信頼性高く順次全ネットワークに
ついて行い検査を行っていない時には前記ピンの全てを
接地し、静電気の帯電を防止することを特徴とするプリ
ント配線板の検査方法とその検査装置に関する。
係り、さらに詳しくは、プリント配線板におけるパター
ンをネットワーク単位に分ζすて、ネットワーク毎に基
準となる特定のピン（以下基準ピンと称する）とネット
ワーク内の他のピンとの断線検査並びに基準ピンに対し
て該ネットワークに属さない他の全てのピンとの一括短
絡検査とを迅速容易に信頼性高く順次全ネットワークに
ついて行い検査を行っていない時には前記ピンの全てを
接地し、静電気の帯電を防止することを特徴とするプリ
ント配線板の検査方法とその検査装置に関する。
プリント配線板の検査方法は、一般に被検査体であるプ
リント配線板のパターンの一部であるランドにプローブ
ピン（以下単にピンという）を接触させ、各ランド間の
導通状態の有無を検査するのであるが、あらかじめ例え
ば中央制御装置（ＩＣメモリ）に記憶させておいた良品
のプリント配線板のパターンの基準データと各被検査の
パターンのデータとを比較することにより、パターンの
断線或いは短絡などの不良回路部分を発見するものであ
る。
リント配線板のパターンの一部であるランドにプローブ
ピン（以下単にピンという）を接触させ、各ランド間の
導通状態の有無を検査するのであるが、あらかじめ例え
ば中央制御装置（ＩＣメモリ）に記憶させておいた良品
のプリント配線板のパターンの基準データと各被検査の
パターンのデータとを比較することにより、パターンの
断線或いは短絡などの不良回路部分を発見するものであ
る。
そのため従来は、ある基準ピンに対してどのピンとの間
のパターンが導通しているかを検査するのに、基準ピン
以外の全てのピンについて導通検査を行うところのいわ
ゆるスキャン方式の全ピン検査が行われていた。
のパターンが導通しているかを検査するのに、基準ピン
以外の全てのピンについて導通検査を行うところのいわ
ゆるスキャン方式の全ピン検査が行われていた。
しかしながら、このような全ピン検査では、被検査体で
あるプリント配線板のパターンのランドに接触するピン
の数が例えば０本（通常はｎは数千水の多数のピン）で
あれば、ｎ （ｎ−１）Ｘ １／２回のスキャナー（全
ピン検査操作）を繰り返さなければならないため、自ず
から高速のスキャン操作をしなければならず、被検査体
であるプリント配線板に蓄電するｒσ気気量量残存する
。
あるプリント配線板のパターンのランドに接触するピン
の数が例えば０本（通常はｎは数千水の多数のピン）で
あれば、ｎ （ｎ−１）Ｘ １／２回のスキャナー（全
ピン検査操作）を繰り返さなければならないため、自ず
から高速のスキャン操作をしなければならず、被検査体
であるプリント配線板に蓄電するｒσ気気量量残存する
。
それゆえ、このような検査操作回数の多い検査方法では
本来短絡していないパターン間のピンが蓄電により短絡
した状態を示してプリント配線板の誤検査の原因となっ
ていた。また、高速スキャンによる特性インピーダンス
の不整合並びに定在波による放出、並びに検査の作業中
に発生する静電気によって誤動作又はＩＣの破かいを引
き起こすなどの欠点があった。
本来短絡していないパターン間のピンが蓄電により短絡
した状態を示してプリント配線板の誤検査の原因となっ
ていた。また、高速スキャンによる特性インピーダンス
の不整合並びに定在波による放出、並びに検査の作業中
に発生する静電気によって誤動作又はＩＣの破かいを引
き起こすなどの欠点があった。
そこで本発明者は、上記従来の検査方法の欠点を除去す
るために、プリント配線板はスルホールやパットなどの
ピンが接触するランドが導体パターンによって接続され
、幾つかのネットワークを構成していることに着眼し、
プリント配線板の検査に当り、あらかじめ良品のプリン
ト配線板の基準データの中央制御装置への吸い上げは、
ネットワーク毎に基準ピンとこのネットワークに属する
ピンの番号群を記憶させておき、検査時に中央制御装置
のＩＣメモリより順次ネットワーク毎に基準ピンなどの
ピン番号群を読み出し、ネットワーク内の断線検査と、
該ネットワークに属さない他の全てのピンとの一括短絡
検査を行い、検査の終了後、被検査基板のセットとオフ
セットの間で、次の検査が開始するまでの間に、前記ピ
ンの全てを接地することにより、被検査基板上及びその
治具載置用プレート上に帯電する静電気を除去する方法
並びにこの方法に使用する装置を案出した。
るために、プリント配線板はスルホールやパットなどの
ピンが接触するランドが導体パターンによって接続され
、幾つかのネットワークを構成していることに着眼し、
プリント配線板の検査に当り、あらかじめ良品のプリン
ト配線板の基準データの中央制御装置への吸い上げは、
ネットワーク毎に基準ピンとこのネットワークに属する
ピンの番号群を記憶させておき、検査時に中央制御装置
のＩＣメモリより順次ネットワーク毎に基準ピンなどの
ピン番号群を読み出し、ネットワーク内の断線検査と、
該ネットワークに属さない他の全てのピンとの一括短絡
検査を行い、検査の終了後、被検査基板のセットとオフ
セットの間で、次の検査が開始するまでの間に、前記ピ
ンの全てを接地することにより、被検査基板上及びその
治具載置用プレート上に帯電する静電気を除去する方法
並びにこの方法に使用する装置を案出した。
すなわち、従来の検査方法の高速スキャン方式に伴う前
記の欠点及び不都合を解消できるところの一括短絡検査
を可能とし、反面プリント配線板への蓄電の影響を無く
すようネットワーク毎の短絡検査をゆっくり行い全体と
しては検査所要時間を短縮し、かつ信頼性の高い導通検
査を行うことのできるプリント配線板の検査方法とその
検査装置を提供することを目的とするものである。
記の欠点及び不都合を解消できるところの一括短絡検査
を可能とし、反面プリント配線板への蓄電の影響を無く
すようネットワーク毎の短絡検査をゆっくり行い全体と
しては検査所要時間を短縮し、かつ信頼性の高い導通検
査を行うことのできるプリント配線板の検査方法とその
検査装置を提供することを目的とするものである。
〔問題点を解決するための手段及びその作用〕以下、本
発明の実施例を図面に基づいて具体的に説明する。
発明の実施例を図面に基づいて具体的に説明する。
第１図は本発明のプリント配線板の検査装置に使用する
回路の主要部概略回路図、第２図は第１図の回路におけ
るスイッチ開閉状態を示す機能説明図である。
回路の主要部概略回路図、第２図は第１図の回路におけ
るスイッチ開閉状態を示す機能説明図である。
まず、第１図において、１，２．３．４．５はそれぞれ
基準ピンの位置を示し、各ネットワークのグループピン
の頭ピン番号に対応するものである。（５）はデコード
回路であり、入力が特定の値になった時にのみ”Ｈ”に
なる複数の出力信号から構成される。（Ｂ）はリセット
の信号線であり、信号を送ればラッチＩＣがリセットさ
れろ。（Ｃ）はラッチＩＣであり、セット・リセットの
ＩＣである。
基準ピンの位置を示し、各ネットワークのグループピン
の頭ピン番号に対応するものである。（５）はデコード
回路であり、入力が特定の値になった時にのみ”Ｈ”に
なる複数の出力信号から構成される。（Ｂ）はリセット
の信号線であり、信号を送ればラッチＩＣがリセットさ
れろ。（Ｃ）はラッチＩＣであり、セット・リセットの
ＩＣである。
（Ｄ）はアクティブ機能を引き出す信号線であり、ＡＮ
Ｄゲート（Ｅ）、ＯＲゲート（Ｆ）、インバーター（Ｇ
）などによってオールアクティブ機能が形成される。
Ｄゲート（Ｅ）、ＯＲゲート（Ｆ）、インバーター（Ｇ
）などによってオールアクティブ機能が形成される。
また、（０）は検出点であり、（Ｔ）はシフトレジスタ
ーである。
ーである。
次に第２図において、１，２．３．４．５はそれぞれ基
準ピンの位置を示す。（Ｗ）及び（Ｕ）はトランジス−
（ＦＦＪＴ）であり、スイッチの機能をも有するもので
ある。
準ピンの位置を示す。（Ｗ）及び（Ｕ）はトランジス−
（ＦＦＪＴ）であり、スイッチの機能をも有するもので
ある。
そして第３図はプリント配線板のパータンの一部拡大平
面図である。この図面において、（Ｐ）はプリント配線
板の基板表面であり、１．２．３．４．５．６．７は各
スルホールとそのランド部分を示し、（イ）、（ロ）、
（ハ）、に）は各スルホール間の導通線を示す。
面図である。この図面において、（Ｐ）はプリント配線
板の基板表面であり、１．２．３．４．５．６．７は各
スルホールとそのランド部分を示し、（イ）、（ロ）、
（ハ）、に）は各スルホール間の導通線を示す。
第１図に示す回路を有する本発明のプリント配線板の検
査装置は、被検査体であるプリント配線板におけるネッ
トワーク毎に該基準ピンとこのネットワークに属する他
のピンの番号群を指定するデコード機能と、全ピンにつ
いてのオールアクティブ機能と、基準ピン以外の該ネッ
トワークに属する他の全てのピンをカットするためのラ
ンチ機能とを少なくとも有することを特徴としている。
査装置は、被検査体であるプリント配線板におけるネッ
トワーク毎に該基準ピンとこのネットワークに属する他
のピンの番号群を指定するデコード機能と、全ピンにつ
いてのオールアクティブ機能と、基準ピン以外の該ネッ
トワークに属する他の全てのピンをカットするためのラ
ンチ機能とを少なくとも有することを特徴としている。
・そのため第２図に示すようなスイーＩチ開閉の機能を
有することになる。すなわち、Ｗｌのスイッチが閉じて
かつＵ２のスイッチが閉じた状態では、ピン番号１から
ピン番号２のパターンが導通していることを検査するこ
とができる。一方、ＷｌとＵＳととが閉じた状態ではピ
ン番号１からピン番号５に至るパターンが導通している
ことを検査することができることを意味している。
有することになる。すなわち、Ｗｌのスイッチが閉じて
かつＵ２のスイッチが閉じた状態では、ピン番号１から
ピン番号２のパターンが導通していることを検査するこ
とができる。一方、ＷｌとＵＳととが閉じた状態ではピ
ン番号１からピン番号５に至るパターンが導通している
ことを検査することができることを意味している。
次に第３図の平面図に基づいて本発明のプリント配線板
の検査方法を説明する。
の検査方法を説明する。
この図面においては、１．３．４のランド部分が第１基
準ピン、第３基準ピン、第４基準ピンを示し、これらの
各基準ピン毎に、１−２−５．３−７．４−６のネット
ワークが形成される。そして、中央制御装置のＩＣメモ
リにはデータとして、たとえば第４図のデータ模式図の
ように書き込まれ記憶される。
準ピン、第３基準ピン、第４基準ピンを示し、これらの
各基準ピン毎に、１−２−５．３−７．４−６のネット
ワークが形成される。そして、中央制御装置のＩＣメモ
リにはデータとして、たとえば第４図のデータ模式図の
ように書き込まれ記憶される。
この場合、プリント配線板の検査手順としては、まず第
１基準ピンについてデコード回路を通じて２ピンを出力
し、■−２ピン間の継線検査を行い、同様にして１−５
ピンの検査も行う。このようにして、第１ネツト内の断
線検査を行うことができる。
１基準ピンについてデコード回路を通じて２ピンを出力
し、■−２ピン間の継線検査を行い、同様にして１−５
ピンの検査も行う。このようにして、第１ネツト内の断
線検査を行うことができる。
次に（Ｄ）の信号線よりオールアクティブの信号を出し
、第１基準ピンに対し、第１ネツト以外に属する他の全
てのピンの一括短絡検査を行う。この時、２ピン、５ピ
ンは４他ラッチＩＣが断線検査時にセットされ、Ｑ出力
が”Ｈ”となっているため、オールアクティブの信号と
アンドが取れず、第１基準ピンのネットワーク内のピン
はカットされる。
、第１基準ピンに対し、第１ネツト以外に属する他の全
てのピンの一括短絡検査を行う。この時、２ピン、５ピ
ンは４他ラッチＩＣが断線検査時にセットされ、Ｑ出力
が”Ｈ”となっているため、オールアクティブの信号と
アンドが取れず、第１基準ピンのネットワーク内のピン
はカットされる。
それゆえ、本発明によｎば、第１ネツト以外に属する他
の全てのピンが短絡しているかどうかの一括短絡検査は
オールアクティブの信号を出すだけで一瞬の内に検査を
完了することができる利点がある。これは、従来の検査
方法におけるスキャン方式の全ピン検査の所要時間の約
１０分の１から１００分の１というきわめて短時間内に
プリント配線板の検査を完了することができるため、各
ネットワーク毎の短絡検査を一定のインターバルをもっ
てゆっくり行うことができ、その結果プリント配線板の
蓄電の残存を無くすことができると共に、従来の高速ス
キャン方式による特性インピーダンスの不整合並びに定
在波による放出なども全て無くすことができる利点があ
る。
の全てのピンが短絡しているかどうかの一括短絡検査は
オールアクティブの信号を出すだけで一瞬の内に検査を
完了することができる利点がある。これは、従来の検査
方法におけるスキャン方式の全ピン検査の所要時間の約
１０分の１から１００分の１というきわめて短時間内に
プリント配線板の検査を完了することができるため、各
ネットワーク毎の短絡検査を一定のインターバルをもっ
てゆっくり行うことができ、その結果プリント配線板の
蓄電の残存を無くすことができると共に、従来の高速ス
キャン方式による特性インピーダンスの不整合並びに定
在波による放出なども全て無くすことができる利点があ
る。
さらに第１図において、全ピンスキャンのに１後にシフ
トレジスタ（Ｔ）の出力を全てネカティプにし、（Ｂ）
の信号線を用いて全てのＲ／ｓラッチＩ Ｃ（Ｃ）をリ
セットする。そして（Ｄ）の信号線を用いて全てのピン
を全てアクティブの状態とし、テストプローブピンを全
て接地状態にする。これによってテストプローブピンか
ら侵入してくる静電気による誤動作並びにＩＣの破かい
を防止することができる。しかもプリント配線板の検査
に要する時間も従来の方法に比較して最終的には１０分
の１位に短縮でき、迅速容易にかつ信頼性高くプリント
配線板を検査することができる。
トレジスタ（Ｔ）の出力を全てネカティプにし、（Ｂ）
の信号線を用いて全てのＲ／ｓラッチＩ Ｃ（Ｃ）をリ
セットする。そして（Ｄ）の信号線を用いて全てのピン
を全てアクティブの状態とし、テストプローブピンを全
て接地状態にする。これによってテストプローブピンか
ら侵入してくる静電気による誤動作並びにＩＣの破かい
を防止することができる。しかもプリント配線板の検査
に要する時間も従来の方法に比較して最終的には１０分
の１位に短縮でき、迅速容易にかつ信頼性高くプリント
配線板を検査することができる。
以上のように、本発明によればプリント配線板の各ネッ
トワーク毎に該基準ピンに対してネット内の該ネットワ
ーク内の他のピンとの断線検査と該ネット以外に属する
他の全てのピンとの一括短絡検査を迅速容易に行うこと
ができろ。
トワーク毎に該基準ピンに対してネット内の該ネットワ
ーク内の他のピンとの断線検査と該ネット以外に属する
他の全てのピンとの一括短絡検査を迅速容易に行うこと
ができろ。
なお、第２ネツト及び第３ネツトは、第３基準ピン及び
第４基準ピンに対しても同様に上記の第１基準ピンに対
するネット内の断線検査とネット以外に属する他の全て
のピンの一括短絡検査とを交互に行うことができるので
、全体としてもプリ゛ ント配線板の検査を迅速容易に
かつ信頼度高く行うことができろ。
第４基準ピンに対しても同様に上記の第１基準ピンに対
するネット内の断線検査とネット以外に属する他の全て
のピンの一括短絡検査とを交互に行うことができるので
、全体としてもプリ゛ ント配線板の検査を迅速容易に
かつ信頼度高く行うことができろ。
ｔ１ｇ１図は本発明のプリント配線板の検査装置に使用
する回路の主要部概略回路図、第２図は同回路における
スイッチ開閉状態を示す機能説明図、第３図はプリント
配線板のパターンの一部拡大平面図、第４図は中央制御
装置のＩＣメモリに記憶させるデータ模式図の一例であ
る。 上記図面において。 Ａ・・・・・−・・デコード回路（デコーダー）Ｂシ・
・・・・・・リセットの信号線、Ｃ・・−・・・・・ラ
ッチＩＣ１ Ｄ・・・・・・・・・アクティブ機能用信号線。 Ｅ・・・・・・、、・ＡＮＤゲート、 Ｆ・・−・・・、、ＯＲゲート、 Ｇ・・・・・・・・・インバーター、 Ｏ・・・・・−検出点、 Ｐ・・・・・・・・・プリント配線板の基板表面、Ｔ・
・−・−シフトレジスター、 Ｑ・・・・・ Ｑゲート、 Ｕ・・・・−・・トランジスター回路、Ｗ、、−、・・
−トランジスター回路。
する回路の主要部概略回路図、第２図は同回路における
スイッチ開閉状態を示す機能説明図、第３図はプリント
配線板のパターンの一部拡大平面図、第４図は中央制御
装置のＩＣメモリに記憶させるデータ模式図の一例であ
る。 上記図面において。 Ａ・・・・・−・・デコード回路（デコーダー）Ｂシ・
・・・・・・リセットの信号線、Ｃ・・−・・・・・ラ
ッチＩＣ１ Ｄ・・・・・・・・・アクティブ機能用信号線。 Ｅ・・・・・・、、・ＡＮＤゲート、 Ｆ・・−・・・、、ＯＲゲート、 Ｇ・・・・・・・・・インバーター、 Ｏ・・・・・−検出点、 Ｐ・・・・・・・・・プリント配線板の基板表面、Ｔ・
・−・−シフトレジスター、 Ｑ・・・・・ Ｑゲート、 Ｕ・・・・−・・トランジスター回路、Ｗ、、−、・・
−トランジスター回路。
Claims (1)
- 【特許請求の範囲】 １、被検査体であるプリント配線板におけるパターンを
ネットワーク単位に分けて、ネットワーク毎に基準ピン
と該ネットワークに属するピンの番号群を中央制御装置
に記憶させ、検査時に中央制御装置より特定のネットワ
ーク毎に基準ピンと該ネットワークに属するピンの番号
群を読み出し、ネットワーク内のパターン検査と該基準
ピンに対し該ネットワークに属さない他の全てのピンの
一括短絡検査とを順次全ネットワークについて行い、検
査を行っていない時に前記ピンの全てを接地することを
特徴とするプリント配線板の検査方法。 ２、被検査体であるプリント配線板におけるパターンを
ネットワーク単位に分けて、ネットワーク毎に基準ピン
と該ネットワークに属するピンの番号群を指定するデコ
ード機能と、全ピンについてのオールアクティブ機能と
、基準ピン以外の該ネットワーク内の他の全てのピンを
カットできるラッチ機能とを少なくとも有し、かつこれ
らの機能を有する回路が中央制御装置に連絡され制御さ
れ得る機構を有して成るプリント配線板の検査装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59240296A JPS61117473A (ja) | 1984-11-13 | 1984-11-13 | プリント配線板の検査方法とその検査装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59240296A JPS61117473A (ja) | 1984-11-13 | 1984-11-13 | プリント配線板の検査方法とその検査装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61117473A true JPS61117473A (ja) | 1986-06-04 |
Family
ID=17057360
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59240296A Pending JPS61117473A (ja) | 1984-11-13 | 1984-11-13 | プリント配線板の検査方法とその検査装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61117473A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6247975U (ja) * | 1985-09-12 | 1987-03-24 | ||
| JP2014235112A (ja) * | 2013-06-04 | 2014-12-15 | 日本電産リード株式会社 | 基板検査方法、基板検査装置及び基板検査用治具 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5876773A (ja) * | 1981-10-31 | 1983-05-09 | Fujitsu Ltd | 布線試験機のアドレス制御方式 |
| JPS60257370A (ja) * | 1984-06-05 | 1985-12-19 | Nec Corp | 自動布線検査装置 |
| JPS6124672B2 (ja) * | 1977-11-30 | 1986-06-12 | Citizen Watch Co Ltd |
-
1984
- 1984-11-13 JP JP59240296A patent/JPS61117473A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6124672B2 (ja) * | 1977-11-30 | 1986-06-12 | Citizen Watch Co Ltd | |
| JPS5876773A (ja) * | 1981-10-31 | 1983-05-09 | Fujitsu Ltd | 布線試験機のアドレス制御方式 |
| JPS60257370A (ja) * | 1984-06-05 | 1985-12-19 | Nec Corp | 自動布線検査装置 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6247975U (ja) * | 1985-09-12 | 1987-03-24 | ||
| JP2014235112A (ja) * | 2013-06-04 | 2014-12-15 | 日本電産リード株式会社 | 基板検査方法、基板検査装置及び基板検査用治具 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4601034A (en) | Method and apparatus for testing very large scale integrated memory circuits | |
| US5510704A (en) | Powered testing of mixed conventional/boundary-scan logic | |
| US5487074A (en) | Boundary scan testing using clocked signal | |
| KR100512218B1 (ko) | 검사 장치 | |
| US4630270A (en) | Method for identifying a faulty cell in a chain of cells forming a shift register | |
| JPH02171668A (ja) | 電子素子のテスト方法 | |
| US20040068675A1 (en) | Circuit board having boundary scan self-testing function | |
| US20210373070A1 (en) | Burn in board test device and system | |
| JP2680259B2 (ja) | 自動開放検出方法 | |
| US20070079188A1 (en) | Signal integrity self-test architecture | |
| JPS62180276A (ja) | プリント配線板の検査方法とその検査装置 | |
| Parker | Defect coverage of boundary-scan tests: What does it mean when a boundary-scan test passes? | |
| JPS61117473A (ja) | プリント配線板の検査方法とその検査装置 | |
| JP4160656B2 (ja) | プリント回路基板のテスト方法 | |
| JPS6042662A (ja) | プリント配線板の検査方法とその検査装置 | |
| Makar et al. | Iddq test pattern generation for scan chain latches and flip-flops | |
| JPH0843494A (ja) | 電子回路 | |
| JPH0142387B2 (ja) | ||
| EP1248953A1 (en) | A printed circuit assembly with configurable boundary scan paths | |
| JP3287590B2 (ja) | 半導体集積回路装置 | |
| JP3293386B2 (ja) | 集積回路 | |
| JPH0389179A (ja) | 故障診断装置 | |
| JPS6111658Y2 (ja) | ||
| JPH03211481A (ja) | Ｌｓｉテスト回路 | |
| JPH0777562A (ja) | ショート故障診断データ生成方法 |