JP2006343316A - 半導体テストインタフェース - Google Patents

Abstract

【課題】コネクタ接点の数を最小化して高速伝送信号の信号無欠性を向上させ、半導体テストインタフェースを単純化して半導体テスト装置のメンテナンス性を向上させ、お互い異なるＤＵＴのテストにも簡便に対応することが可能な半導体テストインタフェースを提供。
【解決手段】ＤＵＴを装着するためのテストソケット３１５と前記ケーブル３４０との電気的連結のための一つ以上の第１コネクタ３２５および前記テストソケット３１５と前記第１コネクタ３２５間の電気的連結のための回路配線を備えるＤＵＴボード３２０と、両端部に前記第１コネクタ３２５との電気的連結のための第２コネクタ３３５、および前記ピンカード３７０との電気的連結のための第３コネクタ３４５を備えるケーブル３４０とを含む半導体テストインタフェースを提供する。
【選択図】図３

Description

本発明は、半導体テストインタフェースに係り、より詳しくは、半導体素子のテストを行う半導体テスト装置においてテスト対象半導体素子と半導体テスト装置とを連結する半導体テストインタフェースに関する。

一般に、半導体チップなどのテストは、製品完成の後に良品を判別する最終的な過程である。このテストのために、多量の製品を効率よくテストすることが可能な半導体テスト装置が開発されて使用されている。

図１ａは従来の半導体テスト装置の一例を示す図である。

図１ａに示すように、従来の半導体テスト装置は、テスト本体１１０、テストヘッド１２０および半導体テストインタフェース１３０からなり、ハンドラ１５０を介して一つ以上のＤＵＴ１４０ａ〜１４０ｃを半導体テストインタフェース１３０に装着してテストを行う。

このような従来の半導体テスト装置の例は、例えば韓国の三星電子株式会社によって２００３年３月１５日付けで出願され、２００４年９月２２日付けで公開された「ＤＵＴボードの所要を減らすことが可能な半導体テスタおよびこれを用いた半導体素子の電気的検査方法」という名称の特許文献１、またはテラダイン株式会社によって２０００年９月２日付けで出願され、２００１年５月２５日付けで公開された「自動テスト装置用同軸プローブインタフェース」という名称の特許文献２、または株式会社アドバンテストによって２００２年１１月１４日付けで出願され、２００３年３月２６日付けで公開された「テスト中の装置とテストヘッド間の汎用テストインタフェース」という名称の特許文献３などに開示されている。

また、このような半導体テスト装置の体積を減らすためにテスト本体１１０とテストヘッド１２０とを一体型に構成した半導体テスト装置も開発されている。図１ｂは、従来の半導体テスト装置の他の例を示す図であって、一体型テストヘッド１６０に半導体テストインタフェース１３０を装着した後、ＤＵＴ１４０ａ〜１４０ｃをハンドラ１５０によって半導体テストインタフェース１３０に装着し、テストする構成を示す。

このような従来の一体型半導体テスト装置の例は、例えば本出願人によって２００４年６月１８日付けで出願された「複数の半導体モジュールを同時にテストする半導体モジュールテスト装置」という名称の特許文献４、または本出願人によって２００４年６月１８日付けで出願された「複数の半導体コンポナントを同時にテストする半導体コンポナントテスト装置」という名称の特許文献５に開示されている。

図２ａは、従来のテスト装置または一体型テスト装置に使用される半導体テストインタフェースの一例を示すもので、安藤電気株式会社によって１９９７年８月２５日付けで出願され、１９９８年４月３０日付けで公開された「ＩＣテスタ用テストボード」という名称の特許文献６に開示されている図である。

図２ａに示すように、特許文献６に開示された従来の半導体テストインタフェースは、ＤＵＴユニット２１０とベースユニット２３０から構成される。

ＤＵＴボード２２０は、一つ以上のコネクタとテストソケットを含むが、説明の便宜上、一つのコネクタ２２５とテストソケット２１５についてのみ説明する。

ＤＵＴユニット２１０は、ＤＵＴを装着するためのテストソケット２１５、およびケーブル２４０との連結のためのコネクタ２２５を備えるＤＵＴボート２２０から構成される。ＤＵＴボード２２０は、ソケットボードともいわれる。

ベースユニット２３０は、多数のコネクタとケーブルを含むが、ここでは、説明の便宜上、コネクタ２３５、２４５、２５５とケーブル２４０についてのみ説明する。

ベースユニット２３０は、コネクタ２２５との連結のためのコネクタ２３５と、ベースボード２２５との連結のためのコネクタ２４５と、ケーブル２４０と、ベースボード２５０と、テスト本体に備えられるピンカード２７０のコネクタ２７５との連結するためのコネクタ２５５とを含む。ピンカード２７０は、テスト本体またはテストヘッドに含まれ、ＤＵＴのテストのためにテストパターンなどを生成してこれをＤＵＴへ出力し、パターン生成ボードなどの様々な名称で呼ばれる。

図２ｂは図２ａのベースユニット２３０とピンカード２７０との結合を側面から見た斜視図である。

図２ｂに示すように、ベースボード２５０は、ピンカード２７０から出力される信号をＤＵＴユニット２１０を介してＤＵＴへ伝達するためのインタフェースであって、ピンカード２７０に使用されるコネクタ２７５との接続のためのコネクタ２５５と、ケーブル２４０ａの連結によってＤＵＴボード２２０に信号を伝送するために使用される、コネクタ２２５とのインタフェースのためのコネクタ２４５ａ〜２４５ｘとを備える。また、その他の多数のケーブル２４０ａ〜２４０ｘとコネクタ２３５ａ〜２３５ｘ、２４５ａ〜２４５ｘを含んでいるが、この部分は、コネクタ２３５ａ、２４５ａおよびケーブル２４０ａと同様なので、その説明を略する。

図２ｂに示すように、一般に、ピンカード２７０に使用されるコネクタ２７５は、機械的接触を容易にするために内部のピンとピン間の間隔が大きくかつピンの長さが長い一体型コネクタである。したがって、コネクタ２５５も、このような一体型コネクタに対応する一体型コネクタを使用する。また、コネクタ２４５ａ〜２４５ｘは、コネクタ２３５ａ〜２３５ｘを介して多数のコネクタ２２５に信号を伝送するように構成される。

ベースボード２５０は、このようなコネクタ２５５とコネクタ２４５ａ〜２４５ｘの構造が異なるため、コネクタ２５５とコネクタ２４５ａ間の信号インタフェースを行う回路配線を含む。

特許文献６に開示された構成は、従来の半導体テストインタフェースの、ＤＵＴユニット又はベースユニットの構成が複雑であり、メンテナンスが難しく、半田付けまたはポーカーピンなどで連結されるために高周波信号の高速伝送が難しいという欠点を改善したものである。また、コネクタ２４５のコネクタハウジングを取り替えることにより接続線を変更することができるので、他の種類のＤＵＴのテストにも対応できる。

ところが、特許文献６に開示された構成は、たとえ従来の構成に比べて半田付けなどの接点の数を減らして高速の動作に有利であるよう構成されているが、多数の接点が依然として存在するため、高速信号の伝送に不利であるという点がある。また、一体型コネクタも、機械的な接触および支持には有利な利点があるが、高周波特性を悪化させるという欠点がある。また、半導体テスト装置のメンテナンスの面でも、ベースユニットとＤＵＴユニットに区分されるため、それぞれのユニットをメンテナンスしなければならないという欠点があり、製造過程が複雑になり、製造コストが上昇するという欠点がある。また、コネクタ２４５のコネクタハウジングを取り替えることにより接続線を変更することができるので、他の種類のＤＵＴのテストにも対応することはできるが、このような対応のためには、一々コネクタ２４５のコネクタハウジングを取り替える作業が必要である。

また、図２ｃは従来のテスト装置または一体型テスト装置に使用される半導体テストインタフェースの他の例を示す図であって、株式会社アドバンテストによって出願された特許文献３に開示されている図である。

特許文献３は、テストされるＤＵＴの数と密度が増加するとき、従来のテストインタフェースを適用させ難い欠点を改善してＤＵＴボード２２０の下端にコネクタ２２８を配置し、これをケーブル２４０が連結されかつボードスペーサ２８０に配置されるコネクタ２８５と電気的に連結されるようにした構成を開示している。この特許文献３の技術は、コネクタ２８５として例えばＳＣＩ(shielded controlled impedance)コネクタを使用し、コネクタ２８５の個数よりコネクタ２２８の個数が小さくなるよう設計して、様々なＤＵＴに対するテストをＤＵＴボード２２０のコネクタ２２８とコネクタ２８５間の連結を変更するだけで行うことができるようにしたことを特徴とする。

ところが、このような構成もボードスペーサ２８０という別途の構成が追加されて製造コストが増加し、半導体テスト装置のメンテナンスが不便であるうえ、コネクタ接点の数が増加して高周波特性が悪化するという問題点がある。また、コネクタ２２８がコネクタ２８５と１：１で対応せず、コネクタ２２８の個数がさらに少ないため、ＤＵＴが変更される毎に、ＤＵＴボード２２０のコネクタ２２８の配置をさらに行わなければならないという欠点がある。

現在、半導体テスト装置が、２５６個または５１２個など多数のＤＵＴを同時に処理し得るように構成されることからみて、半導体テストインタフェースの構成を単純化させることは、特に高周波信号の処理と関連して半導体テスト装置の動作において非常に重要である。

したがって、コネクタ接点の数を最小化して高速伝送信号の信号無欠性を向上させ、半導体テストインタフェースを単純化して半導体テスト装置のメンテナンスを便利にし、製造コストを減少させるうえ、製造過程を単純化する半導体テストインタフェースの必要性が大きくなっている。
韓国特許出願第１０−２００３−００１６３００号明細書 韓国特許出願第１０−２０００−７００９７３７号明細書 韓国特許出願第１０−２００２−７０１５２７０号明細書 韓国特許出願第１０−２００４−４５４２１号明細書 韓国特許出願第１０−２００４−４５４２２号明細書 韓国特許出願第１０−１９９７−００４０７０１号明細書

そこで、本発明の目的はこのような問題点に鑑みてなされたもので、その目的とするところは、コネクタ接点の数を最小化して高速伝送信号の信号無欠性を向上させること、半導体テストインタフェースを単純化して半導体テスト装置のメンテナンスを便利にすること、製造過程を単純化して製造コストを減少させること、およびお互い異なるＤＵＴのテストにも簡便に対応することが可能な半導体テストインタフェースを提供することにある。

上記課題を解決するために、本発明は、ＤＵＴ(device under test)とピンカード(pin card)間を一つ以上のケーブルを用いてインタフェースする半導体テストインタフェースであって、前記ＤＵＴを装着するための一つ以上のテストソケットと前記一つ以上のケーブルとの電気的連結のための一つ以上の第１コネクタ、および前記一つ以上のテストソケットと前記一つ以上の第１コネクタ間の電気的連結のための回路配線を備えるＤＵＴボードと、両端部に前記第１コネクタとの電気的連結のための第２コネクタ、および前記ピンカードとの電気的連結のための第３コネクタを備える前記一つ以上のケーブルとを含み、前記一つ以上の第１コネクタと前記一つ以上のケーブルは１：１で対応することを特徴とする、半導体テストインタフェースが提供される。

本発明に係る半導体テストインタフェースにおいて、前記ピンカードは、前記第３コネクタと１：１で対応する一つ以上の第４コネクタを含み、前記一つ以上の第４コネクタは、前記一つ以上の第１コネクタと前記一つ以上のケーブルを介して１：１で対応することが好ましい。

また、本発明に係る半導体テストインタフェースにおいて、前記ピンカードは、前記第３コネクタを多数連結することが可能な一つ以上の第５コネクタを含み、前記一つ以上の第５コネクタは、前記一つ以上の第１コネクタと前記一つ以上のケーブルを介して１：多で対応するように構成することができる。

上述したように、本発明によれば、ベースボードを除去しケーブルとコネクタのみを用いてピンカードとＤＵＴユニットとを連結することによりコネクタ接点の数を最小化して高速伝送信号の信号無欠性を向上させることができ、半導体テストインタフェースを単純化して半導体テスト装置のメンテナンスを便利にすることができ、半導体テスト装置の製造過程を単純化して製造コストを減少させることができるうえ、お互い異なるＤＵＴのテストにも簡便に対応することができる。

以下に添付図面を参照しながら、本発明の半導体テストインタフェースについてより詳細に説明する。

図３は本発明に係る半導体テストインタフェースの構成図である。

図３に示すように、本発明に係る半導体テストインタフェースは、ＤＵＴユニット３１０とベースユニット３３０に大別され、ＤＵＴを装着するためのテストソケット３１５と第１コネクタ３２５とを備えるＤＵＴボード３２０、および両端に第２コネクタ３３５と第３コネクタ３４５とを備えるケーブル３４０を含む。本発明の説明において、コネクタ３２５、３３５、３４５は、内部に電気的接触のための伝導性物質を含むソケット、レセプタクル、一般的なコネクタなどを全て称する用語として用いられる。

ＤＵＴボード３２０には、一つ以上のテストソケットと一つ以上の第１コネクタを備えるが、説明の便宜上、テストソケット３１５と第１コネクタ３２５についてのみ説明する。

テストソケット３１５は、ＤＵＴを例えばハンドラなどを用いて装着しあるいは手動で装着してテストを行うようにＤＵＴに信号を印加したり、ＤＵＴから出力される信号を伝送したりするテスト用インタフェースである。

第１コネクタ３２５は、テストソケット３１５に一つ以上が対応して配置され、ＤＵＴボード３２０の内部の回路配線を介してテストソケット３１５の多数の電気的接触部に対応して電気的に連結される。

ケーブルは第１コネクタの数に対応して配置されるが、ここでは、第１コネクタ３２５に対して連結されたケーブル３４０についてのみ説明する。

ケーブル３４０は、両端部に第１コネクタ３２５との連結のための第２コネクタ３３５、およびピンカード３７０との連結のための第３コネクタ３４５を備える。

ケーブル３４０は、特に高周波信号の伝送のためのケーブルから構成されることが好ましい。

図４ａ〜図４ｃは、本発明に係る半導体テストインタフェースとピンカードとの連結を示す図であって、図３に示した構成を矢印（Ａ）方向から見た側面図である。

図４ａは、本発明に係る半導体テストインタフェースの第３コネクタ３４５ａ〜３４５ｘとピンカード３７０のコネクタ３７５ａ〜３７５ｘが１：１で対応するように連結されることを示す図である。

従来の半導体テストインタフェースでベースボードを使用する理由は、ピンカードで使用されるコネクタが一体型コネクタなので、このような一体型コネクタとケーブルで使用されるコネクタ間の信号インタフェースのための配線が必要であるが、このような役割をベースボードで行うためである。

ところが、図４ａに示した本発明に係る半導体テストインタフェースでは、このようなベースボードを除去し、ピンカード３７０のコネクタ３７５ａ〜３７５ｘを第３コネクタ３４５ａ〜３４５ｘに１：１で対応するように構成するため、別途のベースボードを半導体テスト装置の構成に追加する必要が無くなる。したがって、ベースボードとの半田付けによる連結または多数のコネクタの使用により発生する高速信号伝送特性の悪化を防止することができる。

図４ｂは、本発明に係る半導体テストインタフェースの第３コネクタ３４５ａ〜３４５ｘとピンカード３７０のコネクタ３７５ａ〜３７５ｊとが２：１で対応するよう、すなわち２つの第３コネクタがピンカード３７０のコネクタ１つに同時に連結されることを示す図である。

図４ｂに示すように、コネクタ３７５ａ〜３７５ｊは、内部にそれぞれ２つの第３コネクタを連結することができるよう、第３コネクタと対応する２つのコネクタ３７７ａ〜３７７ｂ、…、３７７ｗ〜３７７ｘをそれぞれ含む。

このような構成の場合にも、図４ａに示した構成と同様に、ベースボードを使用せず、半田付けまたはコネクタの使用を最小化することができるため、高速信号伝送特性の悪化を防止することができる。

図４ｃは本発明に係る半導体テストインタフェースの第３コネクタ３４５ａ〜３４５ｘとピンカード３７０のコネクタ３７５ａ〜３７５ｆとが４：１で対応するよう、すなわち４つの第３コネクタがピンカード３７０のコネクタ１つに同時に連結されることを示す図である。

図４ｃに示すように、コネクタ３７５ａ〜３７５ｆは、内部にそれぞれ４つの第３コネクタを連結することができるよう、第３コネクタと対応する４つのコネクタ３７９ａ〜３７９ｄ、…、３７９ｕ〜３７９ｘをそれぞれ含む。

このような構成の場合にも、図４ａ〜図４ｂに示した構成と同様に、ベースボードを使用せず、半田付けまたはコネクタの使用を最小化することができるため、高速信号伝送特性の悪化を防止することができる。

また、３つの第３コネクタがピンカード３７０のコネクタ１つに同時に連結される構成にしてもよく、５つの第３コネクタがピンカード３７０のコネクタ１つに同時に連結される構成にしてもよい。

図３または図４ａ〜図４ｃを参照として説明された本発明に係る半導体テストインタフェースと従来の半導体テストインタフェースとの差異点は、ベースユニットにベースボードなどの別途のインタフェースを使用せず、ベースユニット３３０を、両端に第２コネクタ３３５および第３コネクタ３４５を備えるケーブル３４０から構成し、このようなケーブル３４０を介してＤＵＴボード３２０とピンカード３７０とが直接連結されるようにするという点である。このような単純化されたベースユニット３３０により、半導体テスト装置の製作過程が単純化され、製造コストが減少する。

また、このようなベースユニット３３０の構成は、ベースボード又はボードスペーサおよびこのための多数のコネクタの使用により多数の連結接点が存在して高速信号伝送における信号歪みが発生する従来の半導体テストインタフェースの欠点を、コネクタ数を最小化することにより解決し、信号無欠性を向上させることができる。

また、ベースユニット３３０のメンテナンスの面においても、従来の半導体テストインタフェースでは、故障が発生すると、ベースボードまたはケーブルのどの部分から故障が発生したか検査が必要であるが、本発明に係る半導体テストインタフェースでは、故障が発生すると、単に当該ケーブルのみを取り替えることにより解決が可能なので、ベースユニット３３０のメンテナンスを容易にすることができる。

また、互いに異なるＤＵＴのテストにおいても、ベースユニット３３０を変更することなく、ＤＵＴユニット３１０のみを取り替えればテストが可能なので、従来の半導体テストインタフェースとは異なり、ベースユニット３３０の構成を変更する必要がない。すなわち、ピンカード３７０に連結されたケーブル３４０の第３コネクタ３４５をＤＵＴの変更時ごとにさらに連結する必要がなく、単にＤＵＴユニット３１０でどのケーブルの信号の伝送を受けて使用するかのみを決定すればよい。

以上、本発明の構成が例示的に説明されたが、これらの例示は本発明を説明するためのもので、本発明の保護範囲を制限するものではない。また、本発明の保護範囲は請求の範囲の記載によって定められるべきである。

従来の技術に係る半導体テストインタフェースを示す図 従来の技術に係る半導体テストインタフェースを示す図 従来のテスト装置または一体型テスト装置に用いられる半導体テストインタフェースの例を示す図 従来のテスト装置または一体型テスト装置に用いられる半導体テストインタフェースの例を示す図 従来のテスト装置または一体型テスト装置に用いられる半導体テストインタフェースの例を示す図 本発明に係る半導体テストインタフェースの構成図 本発明に係る半導体テストインタフェースとピンカードとの連結を示す図 本発明に係る半導体テストインタフェースとピンカードとの連結を示す図 本発明に係る半導体テストインタフェースとピンカードとの連結を示す図

符号の説明

１１０ テスト本体
１２０ テストヘッド
１３０ 半導体テストインタフェース
１４０ ＤＵＴ
１５０ ハンドラ
１６０ 一体型テストヘッド
２１０ ＤＵＴユニット
２１５ テストソケット
２２０ ＤＵＴボード
２２５、２２８、２３５ コネクタ
２３０ ベースユニット
２４０ ケーブル
２４５、２５５、２７５、２８５ コネクタ
２５０ ベースボード
２７０ ピンカード
２８０ ボードスペーサ
３１０ ＤＵＴユニット
３１５ テストソケット
３２０ ＤＵＴボード
３２５、３３５、３４５、３７５ コネクタ
３３０ ベースユニット
３４０ ケーブル
３７０ ピンカード

Claims (3)

1. ＤＵＴ(device under test)とピンカード(pin card)間を一つ以上のケーブルを用いてインタフェースする半導体テストインタフェースであって、
   前記ＤＵＴを装着するための一つ以上のテストソケットと前記一つ以上のケーブルとの電気的連結のための一つ以上の第１コネクタ、および前記一つ以上のテストソケットと前記一つ以上の第１コネクタ間の電気的連結のための回路配線を備えるＤＵＴボードと、
   両端部に前記第１コネクタとの電気的連結のための第２コネクタ、および前記ピンカードとの電気的連結のための第３コネクタを備える前記一つ以上のケーブルとを含み、
   前記一つ以上の第１コネクタと前記一つ以上のケーブルは１：１で対応することを特徴とする、半導体テストインタフェース。
2. 前記ピンカードは、前記第３コネクタと１：１で対応する一つ以上の第４コネクタを含み、前記一つ以上の第４コネクタは、前記一つ以上の第１コネクタと前記一つ以上のケーブルを介して１：１で対応することを特徴とする、請求項１に記載の半導体テストインタフェース。
3. 前記ピンカードは、前記第３コネクタを多数連結することが可能な一つ以上の第５コネクタを含み、前記一つ以上の第５コネクタは、前記一つ以上の第１コネクタと前記一つ以上のケーブルを介して１：多で対応することを特徴とする、請求項１に記載の半導体テストインタフェース。

Images