RU2560967C1 - Способ коррекции топологии бис - Google Patents

Способ коррекции топологии бис Download PDF

Info

Publication number
RU2560967C1
RU2560967C1 RU2014121184/28A RU2014121184A RU2560967C1 RU 2560967 C1 RU2560967 C1 RU 2560967C1 RU 2014121184/28 A RU2014121184/28 A RU 2014121184/28A RU 2014121184 A RU2014121184 A RU 2014121184A RU 2560967 C1 RU2560967 C1 RU 2560967C1
Authority
RU
Russia
Prior art keywords
indium
topology
correction
circuit
crystal
Prior art date
Application number
RU2014121184/28A
Other languages
English (en)
Inventor
Владимир Михайлович Акимов
Виталий Владимирович Акимов
Станислав Стефанович Демидов
Лариса Александровна Васильева
Евгений Алексеевич Климанов
Original Assignee
Акционерное Общество "НПО "Орион" (АО "НПЦ "Орион")
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Акционерное Общество "НПО "Орион" (АО "НПЦ "Орион") filed Critical Акционерное Общество "НПО "Орион" (АО "НПЦ "Орион")
Priority to RU2014121184/28A priority Critical patent/RU2560967C1/ru
Application granted granted Critical
Publication of RU2560967C1 publication Critical patent/RU2560967C1/ru

Links

Images

Landscapes

  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

Изобретение относится к вопросам проектирования схемотехники и топологии интегральных схем и может быть использовано для коррекции топологии БИС, гибридных тонко- и толстопленочных микросхем, а также совмещенных ГИС. Кроме того, предложенный способ может быть использован также и для восстановления целостности металлизированных шин, создания новых межсоединений и контактных площадок для контроля тестовых структур. Задачей изобретения является снижение стоимости выполнения операции коррекции топологии при минимизации времени на ее проведение. В способе коррекции топологии БИС формирование новых связей между элементами или узлами схемы для осуществления коррекции топологии кристалла производят с помощью индиевых перемычек. Формирование индиевой перемычки между выбранными металлизированными шинами проводят механическим способом с помощью электродов с плоским основанием. 1 з.п. ф-лы, 8 ил.

Description

Изобретение относится к вопросам проектирования схемотехники и топологии интегральных схем и может быть использовано для коррекции топологии БИС.
Несмотря на применение современных методов проектирования и использование качественной технологии новые кристаллы могут быть неработоспособны или их измеренные параметры могут отличаться от ожидаемых.
Известен способ коррекции топологии, заключающийся в измерении параметров кристалла после его изготовления, обнаружении наличия дефекта, места его локализации и определения предполагаемых путей его исправления. На основе полученных результатов производится компьютерная разработка второй версии топологии БИС, проектирование нового комплекта фотошаблонов и проведение полного цикла технологических операций для изготовления партии пластин. Если результаты измерения параметров нового кристалла БИС устраивают разработчиков, проектирование топологии считается успешно законченным, при отрицательном результате необходимо опять менять проект, разрабатывать третью версию топологии и/или схемы, заново создавая комплект фотошаблонов и повторять весь технологический цикл. И так может происходить несколько раз, так как ошибки, допущенные при проектировании принципиальной схемы и топологии данным способом, обнаруживаются только после изготовления БИС [Rapid prototyping of submicron ICs using FIB. David Perrin, Wayland Seifert. Solid State Technology, October, 1994].
Очевидно, что недостатком рассмотренного способа коррекции является непредсказуемо длительное время, необходимое для разработки и изготовления работоспособных БИС.
Наиболее близким к предлагаемому является способ коррекции, в котором после нахождении причины возникновения дефекта, места его локализации и определения предполагаемых путей его исправления производится механическое изменение схемы кристалла БИС в режиме реального времени, когда оперативно исключаются прежние (дефектные) и создаются новые связи между элементами или узлами схемы. Новые связи между выбранными точками схемы формируются с помощью временно создаваемых проводящих перемычек с последующим измерением параметров модифицированной схемы кристалла. Перемычки создаются на поверхности кристалла с использованием технологии “Фокусированных ионных пучков” (FIB), например, на установке Quanta 3D или ей подобной [FIB/FE SEM System Tracks Down Killer Defects. Eugene Delenia, Bryan Tracy, Homi Fatemi. EE-Evaluation Engineering, October, 1995], [Электронно-зондовые методы наведенного тока и потенциального контраста в анализе отказов специализированных интегральных схем считывания и обработки сигналов матричных ИК фотоприемников. Акимов В.М., Дремова Н.Н., Якунин С.Н. Прикладная физика, 2008, №2, 94-99].
Применение тонкой ионно-лучевой технологии FIB для реконструкции элементов БИС позволяет реализовать такие технологические операции, как травление материалов, осаждение диэлектриков и нанесение проводящих элементов (Pt, W) в локальной области кристалла.
Исправление топологии кристалла продолжается до тех пор, пока не будет получена схема, в которой будет устранен обнаруженный дефект. При положительном результате выполненной работы производится проектирование новой топологии.
Указанный способ коррекции топологии имеет существенный недостаток, связанный с высокой стоимостью установок, использующих технологию FIB, и необходимостью наличия высококвалифицированных специалистов. В связи с этим этот способ не нашел широкого применения.
Задачей изобретения является снижение стоимости выполнения операции коррекции топологии при минимизации времени на ее проведение.
Технический результат - снижение стоимости коррекции топологии - достигается тем, что способ коррекции топологии БИС включает измерение параметров схемы кристалла после его изготовления, исследование причины отклонения измеренных параметров от ожидаемых, обнаружение места расположения дефекта, исключение дефектной связи между элементами схемы, формирование новой связи в схеме взамен дефектной при помощи временно создаваемой проводящей перемычки, причем проводящую перемычку создают с помощью индиевого слоя путем прижатия этого слоя к металлизированной шине для возникновения холодной сварки слоя индия и материала шины.
Сущность предлагаемого изобретения состоит в следующем:
- по результатам исследования изготовленного кристалла намечают путь исправления дефекта;
- устраняют намеченную к удалению дефектную связь между элементами схемы;
- определяют необходимое место расположения индиевой перемычки взамен дефектной;
- производят снятие диэлектрика с металлической шины на месте будущего контакта перемычки с металлом любым известным методом;
- наносят пленку индия на окна к металлизированным шинам и трассу будущего расположения перемычки иглой (зондом) зондовой установки;
- проводят предварительное формирование индиевой перемычки; при этом пленку индия прижимают иглой с плоским основанием в окнах к металлическим шинам и к поверхности кристалла вдоль трассы расположения перемычки;
- формируют окончательный рисунок индиевой перемычки как по ширине, так и по высоте;
- производят электрическую формовку полученного контакта путем пропускания через него электрического тока во время деформации индия и после создания контакта для снижения контактного сопротивления металл-индий-металл;
- проводят измерение параметров измененной схемы кристалла, при отрицательном результате цикл операций по исправлению дефекта повторяется, при положительном - проводится проектирование второй версии топологии.
При применении рассмотренного способа коррекции топологии БИС не требуется использования сложного технологического оборудования, достаточно иметь в наличии аналитическую зондовую установку, набор игл (зондов) и небольшой объем расходного материала - металлического индия. Работу по исправлению топологии выполняет один сотрудник - специалист по электрозондовым измерениям. Обычно коррекция одного элемента топологии занимает несколько минут.
Последовательность технологических операций для создания индиевых перемычек по предлагаемому способу иллюстрируется на фиг. 1-8, где:
1 - кристалл БИС,
2 - шины металлизации,
3 - слой защитного диэлектрика,
4 - пленка индия,
5 - электрод для прижима индия,
6 - перемычка из индия,
7 - электроды для электрической формовки контакта.
Создание индиевых перемычек осуществляется в следующей последовательности:
- определяют место расположения индиевой перемычки (фиг. 1а - вид сверху на кристалл и фиг. 1б - поперечное сечение кристалла в месте создания индиевой перемычки);
- удаляют диэлектрик с металлической шины на месте будущего контакта перемычки с металлом любым известным методом (фиг. 2);
- наносят пленку пластичного металла индия на окна к металлизированным шинам иглой зондовой установки (фиг. 3);
- формируют электрический контакт индиевой перемычки к металлизированным шинам; для этого пленку индия прижимают к металлу шин иглой с плоским основанием, производя этим холодную сварку между контактируемыми металлами (фиг. 4);
- создают окончательный рисунок индиевой перемычки как по ширине, так и по высоте (фиг. 5 - вид сверху на кристалл);
- производят электрическую формовку полученного контакта путем пропускания через него электрического тока для снижения контактного сопротивления металл - индий - металл (фиг. 6 и 7);
- проводят электрический контроль сопротивления индиевой перемычки (фиг.8).
Использование индия для оперативного изменения схемы кристалла определяется его свойствами. Индий самый пластичный металл в широком диапазоне температур - от комнатной до гелиевых температур. Его твердость по шкале Мооса чуть больше 1 (мягче только тальк). Индий в 20 раз мягче чистого золота, а его сопротивление растяжению в 6 раз меньше, чем у свинца. На воздухе при комнатной температуре устойчив, при нагревании - окисляется.
Температура плавления индия составляет 156,78°C, именно она в основном и определяет токовый предел использования индиевой перемычки. По основным эксплуатационным параметрам индий близок к металлам шин, что позволяет создавать надежный электрический, механический и тепловой контакт индий-металл в широком температурном диапазоне.
Так, например, контакт индий - металл широко используется при создании индиевых микроконтактов для проведения гибридизации кристаллов методом «перевернутого кристалла» при создании фотоприемных устройств ИК-диапазона [Методы создания системы металлизации с индиевыми микроконтактами для кремниевых матричных МОП-мультиплексоров. Акимов В.М., Васильева Л.А., Коган Н.Б., Климанов Е.А., Курбет И.Ю., Лисейкин В.П., Микертумянц А.Р., Седнев М.В., Серегина Н.Н., Щукин С.В. Прикладная физика, №1, 2008, с. 71-74].
Проведен комплекс испытаний индиевых перемычек, изготовленных предлагаемым способом, включая механические нагрузки, многократное термоциклирование и контроль временной стабильности.
Электрическое сопротивление контакта металлизированный проводник - слой индия составляет обычно единицы - десятки Ом в зависимости от площади контакта. Индиевая перемычка пропускает ток в нескольких сот миллиампер, что вполне достаточно для большинства случаев. В качестве проводящего материала для контакта со слоем индия успешно использовались металлы: алюминий, молибден, ванадий и полупроводниковые материалы: поликремний и легированный кремний. Данный метод применим для коррекции топологии БИС, гибридных тонко- и толстопленочных микросхем, а также совмещенных ГИС.
Способ может быть использован также для устранения обрывов металлизированных шин и создания проводников и контактных площадок для измерения тестовых структур.

Claims (2)

1. Способ коррекции топологии БИС, включающий измерение параметров схемы кристалла после его изготовления, исследование причины отклонения измеренных параметров от ожидаемых, обнаружение места расположения дефекта, исключение дефектной связи между элементами схемы, формирование взамен дефектной новой связи в схеме при помощи временно создаваемой проводящей перемычки, отличающийся тем, что с целью снижения затрат на проведение коррекции топологии, проводящую перемычку создают с помощью индиевого слоя путем прижатия этого слоя к металлизированной шине для возникновения холодной сварки слоя индия и материала шины.
2. Способ по п. 1, отличающийся тем, что через шины металлизации и проводящую перемычку пропускают электрический ток.
RU2014121184/28A 2014-05-26 2014-05-26 Способ коррекции топологии бис RU2560967C1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
RU2014121184/28A RU2560967C1 (ru) 2014-05-26 2014-05-26 Способ коррекции топологии бис

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
RU2014121184/28A RU2560967C1 (ru) 2014-05-26 2014-05-26 Способ коррекции топологии бис

Publications (1)

Publication Number Publication Date
RU2560967C1 true RU2560967C1 (ru) 2015-08-20

Family

ID=53880900

Family Applications (1)

Application Number Title Priority Date Filing Date
RU2014121184/28A RU2560967C1 (ru) 2014-05-26 2014-05-26 Способ коррекции топологии бис

Country Status (1)

Country Link
RU (1) RU2560967C1 (ru)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SU1226363A1 (ru) * 1983-06-06 1986-04-23 Московский Ордена Ленина И Ордена Октябрьской Революции Энергетический Институт Способ технологического контрол параметров элементов МДП-БИС
RU2009518C1 (ru) * 1991-07-02 1994-03-15 Научно-производственное объединение автоматики Способ контроля контактирования кмоп-бис и устройство для его осуществления
US5331274A (en) * 1992-03-02 1994-07-19 At&T Bell Laboratories Method and apparatus for testing edge connector inputs and outputs for circuit boards employing boundary scan
US5416409A (en) * 1992-03-23 1995-05-16 Ministor Peripherals International Limited Apparatus and method for testing circuit board interconnect integrity
SU1797414A1 (ru) * 1990-11-13 1996-04-27 Научно-исследовательский институт "Пульсар" Способ контроля качества проработки элементов топологии
RU2077752C1 (ru) * 1992-12-24 1997-04-20 Предприятие перспективных исследований "Научный центр" Способ определения правильности проектирования топологии интегральных схем
RU2415493C1 (ru) * 2010-02-05 2011-03-27 Российская Федерация, От Имени Которой Выступает Министерство Промышленности И Торговли Российской Федерации Способ обнаружения скрытых дефектов матричного или линейного кремниевого моп мультиплексора

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SU1226363A1 (ru) * 1983-06-06 1986-04-23 Московский Ордена Ленина И Ордена Октябрьской Революции Энергетический Институт Способ технологического контрол параметров элементов МДП-БИС
SU1797414A1 (ru) * 1990-11-13 1996-04-27 Научно-исследовательский институт "Пульсар" Способ контроля качества проработки элементов топологии
RU2009518C1 (ru) * 1991-07-02 1994-03-15 Научно-производственное объединение автоматики Способ контроля контактирования кмоп-бис и устройство для его осуществления
US5331274A (en) * 1992-03-02 1994-07-19 At&T Bell Laboratories Method and apparatus for testing edge connector inputs and outputs for circuit boards employing boundary scan
US5416409A (en) * 1992-03-23 1995-05-16 Ministor Peripherals International Limited Apparatus and method for testing circuit board interconnect integrity
RU2077752C1 (ru) * 1992-12-24 1997-04-20 Предприятие перспективных исследований "Научный центр" Способ определения правильности проектирования топологии интегральных схем
RU2415493C1 (ru) * 2010-02-05 2011-03-27 Российская Федерация, От Имени Которой Выступает Министерство Промышленности И Торговли Российской Федерации Способ обнаружения скрытых дефектов матричного или линейного кремниевого моп мультиплексора

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Акимов В.М. и др. Электронно-зондовые методы наведенного тока и потенциального контраста в анализе отказов специализированных интегральных схем считывания и обработки сигналов матричных ИК фотоприемников. Прикладная физика. 2008, N2, стр.94-99. *

Similar Documents

Publication Publication Date Title
US7888961B1 (en) Apparatus and method for electrical detection and localization of shorts in metal interconnect lines
US11669957B2 (en) Semiconductor wafer measurement method and system
CN104425302B (zh) 半导体器件的缺陷检测方法和装置
TW201715626A (zh) 測試線結構
RU2560967C1 (ru) Способ коррекции топологии бис
Ozhikenov et al. Development of technologies, methods and devices of the functional diagnostics of microelectronic sensors parts and components
US8106476B2 (en) Semiconductor die with fuse window and a monitoring window over a structure which indicates fuse integrity
JP3853260B2 (ja) 評価用素子を含む半導体装置及び該評価用素子を用いた故障解析方法
JP4844101B2 (ja) 半導体装置の評価方法および半導体装置の製造方法
Schindler-Saefkow et al. Stress impact of moisture diffusion measured with the stress chip
CN103545293B (zh) 多晶硅电迁移测试结构及测试方法
US7376920B2 (en) Method to monitor critical dimension of IC interconnect
JP2008078572A (ja) 半導体装置および半導体装置の製造方法
JP2008141111A (ja) 半導体装置及び半導体装置のチップクラック検査方法
Moser et al. A measurement structure for in-situ electrical monitoring of cyclic delamination
JP2010003832A (ja) 半導体装置及びその評価方法
JP3741086B2 (ja) 絶縁分離型半導体装置のための評価用半導体基板及び絶縁不良評価方法
CN105448756B (zh) 用于并行测试***的栅氧化层完整性的测试结构
TWI242828B (en) Inspection method for an semiconductor device
CN102347255B (zh) 一种薄膜晶体管的对位检测方法
Yeoh et al. Finding Invisible Cracks via Nano-Probing
JP4877465B2 (ja) 半導体装置、半導体装置の検査方法、半導体ウェハ
TW563220B (en) Method for picking defected dielectric in semiconductor device
JP2007033212A (ja) センサデバイス構造体の検査方法
KR100934793B1 (ko) 반도체 소자 테스트 방법 및 그 장치, 적정 스트레스 전압검출 방법