CN108152720A - 测试非边界扫描芯片及其周边线路的***及其方法 - Google Patents

测试非边界扫描芯片及其周边线路的***及其方法 Download PDF

Info

Publication number
CN108152720A
CN108152720A CN201611108865.5A CN201611108865A CN108152720A CN 108152720 A CN108152720 A CN 108152720A CN 201611108865 A CN201611108865 A CN 201611108865A CN 108152720 A CN108152720 A CN 108152720A
Authority
CN
China
Prior art keywords
data
boundary
chip
pin
scanning chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
CN201611108865.5A
Other languages
English (en)
Inventor
穆常青
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Inventec Pudong Technology Corp
Inventec Corp
Original Assignee
Inventec Pudong Technology Corp
Inventec Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Inventec Pudong Technology Corp, Inventec Corp filed Critical Inventec Pudong Technology Corp
Priority to CN201611108865.5A priority Critical patent/CN108152720A/zh
Publication of CN108152720A publication Critical patent/CN108152720A/zh
Withdrawn legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G01R31/318544—Scanning methods, algorithms and patterns
    • G01R31/31855—Interconnection testing, e.g. crosstalk, shortcircuits
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G01R31/318583—Design for test
    • G01R31/318586—Design for test with partial scan or non-scannable parts

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

本发明公开一种基于边界扫描测试非边界扫描芯片及其周边线路的***及其方法，通过边界扫描芯片模拟非边界扫描芯片的工作时序以驱动非边界扫描芯片，边界扫描芯片判断非边界扫描芯片的输出数据是否与预设数据相符，藉此可以达成基于边界扫描测试非边界扫描芯片及其周边线路的技术功效。

Description

测试非边界扫描芯片及其周边线路的***及其方法
技术领域
本发明涉及一种测试***及其方法，尤其是指一种基于边界扫描测试非边界扫描芯片及其周边线路的***及其方法。
背景技术
现有对于边界扫描芯片彼此之间的测试是通过边界扫描技术来进行，然而当边界扫描芯片之间的连接中有非边界扫描芯片时，边界扫描芯片与非边界扫描芯片彼此之间的连接则无法通过边界扫描技术来进行。
综上所述，可知现有技术中长期以来一直存在现有技术无法通过边界扫描对非边界扫描芯片进行测试的问题，因此有必要提出改进的技术手段，来解决此一问题。
发明内容
有鉴于现有技术存在现有技术无法通过边界扫描对非边界扫描芯片进行测试的问题，本发明遂揭露一种基于边界扫描测试非边界扫描芯片及其周边线路的***及其方法，其中：
本发明所揭露的基于边界扫描测试非边界扫描芯片及其周边线路的***，其包含：至少一非边界扫描(Boundary Scan)芯片以及至少一边界扫描芯片。
其中，非边界扫描芯片包含至少一芯片驱动引脚、至少一第一数据输出引脚以及至少一第一数据输入引脚。
边界扫描芯片更包含至少一控制引脚、至少一第二数据输出引脚以及至少一第二数据输入引脚；控制引脚与芯片驱动引脚电性连接，并通过边界扫描技术设置芯片驱动引脚；第二数据输出引脚与第一数据输入引脚电性连接，通过边界扫描技术设置第一数据输入引脚的输入数据；第二数据输入引脚与第一数据输出引脚电性连接，用以读取第一数据输出引脚的输出数据。
其中，控制引脚通过边界扫描技术设置芯片驱动引脚、第二数据输出引脚通过边界扫描技术设置第一数据输入引脚的输入数据以及第二数据输入引脚读取第一数据输出引脚的输出数据以模拟非边界扫描芯片的工作时序，边界扫描芯片判断第一数据输出引脚的输出数据是否与预设数据相符：
当第一数据输出引脚的输出数据与预设数据相符时，则非边界扫描芯片通过测试为正常工作状态且非边界扫描芯片与边界扫描芯片引脚之间连接状态为正常；
当第一数据输出引脚的输出数据与预设数据不相符时，则非边界扫描芯片未通过测试即为非正常工作状态或是非边界扫描芯片与边界扫描芯片引脚之间连接状态为异常。
本发明所揭露的基于边界扫描测试非边界扫描芯片及其周边线路的方法，其包含下列步骤：
首先，提供至少一非边界扫描(Boundary Scan)芯片，非边界扫描芯片包含至少一芯片驱动引脚、至少一第一数据输出引脚以及至少一第一数据输入引脚；接着，提供至少一边界扫描芯片，包含至少一控制引脚、至少一第二数据输出引脚以及至少一第二数据输入引脚；接着，控制引脚与芯片驱动引脚电性连接，并通过边界扫描技术设置芯片驱动引脚；接着，第二数据输出引脚与第一数据输入引脚电性连接，通过边界扫描技术提设置第一数据输入引脚的输入数据；接着，第二数据输入引脚与第一数据输出引脚电性连接，用以读取第一数据输出引脚的输出数据；接着，边界扫描芯片判断第一数据输出引脚的输出数据是否与预设数据相符；接着，当第一数据输出引脚的输出数据与预设数据相符时，则非边界扫描芯片通过测试为正常工作状态且非边界扫描芯片与边界扫描芯片引脚之间连接状态为正常；最后，当第一数据输出引脚的输出数据与预设数据不相符时，则非边界扫描芯片未通过测试即为非正常工作状态或是非边界扫描芯片与边界扫描芯片引脚之间连接为异常；其中，控制引脚通过边界扫描技术设置芯片驱动引脚、第二数据输出引脚通过边界扫描技术设置第一数据输入引脚的输入数据以及第二数据输入引脚读取第一数据输出引脚的输出数据以模拟所述非边界扫描芯片的工作时序。
本发明所揭露的***及方法如上，与现有技术之间的差异在于通过边界扫描芯片模拟非边界扫描芯片的工作时序以驱动非边界扫描芯片，边界扫描芯片判断非边界扫描芯片的输出数据与预设数据相符时，非边界扫描芯片通过测试为正常工作状态且非边界扫描芯片与边界扫描芯片引脚之间连接状态为正常；边界扫描芯片判断非边界扫描芯片的输出数据与预设数据不相符时，非边界扫描芯片通过测试为异常工作状态且非边界扫描芯片与边界扫描芯片引脚之间连接状态为异常。
通过上述的技术手段，本发明可以达成基于边界扫描测试非边界扫描芯片及其周边线路的技术功效。
附图说明
图1绘示为本发明基于边界扫描测试非边界扫描芯片及其周边线路的***方块图。
图2绘示为本发明基于边界扫描测试非边界扫描芯片及其周边线路的方法流程图。
图3绘示为本发明基于边界扫描测试非边界扫描芯片及其周边线路第一实施例的测试架构示意图。
图4绘示为本发明基于边界扫描测试非边界扫描芯片及其周边线路第二实施例的测试架构示意图。
【符号说明】
10 非边界扫描芯片
101 第一非边界扫描芯片
102 第二非边界扫描芯片
103 第三非边界扫描芯片
11 芯片驱动引脚
12 第一数据输出引脚
13 第一数据输入引脚
20 边界扫描芯片
201 第一边界扫描芯片
202 第二边界扫描芯片
21 控制引脚
22 第二数据输出引脚
23 第二数据输入引脚
CLK 第一芯片驱动引脚
N1 第一控制引脚
N2 第二控制引脚
N3 第二数据输入引脚
M1 第二数据输出引脚
M2 第二数据输出引脚
M3 第二数据输出引脚
M4 第二数据输出引脚
SHFTLD 第二芯片驱动引脚
DATA_Q 第一数据输出引脚
G 第一数据输入引脚
H 第一数据输入引脚
W 第一数据输入引脚
X 第一数据输入引脚
Y 第一数据输入引脚
Z 第一数据输入引脚
具体实施方式
以下将配合图式及实施例来详细说明本发明的实施方式，藉此对本发明如何应用技术手段来解决技术问题并达成技术功效的实现过程能充分理解并据以实施。
以下首先要说明本发明所揭露的基于边界扫描测试非边界扫描芯片及其周边线路的***，并请参考「图1」所示，「图1」绘示为本发明基于边界扫描测试非边界扫描芯片及其周边线路的***方块图。
本发明所揭露的基于边界扫描测试非边界扫描芯片及其周边线路的***，其包含：至少一非边界扫描芯片10以及至少一边界扫描芯片20。
非边界扫描(Boundary Scan)芯片10即为不符合联合测试工作组(JointTestAction Group，JTAG)规范的芯片，亦即不支持边界扫描技术的芯片，例如：移位寄存器(shift register)、逻辑门…等，在此仅为举例说明，并不以此局限本发明的应用范畴。
非边界扫描芯片10包含至少一芯片驱动引脚11、至少一第一数据输出引脚12以及至少一第一数据输入引脚13，非边界扫描芯片10的芯片驱动引脚11例如是：时钟(clock，CLK)引脚、移位(SHFTLD)引脚…等，在此仅为举例说明，并不以此局限本发明的应用范畴，对应不同的芯片，驱动芯片的芯片驱动引脚11可能相同、可能不相同、或是可能部分相同而部分不相同。
非边界扫描芯片10的第一数据输出引脚12即为一般数据输入引脚以及第一数据输入引脚13即为一般数据输出引脚。
边界扫描芯片20即为符合联合测试工作群组规范的芯片，亦即支持边界扫描技术的芯片，边界扫描芯片20的包含至少一控制引脚21、至少一第二数据输出引脚22以及至少一第二数据输入引脚23，边界扫描芯片20的控制引脚21、第二数据输出引脚22以及第二数据输入引脚23皆可使用边界扫描技术。
边界扫描芯片20的控制引脚21与非边界扫描芯片10的芯片驱动引脚11电性连接，边界扫描芯片20的控制引脚21通过边界扫描技术设置非边界扫描芯片10的芯片驱动引脚11。
边界扫描芯片20的第二数据输出引脚22与非边界扫描芯片10的第一数据输入引脚13电性连接，边界扫描芯片20的第二数据输出引脚22通过边界扫描技术设置非边界扫描芯片10的第一数据输入引脚13的输入数据。
边界扫描芯片20的第二数据输入引脚23与非边界扫描芯片10的第一数据输出引脚12电性连接，边界扫描芯片20的第二数据输入引脚23用以读取非边界扫描芯片10的第一数据输出引脚12的输出数据。
上述边界扫描芯片20的控制引脚21通过边界扫描技术设置非边界扫描芯片10的芯片驱动引脚11、边界扫描芯片20的第二数据输出引脚22通过边界扫描技术设置非边界扫描芯片10的第一数据输入引脚13的输入数据以及边界扫描芯片20的第二数据输入引脚23读取非边界扫描芯片10的第一数据输出引脚12的输出数据以模拟非边界扫描芯片10的工作时序。
接着，边界扫描芯片20会进一步判断非边界扫描芯片10的第一数据输出引脚12的输出数据是否与预设数据相符。
当边界扫描芯片20判断出非边界扫描芯片10的第一数据输出引脚12的输出数据与预设数据相符时，则非边界扫描芯片10通过测试为正常工作状态且非边界扫描芯片10与边界扫描芯片20引脚之间连接状态为正常。
当边界扫描芯片20判断出非边界扫描芯片10的第一数据输出引脚12的输出数据与预设数据不相符时，则非边界扫描芯片10未通过测试即为非正常工作状态或是非边界扫描芯片10与边界扫描芯片20引脚之间连接状态为异常。
值得注意的是，非边界扫描芯片10以及边界扫描芯片20可以设置于相同的电路板上，非边界扫描芯片10以及边界扫描芯片20可以设置于不相同的电路板上，或是非边界扫描芯片10以及边界扫描芯片20部分可以设置于相同的电路板上，非边界扫描芯片10以及边界扫描芯片20部分可以设置于不相同的电路板上，在此仅为举例说明，并不以此局限本发明的应用范畴。
接着，以下将以第一个实施例来说明本发明第一实施态样的运作***与方法，并请同时参考「图1」以及「图2」所示，「图2」绘示为本发明基于边界扫描测试非边界扫描芯片及其周边线路的方法流程图。
请参考「图3」所示，「图3」绘示为本发明基于边界扫描测试非边界扫描芯片及其周边线路第一实施例的测试架构示意图。
在「图3」中是以非边界扫描芯片10(8bit移位寄存器)设置于第一电路板、第一边界扫描芯片201设置于第二电路板以及第二边界扫描芯片202设置于第三电路板作为举例说明，本发明并不以此为限制，第一边界扫描芯片201包含有第一控制引脚N1、第二控制引脚N2以及第二数据输入引脚N3(步骤102)，第二边界扫描芯片202包含有第二数据输出引脚M1以及第二数据输出引脚M2(步骤102)，非边界扫描芯片10包含有第一芯片驱动引脚CLK、第二芯片驱动引脚SHFTLD、第一数据输出引脚DATA_Q、第一数据输入引脚G以及第一数据输入引脚H(步骤101)。
第一边界扫描芯片201的第一控制引脚N1与非边界扫描芯片10的第一芯片驱动引脚CLK电性连接(步骤103)，第一边界扫描芯片201的第二控制引脚N2与非边界扫描芯片10的第二芯片驱动引脚SHFTLD电性连接(步骤103)。
第一边界扫描芯片201的第二数据输入引脚N3与非边界扫描芯片10的第一数据输出引脚DATA_Q电性连接(步骤105)，第二边界扫描芯片202的第二数据输出引脚M1与非边界扫描芯片10的第一数据输入引脚G电性连接(步骤104)，第二边界扫描芯片202的第二数据输出引脚M2与非边界扫描芯片10的第一数据输入引脚H电性连接(步骤104)。
通过边界扫描技术控制第一边界扫描芯片201的第一控制引脚N1以及第二控制引脚N2设置非边界扫描芯片10的第一芯片驱动引脚CLK以及第二芯片驱动引脚SHFTLD(步骤103)；通过边界扫描技术控制第二边界扫描芯片202的第二数据输出引脚M1以及第二数据输出引脚M2设置非边界扫描芯片10的第一数据输入引脚G以及非边界扫描芯片10的第一数据输入引脚H的输入数据(步骤104)，并由第一边界扫描芯片201的第二数据输入引脚N3读取非边界扫描芯片10的第一数据输出引脚DATA_Q的输出数据(步骤105)，以模拟非边界扫描芯片10的工作时序。
在第一阶段的测试中，通过边界扫描技术控制第一边界扫描芯片201的第二控制引脚N2的边界值设为“1”，再通过边界扫描技术控制第二边界扫描芯片202的第二数据输出引脚M1以及第二数据输出引脚M2的边界值设为“0”，再通过边界扫描技术控制第一边界扫描芯片201的第二控制引脚N2的边界值设为“0”，即是在非边界扫描芯片10的第二芯片驱动引脚SHFTLD由“1”设为“0”，此时非边界扫描芯片10会同时读取每一个第一数据输入引脚，再通过边界扫描技术控制第一边界扫描芯片201的第二控制引脚N2的边界值设为“1”，以进行第一数据输出引脚的输出数据是否与预设数据相符的判断(步骤106)。
通过边界扫描技术读取第一边界扫描芯片201的第二数据输入引脚N3的边界值(此时即为读取第二边界扫描芯片202的第二数据输出引脚M2的边界值)，假设第一边界扫描芯片201的第二数据输入引脚N3的边界值为“0”时，则非边界扫描芯片10通过第一阶段测试(步骤107)；假设第一边界扫描芯片201的第二数据输入引脚N3的边界值不为“0”时，则非边界扫描芯片10未通过第一阶段测试(步骤108)。
接着，通过边界扫描技术控制第一边界扫描芯片201的第一控制引脚N1的边界值先设为“0”再设为“1”，即是在非边界扫描芯片10的第一芯片驱动引脚CLK先设为“0”再设为“1”。
通过边界扫描技术读取第一边界扫描芯片201的第二数据输入引脚N3的边界值(此时即为读取第二边界扫描芯片202的第二数据输出引脚M1的边界值)，假设第一边界扫描芯片201的第二数据输入引脚N3的边界值为“0”时，则非边界扫描芯片10通过第一阶段测试(步骤107)；假设第一边界扫描芯片201的第二数据输入引脚N3的边界值不为“0”时，则非边界扫描芯片10未能通过第一阶段测试(步骤108)。
在第二阶段的测试中，通过边界扫描技术控制第一边界扫描芯片201的第二控制引脚N2的边界值设为“1”，再通过边界扫描技术控制第二边界扫描芯片202的第二数据输出引脚M1以及第二数据输出引脚M2的边界值设为“1”，再通过边界扫描技术控制第一边界扫描芯片201的第二控制引脚N2的边界值设为“0”，即是在非边界扫描芯片10的第二芯片驱动引脚SHFTLD由“1”设为“0”，此时非边界扫描芯片10会同时读取每一个第一数据输入引脚，再通过边界扫描技术控制第一边界扫描芯片201的第二控制引脚N2的边界值设为“1”。
通过边界扫描技术读取第一边界扫描芯片201的第二数据输入引脚N3的边界值(此时即为读取第二边界扫描芯片202的第二数据输出引脚M2的边界值)，假设第一边界扫描芯片201的第二数据输入引脚N3的边界值为“1”时，则非边界扫描芯片10通过第二阶段测试(步骤107)；假设第一边界扫描芯片201的第二数据输入引脚N3的边界值不为“1”时，则非边界扫描芯片10未通过第二阶段测试(步骤108)。
接着，通过边界扫描技术控制第一边界扫描芯片201的第一控制引脚N1的边界值先设为“0”再设为“1”，即是在非边界扫描芯片10的第一芯片驱动引脚CLK先设为“0”再设为“1”。
通过边界扫描技术读取第一边界扫描芯片201的第二数据输入引脚N3的边界值(此时即为读取第二边界扫描芯片202的第二数据输出引脚M1的边界值)，假设第一边界扫描芯片201的第二数据输入引脚N3的边界值为“1”时，则非边界扫描芯片10通过第二阶段测试(步骤107)；假设第一边界扫描芯片201的第二数据输入引脚N3的边界值不为“1”时，则非边界扫描芯片10未通过第二阶段测试(步骤108)。
当第一阶段以及第二阶段的测试都结束后，第一边界扫描芯片201的第二数据输入引脚N3的边界值皆与第二边界扫描芯片202的第二数据输出引脚M1的边界值以及第二边界扫描芯片202的第二数据输出引脚M1的边界值相同时，则非边界扫描芯片10为正常工作状态且非边界扫描芯片10与边界扫描芯片20引脚之间连接状态为正常(步骤107)；第一边界扫描芯片201的第二数据输入引脚N3的边界值与第二边界扫描芯片202的第二数据输出引脚M1的边界值以及第二边界扫描芯片202的第二数据输出引脚M1的边界值有不相同的情况时，则非边界扫描芯片10为异常工作状态或是非边界扫描芯片10与第一边界扫描芯片201或是第二边界扫描芯片202引脚之间连接状态为异常(步骤108)。
请参考「图4」所示，「图4」绘示为本发明基于边界扫描测试非边界扫描芯片及其周边线路第二实施例的测试架构示意图。
在「图4」中是以第一非边界扫描芯片101(移位寄存器)、第二非边界扫描芯片102(逻辑门AND)、第三非边界扫描芯片103(逻辑门OR)设置于第一电路板、第一边界扫描芯片201设置于第二电路板以及第二边界扫描芯片202设置于第三电路板作为举例说明，本发明并不以此为限制，第一非边界扫描芯片101包含有第一芯片驱动引脚CLK、第二芯片驱动引脚SHFTLD、第一数据输出引脚DATA_Q、第一数据输入引脚G以及第一数据输入引脚H(步骤101)，第二非边界扫描芯片102包含有第一数据输入引脚W以及第一数据输入引脚X(步骤101)，第三非边界扫描芯片103包含有第一数据输入引脚Y以及第一数据输入引脚Z(步骤101)，第一边界扫描芯片201包含有第一控制引脚N1、第二控制引脚N2以及第二数据输入引脚N3(步骤102)，第二边界扫描芯片202包含有第二数据输出引脚M1、第二数据输出引脚M2、第二数据输出引脚M3以及第二数据输出引脚M4(步骤102)。
第一边界扫描芯片201的第一控制引脚N1与第一非边界扫描芯片101的第一芯片驱动引脚CLK引脚电性连接(步骤103)，第一边界扫描芯片201的第二控制引脚N2与第一非边界扫描芯片101的第二芯片驱动引脚SHFTLD电性连接(步骤103)。
第一边界扫描芯片201的第二数据输入引脚N3与第一非边界扫描芯片101的第一数据输出引脚DATA_Q电性连接(步骤105)，第二边界扫描芯片202的第二数据输出引脚M1与第二非边界扫描芯片102的第一数据输入引脚W电性连接(步骤104)，第二边界扫描芯片202的第二数据输出引脚M2与第二非边界扫描芯片102的第一数据输入引脚X电性连接(步骤104)，第二边界扫描芯片202的第二数据输出引脚M3与第三非边界扫描芯片103的第一数据输入引脚Y电性连接(步骤104)，第二边界扫描芯片202的第二数据输出引脚M4与第三非边界扫描芯片103的第一数据输入引脚Z电性连接(步骤104)。
测试的过程(即步骤103至步骤106)可以参考第一实施例的说明，而第二实施例与第一实施例的差别在于需要进行八个阶段的测试：
第一阶段以及第二阶段的测试是通过边界扫描技术控制第二边界扫描芯片202的第二数据输出引脚M1的边界值设为“0”、第二数据输出引脚M2的边界值设为“0”、第二数据输出引脚M3的边界值设为“0”以及第二数据输出引脚M4的边界值设为“0”。
通过边界扫描技术读取第一边界扫描芯片201的第二数据输入引脚N3的边界值(第一阶段即为读取第二边界扫描芯片202的第二数据输出引脚M3以及第二数据输出引脚M4边界值的逻辑运算结果，第二阶段即为读取第二边界扫描芯片202的第二数据输出引脚M1以及第二数据输出引脚M2边界值的逻辑运算结果)。
第三阶段以及第四阶段的测试是通过边界扫描技术控制第二边界扫描芯片202的第二数据输出引脚M1的边界值设为“0”、第二数据输出引脚M2的边界值设为“1”、第二数据输出引脚M3的边界值设为“0”以及第二数据输出引脚M4的边界值设为“1”。
通过边界扫描技术读取第一边界扫描芯片201的第二数据输入引脚N3的边界值(第三阶段即为读取第二边界扫描芯片202的第二数据输出引脚M3以及第二数据输出引脚M4边界值的逻辑运算结果，第四阶段即为读取第二边界扫描芯片202的第二数据输出引脚M1以及第二数据输出引脚M2边界值的逻辑运算结果)。
第五阶段以及第六阶段的测试是通过边界扫描技术控制第二边界扫描芯片202的第二数据输出引脚M1的边界值设为“1”、第二数据输出引脚M2的边界值设为“0”、第二数据输出引脚M3的边界值设为“1”以及第二数据输出引脚M4的边界值设为“0”。
通过边界扫描技术读取第一边界扫描芯片201的第二数据输入引脚N3的边界值(第五阶段即为读取第二边界扫描芯片202的第二数据输出引脚M3以及第二数据输出引脚M4边界值的逻辑运算结果，第六阶段即为读取第二边界扫描芯片202的第二数据输出引脚M1以及第二数据输出引脚M2边界值的逻辑运算结果)。
第七阶段以及第八阶段的测试是通过边界扫描技术控制第二边界扫描芯片202的第二数据输出引脚M1的边界值设为“1”、第二数据输出引脚M2的边界值设为“1”、第二数据输出引脚M3的边界值设为“1”以及第二数据输出引脚M4的边界值设为“1”。
通过边界扫描技术读取第一边界扫描芯片201的第二数据输入引脚N3的边界值(第七阶段即为读取第二边界扫描芯片202的第二数据输出引脚M3以及第二数据输出引脚M4边界值的逻辑运算结果，第八阶段即为读取第二边界扫描芯片202的第二数据输出引脚M1以及第二数据输出引脚M2边界值的逻辑运算结果)。
当第一阶段至第八阶段的测试都结束后，第一边界扫描芯片201的第二数据输入引脚N3的边界值与第二边界扫描芯片202的第二数据输出引脚M3以及第二数据输出引脚M4边界值的逻辑运算结果以及第二边界扫描芯片202的第二数据输出引脚M1以及第二数据输出引脚M2边界值的逻辑运算结果相同时，则非边界扫描芯片10为正常工作状态且非边界扫描芯片10与边界扫描芯片20引脚之间连接状态为正常(步骤107)；第一边界扫描芯片201的第二数据输入引脚N3的边界值与第二边界扫描芯片202的第二数据输出引脚M3以及第二数据输出引脚M4边界值的逻辑运算结果以及第二边界扫描芯片202的第二数据输出引脚M1以及第二数据输出引脚M2边界值的逻辑运算结果有不相同的情况时，则非边界扫描芯片10为异常工作状态或是非边界扫描芯片10与边界扫描芯片20引脚之间连接状态为异常(步骤108)。
综上所述，可知本发明与现有技术之间的差异在于通过边界扫描芯片模拟非边界扫描芯片的工作时序以驱动非边界扫描芯片，边界扫描芯片判断非边界扫描芯片的输出数据与预设数据相符时，非边界扫描芯片通过测试为正常工作状态且非边界扫描芯片与边界扫描芯片引脚之间连接状态为正常；边界扫描芯片判断非边界扫描芯片的输出数据与预设数据不相符时，非边界扫描芯片通过测试为异常工作状态且非边界扫描芯片与边界扫描芯片引脚之间连接状态为异常。
藉由此一技术手段可以来解决现有技术所存在现有技术无法通过边界扫描对非边界扫描芯片进行测试的问题，进而达成基于边界扫描测试非边界扫描芯片及其周边线路的技术功效。
虽然本发明所揭露的实施方式如上，惟所述的内容并非用以直接限定本发明的专利保护范围。任何本发明所属技术领域中的技术人员，在不脱离本发明所揭露的精神和范围的前提下，可以在实施的形式上及细节上作些许的更动。本发明的专利保护范围，仍须以所附的权利要求书所界定者为准。

Claims (8)

1.一种基于边界扫描测试非边界扫描芯片及其周边线路的***，其特征在于，包含：
至少一非边界扫描芯片，包含至少一芯片驱动引脚、至少一第一数据输出引脚以及至少一第一数据输入引脚；及
至少一边界扫描芯片，所述边界扫描芯片更包含：
至少一控制引脚，所述控制引脚与所述芯片驱动引脚电性连接，并通过边界扫描技术设置所述芯片驱动引脚；
至少一第二数据输出引脚，所述第二数据输出引脚与所述第一数据输入引脚电性连接，通过边界扫描技术设置所述第一数据输入引脚的输入数据；及
至少一第二数据输入引脚，所述第二数据输入引脚与所述第一数据输出引脚电性连接，用以读取所述第一数据输出引脚的输出数据；
其中，所述控制引脚通过边界扫描技术设置所述芯片驱动引脚、所述第二数据输出引脚通过边界扫描技术设置所述第一数据输入引脚的输入数据以及所述第二数据输入引脚读取所述第一数据输出引脚的输出数据以模拟所述非边界扫描芯片的工作时序，所述边界扫描芯片判断所述第一数据输出引脚的输出数据是否与一预设数据相符：
当所述第一数据输出引脚的输出数据与所述预设数据相符时，则所述非边界扫描芯片通过测试为正常工作状态且所述非边界扫描芯片与所述边界扫描芯片引脚之间连接状态为正常；及
当所述第一数据输出引脚的输出数据与所述预设数据不相符时，则所述非边界扫描芯片未通过测试即为非正常工作状态或是所述非边界扫描芯片与所述边界扫描芯片引脚之间连接状态为异常。
2.如权利要求1所述的基于边界扫描测试非边界扫描芯片及其周边线路的***，其特征在于，所述控制引脚与所述芯片驱动引脚电性连接，所述第二数据输出引脚与所述第一数据输入引脚电性连接，所述第二数据输入引脚与所述第一数据输出引脚电性连接可分别由不同的所述边界扫描芯片进行电性连接。
3.如权利要求1所述的基于边界扫描测试非边界扫描芯片及其周边线路的***，其特征在于，所述控制引脚与所述芯片驱动引脚电性连接，所述第二数据输出引脚与所述第一数据输入引脚电性连接，所述第二数据输入引脚与所述第一数据输出引脚电性连接可由相同的所述边界扫描芯片进行电性连接。
4.如权利要求1所述的基于边界扫描测试非边界扫描芯片及其周边线路的***，其特征在于，所述控制引脚与所述芯片驱动引脚电性连接，所述第二数据输出引脚与所述第一数据输入引脚电性连接，所述第二数据输入引脚与所述第一数据输出引脚电性连接部分可由相同的所述边界扫描芯片进行电性连接，其余的部分可分别由不相同的所述边界扫描芯片进行电性连接。
5.一种基于边界扫描测试非边界扫描芯片及其周边线路的方法，其特征在于，包含下列步骤：
提供至少一非边界扫描芯片，所述非边界扫描芯片包含至少一芯片驱动引脚、至少一第一数据输出引脚以及至少一第一数据输入引脚；
提供至少一边界扫描芯片，所述包含至少一控制引脚、至少一第二数据输出引脚以及至少一第二数据输入引脚；
所述控制引脚与所述芯片驱动引脚电性连接，并通过边界扫描技术设置所述芯片驱动引脚；
所述第二数据输出引脚与所述第一数据输入引脚电性连接，通过边界扫描技术设置所述第一数据输入引脚的输入数据；
所述第二数据输入引脚与所述第一数据输出引脚电性连接，用以读取所述第一数据输出引脚的输出数据；
所述边界扫描芯片判断所述第一数据输出引脚的输出数据是否与一预设数据相符；
当所述第一数据输出引脚的输出数据与所述预设数据相符时，则所述非边界扫描芯片通过测试为正常工作状态且所述非边界扫描芯片与所述边界扫描芯片引脚之间连接状态为正常；及
当所述第一数据输出引脚的输出数据与所述预设数据不相符时，则所述非边界扫描芯片未通过测试即为非正常工作状态或是所述非边界扫描芯片与所述边界扫描芯片引脚之间连接为异常；
其中，所述控制引脚通过边界扫描技术设置所述芯片驱动引脚、所述第二数据输出引脚通过边界扫描技术设置所述第一数据输入引脚的输入数据以及所述第二数据输入引脚读取所述第一数据输出引脚的输出数据以模拟所述非边界扫描芯片的工作时序。
6.如权利要求5所述的基于边界扫描测试非边界扫描芯片及其周边线路的方法，其特征在于，所述控制引脚与所述芯片驱动引脚电性连接，所述第二数据输出引脚与所述第一数据输入引脚电性连接，所述第二数据输入引脚与所述第一数据输出引脚电性连接可分别由不同的所述边界扫描芯片进行电性连接。
7.如权利要求5所述的基于边界扫描测试非边界扫描芯片及其周边线路的方法，其特征在于，所述控制引脚与所述芯片驱动引脚电性连接，所述第二数据输出引脚与所述第一数据输入引脚电性连接，所述第二数据输入引脚与所述第一数据输出引脚电性连接可由相同的所述边界扫描芯片进行电性连接。
8.如权利要求5所述的基于边界扫描测试非边界扫描芯片及其周边线路的方法，其特征在于，所述控制引脚与所述芯片驱动引脚电性连接，所述第二数据输出引脚与所述第一数据输入引脚电性连接，所述第二数据输入引脚与所述第一数据输出引脚电性连接部分可由相同的所述边界扫描芯片进行电性连接，其余的部分可分别由不相同的所述边界扫描芯片进行电性连接。
CN201611108865.5A 2016-12-06 2016-12-06 测试非边界扫描芯片及其周边线路的***及其方法 Withdrawn CN108152720A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201611108865.5A CN108152720A (zh) 2016-12-06 2016-12-06 测试非边界扫描芯片及其周边线路的***及其方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201611108865.5A CN108152720A (zh) 2016-12-06 2016-12-06 测试非边界扫描芯片及其周边线路的***及其方法

Publications (1)

Publication Number Publication Date
CN108152720A true CN108152720A (zh) 2018-06-12

Family

ID=62469804

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201611108865.5A Withdrawn CN108152720A (zh) 2016-12-06 2016-12-06 测试非边界扫描芯片及其周边线路的***及其方法

Country Status (1)

Country Link
CN (1) CN108152720A (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5331274A (en) * 1992-03-02 1994-07-19 At&T Bell Laboratories Method and apparatus for testing edge connector inputs and outputs for circuit boards employing boundary scan
CN1453593A (zh) * 2002-04-23 2003-11-05 华为技术有限公司 一种非边界扫描器件逻辑簇故障测试方法
CN101078746A (zh) * 2007-07-11 2007-11-28 凤凰微电子（中国）有限公司 多芯片封装体内部连接的边界扫描测试结构及测试方法
CN101713814A (zh) * 2009-12-18 2010-05-26 南京航空航天大学 基于边界扫描的Flash芯片检测方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5331274A (en) * 1992-03-02 1994-07-19 At&T Bell Laboratories Method and apparatus for testing edge connector inputs and outputs for circuit boards employing boundary scan
CN1453593A (zh) * 2002-04-23 2003-11-05 华为技术有限公司 一种非边界扫描器件逻辑簇故障测试方法
CN101078746A (zh) * 2007-07-11 2007-11-28 凤凰微电子（中国）有限公司 多芯片封装体内部连接的边界扫描测试结构及测试方法
CN101713814A (zh) * 2009-12-18 2010-05-26 南京航空航天大学 基于边界扫描的Flash芯片检测方法

Similar Documents

Publication Publication Date Title
DE60104854T2 (de) System und Verfahren zum Testen integrierter Schaltungen
CN111381148B (zh) 实现芯片测试的***及方法
DE602005003302T2 (de) Automatischer mit Geschwindigkeit ablaufender Test auf Fehler von Logikblöcken unter Verwendung von BIST-Logikschaltungen
CN102479132A (zh) 多芯片测试***及其测试方法
CN101865976A (zh) 边界扫描测试***及测试方法
JPS6142934A (ja) 試験回路を有する半導体集積回路
US8145963B2 (en) Semiconductor integrated circuit device and delay fault testing method thereof
CN1748154A (zh) 集成电路的测试
JPH06105284B2 (ja) 大規模集積回路のテストデ−タ作成方法
CN1254690C (zh) 输入/输出连续性测试模式电路
US5166937A (en) Arrangement for testing digital circuit devices having tri-state outputs
CN108152720A (zh) 测试非边界扫描芯片及其周边线路的***及其方法
CA2057363C (en) Arrangement for testing digital circuit devices having bidirectional outputs
DE602004008234T2 (de) Automatisches detektieren und routen von testsignalen
CN101398451A (zh) 一种用于测试背板的快速检测方法
US7610535B2 (en) Boundary scan connector test method capable of fully utilizing test I/O modules
CN103279618B (zh) 一种数字电路自动设计与实验仿真方法
US20110148429A1 (en) DC Testing Integrated Circuits
CN113438799B (zh) 老化电路板，老化测试结构及方法
TWI606246B (zh) 基於邊界掃描測試非邊界掃描晶片及其周邊線路的系統及其方法
US5426649A (en) Test interface for a digital circuit
US6725171B2 (en) Self-test with split, asymmetric controlled driver output stage
CN102645609B (zh) Jtag链路测试装置及其测试方法
CN106033109A (zh) 一种台阶电路板的测试方法
CN103983912B (zh) 适用于片上***的扫描测试控制电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WW01 Invention patent application withdrawn after publication

Application publication date: 20180612

WW01 Invention patent application withdrawn after publication