JP2010141098A - 電子部品内蔵基板及びその製造方法 - Google Patents

電子部品内蔵基板及びその製造方法 Download PDF

Info

Publication number
JP2010141098A
JP2010141098A JP2008315513A JP2008315513A JP2010141098A JP 2010141098 A JP2010141098 A JP 2010141098A JP 2008315513 A JP2008315513 A JP 2008315513A JP 2008315513 A JP2008315513 A JP 2008315513A JP 2010141098 A JP2010141098 A JP 2010141098A
Authority
JP
Japan
Prior art keywords
electronic component
wiring board
wiring
substrate
wiring pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008315513A
Other languages
English (en)
Other versions
JP2010141098A5 (ja
Inventor
Eiji Takaike
英次 高池
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2008315513A priority Critical patent/JP2010141098A/ja
Priority to US12/635,066 priority patent/US8559184B2/en
Publication of JP2010141098A publication Critical patent/JP2010141098A/ja
Publication of JP2010141098A5 publication Critical patent/JP2010141098A5/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H05K1/186—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or connecting to patterned circuits before or during embedding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/0557—Disposition the external layer being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10507—Involving several components
    • H05K2201/10515—Stacked components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/041—Solder preforms in the shape of solder balls
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/06—Lamination
    • H05K2203/063—Lamination of preperforated insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H05K3/462—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination characterized by laminating only or mainly similar double-sided circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4623—Manufacturing multilayer circuits by laminating two or more circuit boards the circuit boards having internal via connections between two or more circuit layers before lamination, e.g. double-sided circuit boards
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

【課題】本発明は、電子部品内蔵基板の厚さ方向のサイズを小型化することのできる電子部品内蔵基板、及び電子部品内蔵基板の厚さ方向のサイズを小型化することができると共に、電子部品内蔵基板の製造時に反りが発生することを防止することのできる電子部品内蔵基板の製造方法を提供することを課題とする。
【解決手段】第１の配線パターン３７を有する第１の配線基板１１と、第１の配線パターン３７に表面実装された第１の電子部品１４と、第２の配線パターン５１を有し、第１の配線パターン３７が形成された側の第１の配線基板１１と第２の配線パターン５１とが対向するように配置された第２の配線基板１２と、第２の配線パターン５１に表面実装されると共に、第１の電子部品１４と対向するように配置された第２の電子部品１５と、第１の配線基板１１と第２の配線基板１２との間を封止する樹脂部材１６と、を設けた。
【選択図】図８

Description

本発明は、電子部品内蔵基板及びその製造方法に関し、特に、複数の電子部品を内蔵した電子部品内蔵基板及びその製造方法に関する。
図１は、従来の電子部品内蔵基板の断面図である。
図１を参照するに、従来の電子部品内蔵基板２００は、コア基板２０１と、貫通ビア２０２，２０３と、電子部品実装用パッド２０５，２０８と、パッド２０６，２０９，２２１，２３１と、電子部品２１１，２１４と、アンダーフィル樹脂２１２，２１５と、樹脂層２１７，２２２，２２８，２３２と、ビア２１８，２２９，２２３，２３４と、外部接続用パッド２２５，２３５とを有する。
貫通ビア２０２は、コア基板２０１を貫通するように形成されている。貫通ビア２０２の上端は、コア基板２０１の上面２０１Ａに形成された電子部品実装用パッド２０５と接続されており、貫通ビア２０２の下端は、コア基板２０１の下面２０１Ｂに形成された電子部品実装用パッド２０８と接続されている。
貫通ビア２０３は、コア基板２０１を貫通するように形成されている。貫通ビア２０３の上端は、コア基板２０１の上面２０１Ａに形成されたパッド２０６と接続されており、貫通ビア２０３の下端は、コア基板２０１の下面２０１Ｂに形成されたパッド２０９と接続されている。
電子部品実装用パッド２０５は、コア基板２０１の上面２０１Ａに設けられており、貫通ビア２０２と接続されている。電子部品実装用パッド２０８は、コア基板２０１の下面２０１Ｂに設けられており、貫通ビア２０２と接続されている。電子部品実装用パッド２０５，２０８は、貫通ビア２０２を介して、電気的に接続されている。
パッド２０６は、コア基板２０１の上面２０１Ａに形成されている。パッド２０９は、コア基板２０１の下面２０１Ｂに形成されている。パッド２０９は、貫通ビア２０３を介して、パッド２０６と電気的に接続されている。
電子部品２１１は、電子部品実装用パッド２０５に対して表面実装されている。アンダーフィル樹脂２１２は、電子部品２１１と電子部品実装用パッド２０５が形成されたコア基板２０１との隙間を充填するように配設されている。
電子部品２１４は、電子部品実装用パッド２０８に対して表面実装されている。アンダーフィル樹脂２１５は、電子部品２１４と電子部品実装用パッド２０８が形成されたコア基板２０１との隙間を充填するように配設されている。
樹脂層２１７は、電子部品２１１を覆うように、コア基板２０１の上面２０１Ａに設けられている。ビア２１８は、パッド２０６上に配置された部分の樹脂層２１７を貫通するように設けられている。ビア２１８の下端は、パッド２０６と接続されている。パッド２２１は、樹脂層２１７の上面２１７Ａに設けられており、ビア２１８の上端と接続されている。
樹脂層２２２は、パッド２２１を覆うように、樹脂層２１７の上面２１７Ａに設けられている。ビア２２３は、パッド２２１上に配置された部分の樹脂層２２２を貫通するように設けられている。ビア２２３の下端は、パッド２２１と接続されている。外部接続用パッド２２５は、樹脂層２２２の上面２２２Ａに設けられており、ビア２２３の上端と接続されている。
樹脂層２２８は、電子部品２１４を覆うように、コア基板２０１の下面２０１Ｂに設けられている。ビア２２９は、パッド２０９と対向する部分の樹脂層２２８を貫通するように設けられている。ビア２２９の上端は、パッド２０９と接続されている。パッド２３１は、樹脂層２２８の下面２２８Ａに設けられており、ビア２２９の下端と接続されている。
樹脂層２３２は、パッド２３１を覆うように、樹脂層２２８の下面２２８Ａに設けられている。ビア２３４は、パッド２３１と対向する部分の樹脂層２３２を貫通するように設けられている。ビア２３４の上端は、パッド２３１と接続されている。外部接続用パッド２３５は、樹脂層２３２の下面２３２Ａに設けられており、ビア２３４の下端と接続されている。
図２〜図７は、従来の電子部品内蔵基板の製造工程を示す図である。図２〜図７において、従来の電子部品内蔵基板２００と同一構成部分には同一符号を付す。
図２〜図７を参照して、従来の電子部品内蔵基板２００の製造方法について説明する。始めに、図２に示す工程では、周知の手法により、コア基板２０１に、貫通ビア２０２，２０３、電子部品実装用パッド２０５，２０８、及びパッド２０６，２０９を形成する。
次いで、図３に示す工程では、電子部品実装用パッド２０５に電子部品２１１を表面実装し、その後、コア基板２０１と電子部品２１１との隙間を充填するアンダーフィル樹脂２１２を形成する。
次いで、図４に示す工程では、図３に示す構造体の上面側に、電子部品２１１を覆う樹脂層２１７を形成する。具体的には、樹脂層２１７は、図３に示す構造体の上面側に半硬化状態とされた樹脂フィルムを貼り付け、その後、図４に示す構造体全体を加熱して、樹脂フィルムを完全に硬化させることで形成する。
次いで、図５に示す工程では、電子部品実装用パッド２０８に電子部品２１４を表面実装し、その後、コア基板２０１と電子部品２１４との隙間を充填するアンダーフィル樹脂２１５を形成する。
次いで、図６に示す工程では、図５に示す構造体の下面側に、電子部品２１４を覆う樹脂層２２８を形成する。具体的には、樹脂層２２８は、図５に示す構造体の下面側に半硬化状態とされた樹脂フィルムを貼り付け、その後、図５に示す構造体全体を加熱して、樹脂フィルムを完全に硬化させることで形成する。
次いで、図７に示す工程では、ビルドアップ法により、パッド２２１，２３１、樹脂層２１７，２２２，２２８，２３２、ビア２１８，２２９，２２３，２３４、及び外部接続用パッド２２５，２３５を形成する。これにより、従来の電子部品内蔵基板２００が製造される（例えば、特許文献１参照。）。
特開２００８−２０５２９０号公報
しかしながら、従来の電子部品内蔵基板２００では、電子部品内蔵基板２００の中心部に、電子部品２１１，２１４を実装するためのコア基板２０１が必要となるため、電子部品内蔵基板２００の厚さ方向のサイズを小型化することが困難であるという問題があった。
また、従来の電子部品内蔵基板２００の製造方法では、図４に示す工程において、コア基板２０１の上面２０１Ａ側に形成された構造体と、コア基板２０１の下面２０１Ｂ側に形成された構造体とが非対称の状態で、図４に示す構造体全体を加熱して、半硬化状態とされた樹脂フィルムを完全に硬化させることにより、樹脂層２１７を形成していた。そのため、図４に示す構造体に反りが発生し、この反りが電子部品内蔵基板２００に残ってしまうという問題があった。
そこで本発明は、上述した問題点に鑑みなされたものであり、電子部品内蔵基板の厚さ方向のサイズを小型化することのできる電子部品内蔵基板、及び電子部品内蔵基板の厚さ方向のサイズを小型化することができると共に、電子部品内蔵基板の製造時における反りの発生を防止することのできる電子部品内蔵基板の製造方法を提供することを目的とする。
本発明の一観点によれば、第１の配線基板本体及び該第１の配線基板本体の第１の面に設けられた第１の配線パターンを有する第１の配線基板と、前記第１の配線パターンに表面実装された第１の電子部品と、第２の配線基板本体及び該第２の配線基板本体の第１の面に設けられた第２の配線パターンを有し、前記第１の配線基板本体の第１の面と前記第２の配線基板本体の第１の面とが対向するように、前記第１の配線基板の下方に配置された第２の配線基板と、前記第２の配線パターンに表面実装されると共に、前記第１の電子部品と対向するように配置された第２の電子部品と、前記第１の電子部品が接続された前記第１の配線基板と、前記第２の電子部品が接続された前記第２の配線基板との間を封止する樹脂部材と、を有することを特徴とする電子部品内蔵基板が提供される。
本発明によれば、第１の配線基板本体及び第１の配線基板本体の第１の面に設けられた第１の配線パターンを有する第１の配線基板と、第１の配線パターンに表面実装された第１の電子部品と、第２の配線基板本体及び第２の配線基板本体の第１の面に設けられた第２の配線パターンを有し、第１の配線基板本体の第１の面と第２の配線基板本体の第１の面とが対向するように、第１の配線基板の下方に配置された第２の配線基板と、第２の配線パターンに表面実装されると共に、第１の電子部品と対向するように配置された第２の電子部品と、第１の電子部品が接続された第１の配線基板と、第２の電子部品が接続された第２の配線基板との間を封止する樹脂部材と、を有することにより、コア基板の両面に実装された電子部品を内蔵する従来の電子部品内蔵基板と比較して、電子部品内蔵基板の厚さ方向のサイズを小型化することができる。
本発明の他の観点によれば、第１の配線基板本体及び該第１の配線基板本体の第１の面に設けられた第１の配線パターンを備えた第１の配線基板を形成する第１の配線基板形成工程と、前記第１の配線パターンに第１の電子部品を表面実装する第１の電子部品実装工程と、第２の配線基板本体及び該第２の配線基板本体の第１の面に設けられた第２の配線パターンを備えた第２の配線基板を形成する第２の配線基板形成工程と、前記第２の配線パターンに第２の電子部品を表面実装する第２の電子部品実装工程と、板状とされ、前記第１及び第２の電子部品が収容される第１の貫通部を有すると共に、半硬化状態とされた樹脂部材を形成する樹脂部材形成工程と、前記第１の貫通部に、前記第１の配線基板に表面実装された前記第１の電子部品と前記第２の配線基板に表面実装された前記第２の電子部品とを挿入して、前記第１の電子部品及び前記第２の電子部品を対向配置させることにより、前記第１の電子部品が表面実装された第１の配線基板と、前記半硬化状態とされた樹脂部材と、前記第２の電子部品が表面実装された第２の配線基板とが積層された積層体を形成する積層体形成工程と、前記積層体を加熱した状態でプレスして、前記半硬化状態とされた樹脂部材を完全に硬化させることにより、前記第１の電子部品が表面実装された前記第１の配線基板と、前記第２の電子部品が表面実装された前記第２の配線基板との間を封止する封止工程と、を含むことを特徴とする電子部品内蔵基板の製造方法が提供される。
本発明によれば、第１の配線基板本体及び第１の配線基板本体の第１の面に設けられた第１の配線パターンを備えた第１の配線基板を形成し、第１の配線パターンに第１の電子部品を表面実装し、第２の配線基板本体及び第２の配線基板本体の第１の面に設けられた第２の配線パターンを備えた第２の配線基板を形成し、第２の配線パターンに第２の電子部品を表面実装し、板状とされ、第１及び第２の電子部品が収容される第１の貫通部を有すると共に、半硬化状態とされた樹脂部材を形成し、第１の貫通部に、第１の配線基板に表面実装された第１の電子部品と第２の配線基板に表面実装された第２の電子部品とを挿入して、第１の電子部品及び第２の電子部品を対向配置させることにより、第１の電子部品が表面実装された第１の配線基板と、半硬化状態とされた樹脂部材と、第２の電子部品が表面実装された第２の配線基板とが積層された積層体を形成し、その後、積層体を加熱した状態でプレスして、半硬化状態とされた樹脂部材を完全に硬化させることで第１の電子部品が表面実装された第１の配線基板と、第２の電子部品が表面実装された第２の配線基板との間を封止することにより、コア基板の両面に実装された電子部品を内蔵する従来の電子部品内蔵基板と比較して、電子部品内蔵基板の厚さ方向のサイズを小型化することができる。
また、半硬化状態とされた樹脂部材の面に第１の電子部品が表面実装された第１の配線基板を配置し、半硬化状態とされた樹脂部材の面に第２の電子部品が実装された第２の配線基板を配置した状態（半硬化状態とされた樹脂部材の両面に略同様な構成とされた構造体が配置された状態）で、加熱により半硬化状態の樹脂部材を完全に硬化させて、第１の電子部品が表面実装された第１の配線基板と第２の電子部品が表面実装された第２の配線基板との間を封止することで、電子部品内蔵基板に反りが発生することを防止できる。
本発明によれば、電子部品内蔵基板の厚さ方向のサイズを小型化することができると共に、電子部品内蔵基板の製造時に反りが発生することを防止できる。
次に、図面に基づいて本発明の実施の形態について説明する。
（第１の実施の形態）
図８は、本発明の第１の実施の形態に係る電子部品内蔵基板の断面図である。
図８を参照するに、第１の実施の形態の電子部品内蔵基板１０は、第１の配線基板１１と、第２の配線基板１２と、第１の電子部品１４と、第２の電子部品１５と、樹脂部材１６と、貫通孔１８と、貫通電極１９と、ソルダーレジスト層２２と、第１の外部接続端子２４と、第２の外部接続端子２５とを有する。
第１の配線基板１１は、第１の配線基板本体である配線基板本体３５と、第１の配線パターンである配線パターン３７と、第３の配線パターンである配線パターン３８と、配線パターン３９とを有する。配線基板本体３５としては、例えば、樹脂層、コアレス基板（積層された複数の樹脂層、及び複数の樹脂層に設けられた配線パターンを有する多層配線構造体）、コア付きビルドアップ基板（コア基板に複数の樹脂層及び配線パターンが形成された基板）等を用いることができる。
配線パターン３７は、配線基板本体３５の面３５Ａ（第１の面）に設けられている。配線パターン３７は、パッド部４２を有する。パッド部４２は、配線パターン３９の一方の端部、電子部品１４と電気的に接続されたバンプ２８、及び貫通電極１９と電気的に接続されている。これにより、配線パターン３７は、貫通電極１９と電子部品１４とを電気的に接続している。配線パターン３７の材料としては、例えば、Ｃｕを用いることができる。
配線パターン３８は、配線基板本体３５の面３５Ａとは反対側に位置する配線基板本体３５の面３５Ｂ（第２の面）に設けられている。配線パターン３８は、パッド部４４を有する。パッド部４４は、配線パターン３９の他方の端部及び貫通電極１９と接続されると共に、第１の外部接続端子２４が配設されている。配線パターン３８の材料としては、例えば、Ｃｕを用いることができる。
配線パターン３９は、配線基板本体３５を貫通するように設けられている。配線パターン３９の一方の端部は、パッド部４２と接続されており、配線パターン３９の他方の端部は、パッド部４４と接続されている。これにより、配線パターン３９は、配線パターン３７と配線パターン３８とを電気的に接続している。配線パターン３９としては、例えば、ビア、複数のビア及び配線等を用いることができる。配線パターン３９の材料としては、例えば、Ｃｕを用いることができる。
第２の配線基板１２は、第２の配線基板本体である配線基板本体４７と、第２の配線パターンである配線パターン５１と、第４の配線パターンである配線パターン５２と、配線パターン５３とを有しており、配線基板本体３５の面３５Ａと配線基板本体４７の面４７Ａ（第１の面）とが対向するように、第１の配線基板１１の下方に配置されている。
配線基板本体４７としては、例えば、樹脂層、コアレス基板（積層された複数の樹脂層、及び複数の樹脂層に設けられた配線パターンを有する多層配線構造体）、コア付きビルドアップ基板（コア基板に複数の樹脂層及び配線パターンが形成された基板）等を用いることができる。
配線パターン５１は、配線基板本体４７の面４７Ａ（第１の面）に設けられている。配線パターン５１は、パッド部５６を有する。パッド部５６は、配線パターン５３の一方の端部、電子部品１５と電気的に接続されたバンプ２９、及び貫通電極１９と電気的に接続されている。これにより、配線パターン５１は、貫通電極１９と電子部品１５とを電気的に接続している。配線パターン５１の材料としては、例えば、Ｃｕを用いることができる。
配線パターン５２は、配線基板本体４７の面４７Ａとは反対側に位置する配線基板本体４７の面４７Ｂ（第２の面）に設けられている。配線パターン５２は、パッド部５７を有する。パッド部５７は、配線パターン５３の他方の端部及び貫通電極１９と接続されると共に、第１の外部接続端子２４が配設されている。配線パターン５２の材料としては、例えば、Ｃｕを用いることができる。
配線パターン５３は、配線基板本体４７を貫通するように設けられている。配線パターン５３の一方の端部は、パッド部５６と接続されており、配線パターン５３の他方の端部は、パッド部５７と接続されている。これにより、配線パターン５３は、配線パターン５１と配線パターン５２とを電気的に接続している。配線パターン５３としては、例えば、ビア、複数のビア及び配線等を用いることができる。配線パターン５３の材料としては、例えば、Ｃｕを用いることができる。
第１の電子部品１４は、配線パターン３７を構成するパッド部４２に対して表面実装されている。具体的には、第１の電子部品１４は、電極パッド６１（第１の電子部品１４の構成要素の１つ）に設けられたバンプ２８（例えば、Ａｕバンプ）を介して、パッド部４２と電気的に接続されている。バンプ２８は、はんだ３１によりパッド部４２に固定されている。第１の電子部品１４は、第１の配線基板１１と第２の配線基板１２との間に配置されている。第１の電子部品１４は、樹脂部材１６により封止されている。また、第１の電子部品１４と第１の配線基板１１との隙間には、樹脂部材１６が充填されている。第１の電子部品１４としては、例えば、半導体チップ、チップ抵抗、チップコンデンサ等を用いることができる。
第２の電子部品１５は、配線パターン５１を構成するパッド部５６に対して表面実装されている。具体的には、第２の電子部品１５は、電極パッド６３（第２の電子部品１５の構成要素の１つ）に設けられたバンプ２９（例えば、Ａｕバンプ）を介して、パッド部５６と電気的に接続されている。バンプ２９は、はんだ３２によりパッド部５６に固定されている。第２の電子部品１５の面１５Ａ（第１の電子部品１４と対向する部分の第２の電子部品１５の面）の面積は、第１の電子部品１４の面１４Ａ（第２の電子部品１５と対向する部分の第１の電子部品１４の面）の面積と略等しい大きさとされている。
第２の電子部品１５は、第１の配線基板１１に実装された第１の電子部品１４と対向するように、第１の配線基板１１と第２の配線基板１２との間に配置されている。第２の電子部品１５と第１の電子部品１４との間には、隙間Ａが形成されている。第２の電子部品１５は、樹脂部材１６により封止されている。また、第２の電子部品１５と第２の配線基板１２との隙間、及び第１の電子部品１４と第２の電子部品１５との隙間Ａには、樹脂部材１６が充填されている。第１の電子部品１４と第２の電子部品１５との隙間Ａは、例えば、１０μｍとすることができる。第２の電子部品１５としては、例えば、半導体チップ、チップ抵抗、チップコンデンサ等を用いることができる。
このように、第１の配線基板１１に表面実装された第１の電子部品１４と、第２の配線基板１２に表面実装された第２の電子部品１５とが対向するように、対向配置された第１の配線基板１１と第２の配線基板１２との間を樹脂部材１６で封止することにより、従来、電子部品２１１，２１４を表面実装する基板として必要であったコア基板２０１（図１参照）が不要となるため、電子部品内蔵基板１０の厚さ方向のサイズを小型化することができる。
樹脂部材１６は、樹脂が完全に硬化した部材であり、第１の電子部品１４が表面実装された第１の配線基板１１と、第２の電子部品１５が表面実装された第２の配線基板１２との間に設けられている。樹脂部材１６は、第１の配線基板１１と第２の配線基板１２との間、第１の電子部品１４、及び第２の電子部品１５を封止すると共に、第１の電子部品１４が表面実装された第１の配線基板１１と、第２の電子部品１５が表面実装された第２の配線基板１２とを一体化するための部材である。樹脂部材１６は、第１の電子部品１４と第１の配線基板１１との隙間、第２の電子部品１５と第２の配線基板１２との隙間、及び第１の電子部品１４と第２の電子部品１５との隙間Ａを充填している。樹脂部材１６の母材としては、例えば、第１及び第２の電子部品１４，１５の配設領域に対応する部分に第１の貫通部８５（図１６参照）を有したプリプレグ樹脂を用いることができる。
このように、樹脂部材１６の母材としてプリプレグ樹脂を用いることにより、電子部品内蔵基板１０に反りが発生することを防止できる。樹脂部材１６の厚さＢは、例えば、３００μｍとすることができる。
樹脂部材１６の母材としてプリプレグ樹脂を用いる場合、第１の電子部品１４と第１の配線基板１１との隙間、第２の電子部品１５と第２の配線基板１２との隙間、及び第１の電子部品１４と第２の電子部品１５との隙間Ａは、プリプレグ樹脂に含まれる樹脂のみが充填される。
このように、第１の電子部品１４と第２の電子部品１５との隙間Ａに樹脂のみを配置することにより、第１の電子部品１４と第２の電子部品１５との隙間Ａを小さく（例えば、１０μｍ）することが可能となるため、電子部品内蔵基板１０の厚さ方向のサイズを小型化することができる。
貫通孔１８は、第１の配線基板１１、第２の配線基板１２、及び樹脂部材１６を貫通するように形成されている。貫通孔１８は、配線パターン３７，３８，５１，５２を貫通している。これにより、配線パターン３７，５１は、貫通孔１８から露出されている。貫通孔１８は、例えば、ＮＣドリルを用いて形成することができる。
貫通電極１９は、貫通孔１８の側面を覆うように設けられている。貫通電極１９は、配線パターン３７，３８，５１，５２と接続されている。貫通電極１９は、筒状とされており、内部に中空部を有する。貫通電極１９の材料としては、例えば、Ｃｕを用いることができる。貫通電極１９は、例えば、めっき法により形成することができる。
ソルダーレジスト層２２は、配線基板本体３５，４７の面３５Ｂ，４７Ｂ、パッド部４４を除いた部分の配線パターン３８、パッド部５７を除いた部分の配線パターン５２、及び貫通電極１９の内壁を覆うように設けられている。ソルダーレジスト層２２は、パッド部４４を露出する開口部２２Ａと、パッド部５７を露出する開口部２２Ｂとを有する。
第１の外部接続端子２４は、開口部２２Ａから露出された部分のパッド部４４に設けられている。第１の外部接続端子２４は、例えば、図示していない半導体チップと電気的に接続される端子である。第１の外部接続端子２４としては、例えば、はんだバンプを用いることができる。
第２の外部接続端子２５は、開口部２２Ｂから露出された部分のパッド部５７に設けられている。第２の外部接続端子２５は、例えば、マザーボード等の実装基板（図示せず）と電気的に接続される端子である。第２の外部接続端子２５としては、例えば、はんだボールを用いることができる。
本実施の形態の電子部品内蔵基板によれば、配線基板本体３５及び配線基板本体３５の面３５Ａに設けられた配線パターン３７を有する第１の配線基板１１と、配線パターン３７に表面実装された第１の電子部品１４と、配線基板本体４７及び配線基板本体４７の面４７Ａに設けられた配線パターン５１を有し、配線基板本体３５の面３５Ａと配線基板本体４７の面４７Ａとが対向するように、第１の配線基板１１の下方に配置された第２の配線基板１２と、配線パターン５１に表面実装されると共に、第１の電子部品１４と対向するように配置された第２の電子部品１５と、第１の電子部品１４が表面実装された第１の配線基板１１と、第２の電子部品が表面実装された第２の配線基板１２との間を封止する樹脂部材１６と、を備えることにより、コア基板２０１の両面２０１Ａ，２０１Ｂに実装された電子部品２１１，２１４を内蔵する従来の電子部品内蔵基板２００と比較して、電子部品内蔵基板１０の厚さ方向のサイズを小型化することができる。
図９は、本発明の第１の実施の形態の第１変形例に係る電子部品内蔵基板の断面図である。図９において、第１の実施の形態の電子部品内蔵基板１０と同一構成部分には同一符号を付す。
図９を参照するに、第１の実施の形態の第１変形例に係る電子部品内蔵基板７０は、第１の実施の形態の電子部品内蔵基板１０の構成に、さらに第１の電子部品１４と第１の配線基板１１との隙間を充填する第１のアンダーフィル樹脂７１と、第２の電子部品１５と第２の配線基板１２との隙間を充填する第２のアンダーフィル樹脂７２とを設けた以外は、電子部品内蔵基板１０と同様に構成される。
このように、第１の電子部品１４と第１の配線基板１１との隙間を充填する第１のアンダーフィル樹脂７１と、第２の電子部品１５と第２の配線基板１２との隙間を充填する第２のアンダーフィル樹脂７２とを設けることにより、第１の電子部品１４と第１の配線基板１１との電気的接続信頼性、及び第２の電子部品１５と第２の配線基板１２との電気的接続信頼性を向上させることができる。
また、上記構成とされた第１の実施の形態の第１変形例に係る電子部品内蔵基板７０は、第１の実施の形態の電子部品内蔵基板１０と同様な効果を得ることができる。
図１０は、本発明の第１の実施の形態の第２変形例に係る電子部品内蔵基板の断面図である。図１０において、第１の実施の形態の電子部品内蔵基板１０と同一構成部分には同一符号を付す。
図９を参照するに、第１の実施の形態の第２変形例に係る電子部品内蔵基板７５は、第１の実施の形態の電子部品内蔵基板１０に設けられた第２の電子部品１５の代わりに、第１の電子部品１４の面１４Ａと対向する面７６Ａの面積が第１の電子部品１４の面１４Ａの面積よりも小さい第２の電子部品７６を複数設けた以外は、電子部品内蔵基板１０と同様に構成される。
第２の電子部品７６は、面７６Ａの面積が第２の電子部品１５の面１５Ａの面積よりも小さい以外は、第２の電子部品１５と同様に構成される。複数の第２の電子部品７６は、面７６Ａが第１の電子部品１４の面１４Ａと対向するように、配線パターン５１のパッド部５６に表面実装（第２の電子部品７６に設けられた電極パッド６３に設けられたバンプ２９を介して接続）されている。複数の第２の電子部品７６の面７６Ａの面積の合計は、第１の電子部品１４の面１４Ａの面積と略等しくなるように構成されている。
上記構成とされた第１の実施の形態の第２変形例に係る電子部品内蔵基板７５は、第１の実施の形態の電子部品内蔵基板１０と同様な効果を得ることができる。なお、第１の実施の形態の第２変形例に係る電子部品内蔵基板７５において、第１の電子部品１４と第１の配線基板１１との間に図１０に示す第１のアンダーフィル樹脂７１を設けてもよいし、複数の第２の電子部品７６と第２の配線基板１２との間に図１０に示す第２のアンダーフィル樹脂７２を設けてもよい。
図１１は、本発明の第１の実施の形態の第３変形例に係る電子部品内蔵基板の断面図である。図１１において、第１の実施の形態の電子部品内蔵基板１０と同一構成部分には同一符号を付す。
図１１を参照するに、第１の実施の形態の第３変形例に係る電子部品内蔵基板８０は、第１の実施の形態の電子部品内蔵基板１０に設けられた第１の電子部品１４の代わりに、第２の電子部品１５の面１５Ａと対向する面８１Ａの面積が第２の電子部品１５の面１５Ａの面積よりも小さい第１の電子部品８１を複数設けた以外は、電子部品内蔵基板１０と同様に構成される。
第１の電子部品８１は、面８１Ａの面積が第１の電子部品１４の面１４Ａの面積よりも小さい以外は、第１の電子部品１４と同様に構成される。複数の第１の電子部品８１は、面８１Ａが第２の電子部品１５の面１５Ａと対向するように、配線パターン３７のパッド部４２に表面実装（第１の電子部品８１に設けられた電極パッド６１に設けられたバンプ２８を介して接続）されている。複数の第１の電子部品８１の面８１Ａの面積の合計は、第２の電子部品１５の面１５Ａの面積と略等しくなるように構成されている。
上記構成とされた第１の実施の形態の第３変形例に係る電子部品内蔵基板８０は、第１の実施の形態の電子部品内蔵基板１０と同様な効果を得ることができる。なお、第１の実施の形態の第３変形例に係る電子部品内蔵基板８０において、複数の第１の電子部品８１と第１の配線基板１１との間に図１０に示す第１のアンダーフィル樹脂７１を設けてもよいし、第２の電子部品１５と第２の配線基板１２との間に図１０に示す第２のアンダーフィル樹脂７２を設けてもよい。
図１２〜図２２は、本発明の第１の実施の形態に係る電子部品内蔵基板の製造工程を示す図である。図１２〜図２２において、第１の実施の形態の電子部品内蔵基板１０と同一構成部分には同一符号を付す。
図１２〜図２２を参照して、第１の実施の形態の電子部品内蔵基板１０の製造方法について説明する。始めに、図１２に示す工程では、周知の手法（例えば、ビルドアップ法）により、第１の配線基板本体である配線基板本体３５と、第１の配線パターンである配線パターン３７と、第３の配線パターンである配線パターン３８と、配線パターン３９とを有した第１の配線基板１１を形成する（第１の配線基板形成工程）。配線基板本体３５としては、例えば、樹脂層、コアレス基板（積層された複数の樹脂層、及び複数の樹脂層に設けられた配線パターンを有する多層配線構造体）、コア付きビルドアップ基板（コア基板に複数の樹脂層及び配線パターンが形成された基板）等を用いることができる。
次いで、図１３に示す工程では、パッド部４２に第１の電子部品１４を表面実装する（第１の電子部品実装工程）。具体的には、パッド部４２上に溶融させたはんだ３１を準備し、溶融させたはんだ３１に第１の電子部品１４の電極パッド６１に設けられたバンプ２８を押し当てることで、パッド部４２上にバンプ２８を固定する。
次いで、図１４に示す工程では、周知の手法（例えば、ビルドアップ法）により、第２の配線基板本体である配線基板本体４７と、第２の配線パターンである配線パターン５１と、第４の配線パターンである配線パターン５２と、配線パターン５３とを有した第２の配線基板１２を形成する（第２の配線基板形成工程）。配線基板本体４７としては、例えば、樹脂層、コアレス基板（積層された複数の樹脂層、及び複数の樹脂層に設けられた配線パターンを有する多層配線構造体）、コア付きビルドアップ基板（コア基板に複数の樹脂層及び配線パターンが形成された基板）等を用いることができる。
次いで、図１５に示す工程では、パッド部５６に第２の電子部品１５を表面実装する（第２の電子部品実装工程）。具体的には、パッド部５６上に溶融させたはんだ３２を準備し、溶融させたはんだ３２に第２の電子部品１５の電極パッド６３に設けられたバンプ２９を押し当てることで、パッド部５６上にバンプ２９を固定する。
次いで、図１６に示す工程では、板状とされ、第１及び第２の電子部品１４，１５が収容される第１の貫通部８５を有すると共に、半硬化状態とされた樹脂部材１６を形成する（樹脂部材形成工程）。樹脂部材１６の母材としては、例えば、半硬化状態とされたプリプレグ樹脂（具体的には、例えば、ガラス繊維に樹脂を含浸させた絶縁部材）を用いることができる。第１の貫通部８５は、例えば、打ち抜き加工により形成することができる。半硬化状態とされた樹脂部材１６は、図８に示す完全に硬化した樹脂部材１６の厚さＢよりも厚い。半硬化状態とされた樹脂部材１６の厚さＣは、例えば、６００μｍとすることができる。
次いで、図１７に示す工程では、半硬化状態とされた樹脂部材１６の上面１６Ａ側から第１の貫通部８５に、第１の配線基板１１に表面実装された第１の電子部品１４を挿入し、半硬化状態とされた樹脂部材１６の下面１６Ｂ側から第１の貫通部８５に、第２の配線基板１２に表面実装された第２の電子部品１５を挿入して、第１の電子部品１４と第２の電子部品１５とを対向配置させることにより、第１の電子部品１４が表面実装された第１の配線基板１１と、半硬化状態とされた樹脂部材１６と、第２の電子部品１５が表面実装された第２の配線基板１２とが積層された積層体８７を形成する（積層体形成工程）。
このとき、第１の配線基板１１は、樹脂部材１６の上面１６Ａと接触し、第２の配線基板１２は、樹脂部材１６の下面１６Ｂと接触する。また、第１の貫通部８５に挿入された第１の電子部品１４と、第１の貫通部８５に挿入された第２の電子部品１５との間には、図８に示す隙間Ａよりも大きな隙間が形成されている。
次いで、図１８に示す工程では、積層体を加熱した状態でプレスして、図１７に示す半硬化状態とされた樹脂部材１６を完全に硬化させて、完全に硬化した樹脂部材１６により、第１の電子部品１４が表面実装された第１の配線基板１１と、第２の電子部品１５が表面実装された第２の配線基板１２との間を封止する（封止工程）。
半硬化状態の樹脂部材１６の母材がプリプレグ樹脂の場合、上記封止工程において、第１の電子部品１４と第１の配線基板１１との隙間、第２の電子部品１５と第２の配線基板１２との隙間、及び第１の電子部品１４と第２の電子部品１５と隙間Ａに、プリプレグ樹脂を構成する樹脂のみが充填される。
このように、半硬化状態とされた樹脂部材１６の第１の貫通部８５に、第１の配線基板１１に表面実装された第１の電子部品１４と第２の配線基板１２に表面実装された第２の電子部品１５とを挿入して、第１の電子部品１４と第２の電子部品１５とを対向配置させることにより、第１の電子部品１４が表面実装された第１の配線基板１１と、半硬化状態とされた樹脂部材１６と、第２の電子部品１５が表面実装された第２の配線基板１２とが積層された積層体８７を形成し、その後、積層体８７を加熱した状態でプレスして、半硬化状態とされた樹脂部材１６を完全に硬化させて、第１の電子部品１４が表面実装された第１の配線基板１１と、第２の電子部品１５が表面実装された第２の配線基板１２との間を封止することにより、コア基板２０１の両面２０１Ａ，２０１Ｂに実装された電子部品２１１，２１４を内蔵する従来の電子部品内蔵基板２００と比較して、電子部品内蔵基板１０の厚さ方向のサイズを小型化することができる。
また、半硬化状態とされた樹脂部材１６の面１６Ａに第１の電子部品１４が表面実装された第１の配線基板１１を配置し、半硬化状態とされた樹脂部材１６の面１６Ｂに第２の電子部品１５が実装された第２の配線基板１２を配置した状態（半硬化状態とされた樹脂部材１６の両面１６Ａ，１６Ｂに略同様な構成とされた構造体が配置された状態）で、加熱により半硬化状態の樹脂部材１６を完全に硬化させて、第１の電子部品１４が表面実装された第１の配線基板１１と第２の電子部品１５が表面実装された第２の配線基板１２との間を封止することで、図１８に示す構造体（製造途中の電子部品内蔵基板１０）に反りが発生することがなくなるため、電子部品内蔵基板１０に反りが発生することを防止できる。
次いで、図１９に示す工程では、第１の配線基板１１、樹脂部材１６、及び第２の配線基板１２を貫通する貫通孔１８を形成する。貫通孔１８は、例えば、ＮＣドリルにより形成することができる。
次いで、図２０に示す工程では、めっき法により、貫通孔１８の側面に貫通電極１９を形成する。このとき、貫通電極１９に中空部が形成される。言い換えれば、筒状とされた貫通電極１９が形成される。
次いで、図２１に示す工程では、配線基板本体３５，４７の面３５Ｂ，４７Ｂ、パッド部４４を除いた部分の配線パターン３８、パッド部５７を除いた部分の配線パターン５２、及び貫通電極１９の内壁を覆うと共に、パッド部４４を露出する開口部２２Ａと、パッド部５７を露出する開口部２２Ｂとを有したソルダーレジスト層２２を形成する。
次いで、図２２に示す工程では、開口部２２Ａから露出された部分のパッド部４４に第１の外部接続端子２４を形成し、開口部２２Ｂから露出された部分のパッド部５７に第２の外部接続端子２５を形成する。これにより、第１の実施の形態の電子部品内蔵基板１０が製造される。第１の外部接続端子２４としては、例えば、はんだバンプを用いることができる。また、第２の外部接続端子２５としては、例えば、はんだボールを用いることができる。
本実施の形態の電子部品内蔵基板によれば、配線基板本体３５及び配線基板本体３５の面３５Ａに設けられた配線パターン３７を備えた第１の配線基板１１を形成し、配線パターン３７に第１の電子部品１４を表面実装し、配線基板本体４７及び配線基板本体４７の面４７Ａに設けられた配線パターン５１を備えた第２の配線基板１２を形成し、配線パターン５１に第２の電子部品１５を表面実装し、板状とされ、第１及び第２の電子部品１４，１５が収容される第１の貫通部８５を有すると共に、半硬化状態とされた樹脂部材１６を形成し、第１の貫通部８５に、第１の配線基板１１に表面実装された第１の電子部品１４と第２の配線基板１２に表面実装された第２の電子部品１５とを挿入して、第１の電子部品１４と第２の電子部品１５とを対向配置させることにより、第１の電子部品１４が表面実装された第１の配線基板１１と、半硬化状態とされた樹脂部材１６と、第２の電子部品１５が表面実装された第２の配線基板１２とが積層された積層体８７を形成し、その後、積層体８７を加熱した状態でプレスして、半硬化状態とされた樹脂部材１６を完全に硬化させて、第１の電子部品１４が表面実装された第１の配線基板１１と、第２の電子部品１５が表面実装された第２の配線基板１２との間を封止することにより、コア基板２０１の両面２０１Ａ，２０１Ｂに実装された電子部品２１１，２１４を内蔵する従来の電子部品内蔵基板２００と比較して、電子部品内蔵基板１０の厚さ方向のサイズを小型化することができる。
また、半硬化状態とされた樹脂部材１６の面１６Ａに第１の電子部品１４が表面実装された第１の配線基板１１を配置し、半硬化状態とされた樹脂部材１６の面１６Ｂに第２の電子部品１５が実装された第２の配線基板１２を配置した状態（半硬化状態とされた樹脂部材１６の両面１６Ａ，１６Ｂに略同様な構成とされた構造体が配置された状態）で、加熱により半硬化状態の樹脂部材１６を完全に硬化させて、第１の電子部品１４が表面実装された第１の配線基板１１と第２の電子部品１５が表面実装された第２の配線基板１２との間を封止することで、図１８に示す構造体（製造途中の電子部品内蔵基板１０）に反りが発生することがなくなるため、電子部品内蔵基板１０に反りが発生することを防止できる。
なお、本実施の形態の第１変形例の電子部品内蔵基板７０は、先に説明した図１７示す工程（積層体形成工程）の前に、第１のアンダーフィル樹脂７１を形成する工程（第１のアンダーフィル樹脂形成工程）と、第２のアンダーフィル樹脂７２を形成する工程（第２のアンダーフィル樹脂形成工程）とを設ける以外は、本実施の形態の電子部品内蔵基板１０と同様な手法により製造することができる。
このように、積層体形成工程の前に、第１の電子部品１４と第１の配線基板１１との隙間を充填する第１のアンダーフィル樹脂７１を形成する第１のアンダーフィル樹脂形成工程と、第２の電子部品実装工程と積層体形成工程との間に、第２の電子部品１５と第２の配線基板１２との隙間を充填する第２のアンダーフィル樹脂７２を形成する第２のアンダーフィル樹脂形成工程と、を設けることにより、第１の電子部品１４と第１の配線基板１１との間の電気的接続信頼性、及び第２の電子部品１５と第２の配線基板１２との間の電気的接続信頼性を向上させることができる。
また、第１の実施の形態の第２変形例の電子部品内蔵基板７５、及び第１の実施の形態の第３変形例の電子部品内蔵基板８０は、第１の実施の形態の電子部品内蔵基板１０と同様な手法により製造することができる。
また、上記説明した電子部品内蔵基板１０，７０，７５，８０では、第１の電子部品１４と第２の電子部品１５との間に隙間Ａを形成した場合を例に挙げて説明したが、第１の電子部品１４の面１４Ａと第２の電子部品１５の面１５Ａとが接触するように、第１及び第２の電子部品１４，１５を配置してもよい。
（第２の実施の形態）
図２３は、本発明の第２の実施の形態に係る電子部品内蔵基板の断面図である。図２３において、第１の実施の形態の電子部品内蔵基板１０と同一構成部分には、同一符号を付す。
図２３を参照するに、第２の実施の形態の電子部品内蔵基板９０は、第１の実施の形態の電子部品内蔵基板１０に設けられた樹脂部材１６、貫通孔１８、貫通電極１９、及びソルダーレジスト層２２の代わりに、樹脂部材９２、第１の導電性ボール９３、第２の導電性ボール９４、及びソルダーレジスト層９６，９７を設けた以外は、電子部品内蔵基板１０と同様に構成される。
樹脂部材９２は、完全に硬化しており、第１の電子部品１４が表面実装された第１の配線基板１１と、第２の電子部品１５が表面実装された第２の配線基板１２との間に設けられている。樹脂部材９２は、第１及び第２の電子部品１４，１５を封止すると共に、第１の電子部品１４が表面実装された第１の配線基板１１と、第２の電子部品１５が表面実装された第２の配線基板１２とを一体化するための部材である。樹脂部材９２は、第１の電子部品１４と第１の配線基板１１との隙間、第２の電子部品１５と第２の配線基板１２との隙間、及び第１の電子部品１４と第２の電子部品１５との隙間Ａを充填している。樹脂部材９２の母材としては、例えば、第１及び第２の電子部品１４，１５の配設領域に対応する部分に第１の貫通部８５と、第１及び第２の導電性ボール９３，９４を収容する第２の貫通部８５（図２９参照）を有した半硬化状態とされたプリプレグ樹脂を用いることができる。
このように、樹脂部材９２の母材としてプリプレグ樹脂を用いることにより、電子部品内蔵基板９０に反りが発生することを防止できる。樹脂部材９２の厚さＤは、例えば、３００μｍとすることができる。
第１の導電性ボール９３は、配線パターン３７に設けられている。第２の導電性ボール９４は、第１の導電性ボール９３と対向するように、配線パターン５１に設けられている。第１の導電性ボール９３と対向する部分の第２の導電性ボール９４は、第１の導電性ボール９３と接触している。これにより、配線パターン３７と配線パターン５１とは、第１及び第２の導電性ボール９３，９４を介して、電気的に接続されている。
このように、配線パターン３７に設けられた第１の導電性ボール９３と、配線パターン５１に設けられた第２の導電性ボール９４とを接触させることで、配線パターン３７と配線パターン５１とを電気的に接続することにより、めっき法により形成された貫通電極１９を用いて配線パターン３７と配線パターン５１とを電気的に接続した場合と比較して、電子部品内蔵基板９０のコストを低減させることができる。
第１及び第２の導電性ボール９３，９４としては、例えば、はんだボール、ＣｕコアとＣｕコアを覆うはんだとを備えたＣｕコアはんだボール等を用いることができる。樹脂部材９２の厚さＤが３００μｍの場合、第１及び第２の導電性ボール９３，９４の直径は、例えば、２００μｍとすることができる。
ソルダーレジスト層９６は、パッド部４４を除いた部分の配線パターン３８を覆うように、配線基板本体３５の面３５Ｂに設けられている。ソルダーレジスト層９６は、パッド部４４を露出する開口部９６Ａを有する。
ソルダーレジスト層９７は、パッド部５７を除いた部分の配線パターン５２を覆うように、配線基板本体４７の面４７Ｂに設けられている。ソルダーレジスト層９７は、パッド部５７を露出する開口部９７Ａを有する。
図２４は、本発明の第２の実施の形態の第１変形例に係る電子部品内蔵基板の断面図である。図２４において、第２の実施の形態の電子部品内蔵基板９０と同一構成部分には、同一符号を付す。
図２４を参照するに、第２の実施の形態の第１変形例に係る電子部品内蔵基板１００は、第２の実施の形態の電子部品内蔵基板９０の構成に、さらに第１の電子部品１４と第１の配線基板１１との隙間を充填する第１のアンダーフィル樹脂７１と、第２の電子部品１５と第２の配線基板１２との隙間を充填する第２のアンダーフィル樹脂７２とを設けた以外は、電子部品内蔵基板９０と同様に構成される。
このように、第１の電子部品１４と第１の配線基板１１との隙間を充填する第１のアンダーフィル樹脂７１と、第２の電子部品１５と第２の配線基板１２との隙間を充填する第２のアンダーフィル樹脂７２とを設けることにより、第１の電子部品１４と第１の配線基板１１との電気的接続信頼性、及び第２の電子部品１５と第２の配線基板１２との電気的接続信頼性を向上させることができる。
また、上記構成とされた第２の実施の形態の第１変形例に係る電子部品内蔵基板１００は、第２の実施の形態の電子部品内蔵基板９０と同様な効果を得ることができる。
図２５は、本発明の第２の実施の形態の第２変形例に係る電子部品内蔵基板の断面図である。図２５において、第２の実施の形態の電子部品内蔵基板９０、及び第１の実施の形態の第２変形例に係る電子部品内蔵基板７５と同一構成部分には、同一符号を付す。
図２５を参照するに、第２の実施の形態の第２変形例に係る電子部品内蔵基板１０５は、第２の実施の形態の電子部品内蔵基板９０に設けられた第２の電子部品１５の代わりに、第１の実施の形態の第２変形例に係る電子部品内蔵基板７５に設けられた複数の第２の電子部品７６を設けた以外は、電子部品内蔵基板９０と同様に構成される。
上記構成とされた第２の実施の形態の第２変形例に係る電子部品内蔵基板１０５は、第２の実施の形態の電子部品内蔵基板９０と同様な効果を得ることができる。
図２６は、本発明の第２の実施の形態の第３変形例に係る電子部品内蔵基板の断面図である。図２６において、第２の実施の形態の電子部品内蔵基板９０、及び第１の実施の形態の第３変形例に係る電子部品内蔵基板８０と同一構成部分には、同一符号を付す。
図２６を参照するに、第２の実施の形態の第３変形例に係る電子部品内蔵基板１１０は、第２の実施の形態の電子部品内蔵基板９０に設けられた第１の電子部品１４の代わりに、第１の実施の形態の第３変形例に係る電子部品内蔵基板８０に設けられた複数の第１の電子部品８１を設けた以外は、電子部品内蔵基板９０と同様に構成される。
上記構成とされた第２の実施の形態の第３変形例に係る電子部品内蔵基板１１０は、第２の実施の形態の電子部品内蔵基板９０と同様な効果を得ることができる。
図２７〜図３２は、本発明の第２の実施の形態に係る電子部品内蔵基板の製造工程を示す図である。図２７〜図３２において、第２の実施の形態の電子部品内蔵基板９０と同一構成部分には同一符号を付す。
図２７〜３２を参照して、第２の実施の形態の電子部品内蔵基板９０の製造方法について説明する。始めに、図２７に示す工程では、第１の実施の形態で説明した図１３に示す構造体に設けられた配線パターン３７（具体的には、第１の電子部品１４の実装領域以外の部分の配線パターン３７）に、第１の導電性ボール９３を形成する。第１の導電性ボール９３としては、例えば、はんだボール、ＣｕコアとＣｕコアを覆うはんだとを備えたＣｕコアはんだボール等を用いることができる。第１の導電性ボール９３の直径は、例えば、２００μｍとすることができる。
次いで、図２８に示す工程では、第１の実施の形態で説明した図１５に示す構造体に設けられた配線パターン５１（具体的には、第２の電子部品１５の実装領域以外の部分の配線パターン５１）に、第２の導電性ボール９４を形成する。第２の導電性ボール９４としては、例えば、はんだボール、ＣｕコアとＣｕコアを覆うはんだとを備えたＣｕコアはんだボール等を用いることができる。第２の導電性ボール９４の直径は、例えば、２００μｍとすることができる。
次いで、図２９に示す工程では、板状とされ、第１及び第２の電子部品１４，１５が収容される第１の貫通部８５と、第１及び第２の導電性ボール９３，９４を収容する第２の貫通部１２２とを有すると共に、半硬化状態とされた樹脂部材９２を形成する（樹脂部材形成工程）。樹脂部材９２の母材としては、例えば、半硬化状態とされたプリプレグ樹脂（具体的には、例えば、ガラス繊維に樹脂を含浸させた絶縁部材）を用いることができる。第１及び第２の貫通部８５，１２２は、例えば、打ち抜き加工により形成することができる。半硬化状態とされた樹脂部材９２は、図２３に示す完全に硬化した樹脂部材９２の厚さＤよりも厚い。半硬化状態とされた樹脂部材９２の厚さＥは、例えば、６００μｍとすることができる。
次いで、図３０に示す工程では、半硬化状態とされた樹脂部材９２の上面９２Ａ側から第１の貫通部８５に、第１の配線基板１１に表面実装された第１の電子部品１４を挿入すると共に、半硬化状態とされた樹脂部材９２の上面９２Ａ側から第２の貫通部１２２に第１の配線基板１１に設けられた第１の導電性ボール９３を挿入する。次いで、半硬化状態とされた樹脂部材９２の下面９２Ｂ側から第１の貫通部８５に第２の配線基板１２に表面実装された第２の電子部品１５を挿入すると共に、半硬化状態とされた樹脂部材９２の下面９２Ｂ側から第２の貫通部１２２に第２の配線基板１２に設けられた第２の導電性ボール９４を挿入することで、第２の電子部品１５及び第２の導電性ボール９４が設けられた第２の配線基板１２と、半硬化状態とされた樹脂部材９２と、第１の電子部品１４及び第１の導電性ボール９３が設けられた第１の配線基板１１とが積層された積層体１２５を形成する（積層体形成工程）。
このとき、第１の配線基板１１は、樹脂部材９２の上面９２Ａと接触し、第２の配線基板１２は、樹脂部材９２の下面９２Ｂと接触する。また、第１の貫通部８５に挿入された第１の電子部品１４と、第１の貫通部８５に挿入された第２の電子部品１５との間には、図２３に示す隙間Ａよりも大きな隙間が形成されている。また、第２の貫通部１２２に収容された第１及び第２の導電性ボール９３，９４は、離間した状態で対向配置されている。
次いで、図３１に示す工程では、積層体１２５を加熱した状態でプレスして、第１の導電性ボール９３と第２の導電性ボール９４とを接触させると共に、図３０に示す半硬化状態とされた樹脂部材９２を完全に硬化させて、完全に硬化した樹脂部材９２により、第１の電子部品１４及び第１の導電性ボール９３が設けられた第１の配線基板１１と、第２の電子部品１５及び第２の導電性ボール９４が設けられた第２の配線基板１２との間を封止する（封止工程）。
半硬化状態の樹脂部材９２の母材がプリプレグ樹脂の場合、上記封止工程において、第１の電子部品１４と第１の配線基板１１との隙間、第２の電子部品１５と第２の配線基板１２との隙間、及び第１の電子部品１４と第２の電子部品１５と隙間Ａに、プリプレグ樹脂を構成する樹脂のみが充填される。
このように、半硬化状態とされた樹脂部材９２の第１の貫通部８５に、第１の配線基板１１に表面実装された第１の電子部品１４と第２の配線基板１２に表面実装された第２の電子部品１５とを挿入して、第１の電子部品１４と第２の電子部品１５とを対向配置させると共に、第１の配線基板１１に設けられた第１の導電性ボール９３と第２の配線基板１２に設けられた第２の導電性ボール９４とを挿入して、第１の導電性ボール９３と第２の導電性ボール９４とを対向配置させることにより、第１の電子部品１４及び第１の導電性ボール９３が設けられた第１の配線基板１１と、半硬化状態とされ、第１及び第２の貫通部８５，１２２を有する樹脂部材９２と、第２の電子部品１５及び第２の導電性ボール９４が設けられた第２の配線基板１２とが積層された積層体１２５を形成し、その後、積層体１２５を加熱した状態でプレスして、第１の導電性ボール９３と第２の導電性ボール９４とを接触させると共に、半硬化状態とされた樹脂部材９２を完全に硬化させて、第１の電子部品１４及び第１の導電性ボール９３が設けられた第１の配線基板１１と、第２の電子部品１５及び第２の導電性ボール９４が設けられた第２の配線基板１２との間を封止することにより、コア基板２０１の両面２０１Ａ，２０１Ｂに実装された電子部品２１１，２１４を内蔵する従来の電子部品内蔵基板２００と比較して、電子部品内蔵基板９０の厚さ方向のサイズを小型化することができる。
また、半硬化状態とされた樹脂部材９２の面９２Ａに第１の電子部品１４及び第１の導電性ボール９３が設けられた第１の配線基板１１を配置し、半硬化状態とされた樹脂部材９２の面９２Ｂに第２の電子部品１５及び第２の導電性ボール９４が設けられた第２の配線基板１２を配置した状態（半硬化状態とされた樹脂部材９２の両面９２Ａ，９２Ｂに略同様な構成とされた構造体が配置された状態）で、加熱により半硬化状態の樹脂部材９２を完全に硬化させて、第１の電子部品１４及び第１の導電性ボール９３が設けられた第１の配線基板１１と、第２の電子部品１５及び第２の導電性ボール９４が設けられた第２の配線基板１２との間を封止することで、電子部品内蔵基板９０に反りが発生することを防止できる。
さらに、積層体１２５を加熱した状態でプレスして、第１の配線基板１１に設けられた第１の導電性ボール９３と、第２の配線基板１２に設けられた第２の導電性ボール９４とを接触させて、第１の配線基板１１と第２の配線基板１２とを電気的に接続することにより、めっき法により形成された貫通電極１９（図８参照）を介して、第１の配線基板１１と第２の配線基板１２とを電気的に接続した電子部品内蔵基板１０，７０，７５，８０と比較して、電子部品内蔵基板９０のコストを低減することができる。
なお、本実施の形態の第２変形例の電子部品内蔵基板１００は、先に説明した図３０示す工程（積層体形成工程）の前に、第１のアンダーフィル樹脂７１を形成する工程（第１のアンダーフィル樹脂形成工程）と、第２のアンダーフィル樹脂７２を形成する工程（第２のアンダーフィル樹脂形成工程）とを設ける以外は、本実施の形態の電子部品内蔵基板９０と同様な手法により製造することができる。
このように、積層体形成工程の前に、第１の電子部品１４と第１の配線基板１１との隙間を充填する第１のアンダーフィル樹脂７１を形成する第１のアンダーフィル樹脂形成工程と、第２の電子部品実装工程と積層体形成工程との間に、第２の電子部品１５と第２の配線基板１２との隙間を充填する第２のアンダーフィル樹脂７２を形成する第２のアンダーフィル樹脂形成工程と、を設けることにより、第１の電子部品１４と第１の配線基板１１との間の電気的接続信頼性、及び第２の電子部品１５と第２の配線基板１２との間の電気的接続信頼性を向上させることができる。
また、第２の実施の形態の第２変形例の電子部品内蔵基板１０５、及び第２の実施の形態の第３変形例の電子部品内蔵基板１１０は、第２の実施の形態の電子部品内蔵基板９０と同様な手法により製造することができる。
図３３は、本発明の第２の実施の形態の第４変形例に係る電子部品内蔵基板の断面図である。図３３において、第２の実施の形態の電子部品内蔵基板９０と同一構成部分には同一符号を付す。
図３３を参照するに、第２の実施の形態の第４変形例に係る電子部品内蔵基板１３０は、第２の実施の形態の電子部品内蔵基板９０の構成に、さらにソルダーレジスト層１３１，１３２を設けた以外は、電子部品内蔵基板９０と同様に構成される。
ソルダーレジスト層１３１は、第１の配線基板１１に設けられている。ソルダーレジスト層１３１は、パッド部４２及び第１の導電性ボール９３の配設領域を除いた部分の配線パターン３７を覆うように、配線基板本体３５の面３５Ａに設けられている。
ソルダーレジスト層１３２は、第２の配線基板１２に設けられている。ソルダーレジスト層１３２は、パッド部５６及び第２の導電性ボール９４の配設領域を除いた部分の配線パターン５１を覆うように、配線基板本体４７の面４７Ａに設けられている。
本実施の形態の第４変形例に係る電子部品内蔵基板によれば、配線基板本体３５の面３５Ａに、パッド部４２及び第１の導電性ボール９３の配設領域を除いた部分の配線パターン３７を覆うソルダーレジスト層１３１を設けることにより、第１の配線基板１１に第１の導電性ボール９３を接合させる際、溶融したはんだ（第１の導電性ボール９３を構成するはんだ）の流出により、隣り合う配線パターン３７がショートすることを防止できる。
また、配線基板本体４７の面４７Ａに、パッド部５６及び第２の導電性ボール９４の配設領域を除いた部分の配線パターン５１を覆うソルダーレジスト層１３２を設けることにより、第２の配線基板１２と第２の導電性ボール９４とを接合させる際、溶融したはんだ（第２の導電性ボール９４を構成するはんだ）の流出により、隣り合う配線パターン５１がショートすることを防止できる。
なお、上記構成とされた第２の実施の形態の第４変形例に係る電子部品内蔵基板１３０は、第２の実施の形態の電子部品内蔵基板９０と同様な効果を得ることができる。
図３４〜図３７は、本発明の第２の実施の形態の第４変形例に係る電子部品内蔵基板の製造工程を示す図である。図３４〜図３７において、第２の実施の形態の第４変形例に係る電子部品内蔵基板１３０と同一構成部分には同一符号を付す。
図３４〜図３７を参照して、本発明の第２の実施の形態の第４変形例に係る電子部品内蔵基板１３０の製造方法について説明する。
始めに、図３４に示す工程では、第１の実施の形態で説明した図１２に示す第１の配線基板１１を形成した後、配線基板本体３５の面３５Ａに、パッド部４２及び第１の導電性ボール９３の配設領域を除いた部分の配線パターン３７を覆うソルダーレジスト層１３１を形成すると共に、配線基板本体３５の面３５Ｂに、パッド部４４を除いた部分の配線パターン３８を覆うソルダーレジスト層９６を形成する。
次いで、図３５に示す工程では、パッド部４２に第１の電子部品１４を表面実装（第１の電子部品実装工程）し、その後、第１の導電性ボール９３の配設領域に対応する部分の配線パターン３７に第１の導電性ボール９３を形成する。第１の電子部品実装工程では、例えば、パッド部４２上に溶融させたはんだ３１を準備し、溶融させたはんだ３１に第１の電子部品１４の電極パッド６１に設けられたバンプ２８を押し当てることで、パッド部４２上にバンプ２８を固定する。
このように、配線基板本体３５の面３５Ａに、パッド部４２及び第１の導電性ボール９３の配設領域を除いた部分の配線パターン３７を覆うソルダーレジスト層１３１を形成し、その後、パッド部４２に第１の電子部品１４を表面実装し、配線パターン３７に第１の導電性ボール９３を形成することで、溶融したはんだ（具体的には、はんだ３１及び第１の導電性ボール９３を構成するはんだ）により、隣り合う配線パターン３７がショートすることを防止できる。
次いで、図３６に示す工程では、第１の実施の形態で説明した図１４に示す第２の配線基板１２を形成した後、配線基板本体４７の面４７Ａに、パッド部５６及び第２の導電性ボール９４の配設領域を除いた部分の配線パターン５１を覆うソルダーレジスト層１３２を形成すると共に、配線基板本体４７の面４７Ｂに、パッド部５７を除いた部分の配線パターン５２を覆うソルダーレジスト層９７を形成する。
次いで、図３７に示す工程では、パッド部５６に第２の電子部品１５を表面実装（第２の電子部品実装工程）し、その後、第２の導電性ボール９４の配設領域に対応する部分の配線パターン５１に第２の導電性ボール９４を形成する。第２の電子部品実装工程では、例えば、パッド部５６上に溶融させたはんだ３２を準備し、溶融させたはんだ３２に第２の電子部品１５の電極パッド６３に設けられたバンプ２９を押し当てることで、パッド部５６上にバンプ２９を固定する。
このように、配線基板本体４７の面４７Ａに、パッド部５６及び第２の導電性ボール９４の配設領域を除いた部分の配線パターン５１を覆うソルダーレジスト層１３２を形成し、その後、パッド部５６に第２の電子部品１５を表面実装し、配線パターン５１に第２の導電性ボール９４を形成することで、溶融したはんだ（具体的には、はんだ３２及び第２の導電性ボール９４を構成するはんだ）により、隣り合う配線パターン５１がショートすることを防止できる。
その後、本実施の形態で説明した図３０〜図３２に示す工程と同様な処理を行うことで、本実施の形態の第４変形例に係る電子部品内蔵基板１３０が製造される。
本実施の形態の第４変形例に係る電子部品内蔵基板の製造方法によれば、配線基板本体３５の面３５Ａに、パッド部４２及び第１の導電性ボール９３の配設領域を除いた部分の配線パターン３７を覆うソルダーレジスト層１３１を形成し、その後、パッド部４２に第１の電子部品１４を表面実装し、配線パターン３７に第１の導電性ボール９３を形成することで、溶融したはんだ（具体的には、はんだ３１及び第１の導電性ボール９３を構成するはんだ）により、隣り合う配線パターン３７がショートすることを防止できる。
また、配線基板本体４７の面４７Ａに、パッド部５６及び第２の導電性ボール９４の配設領域を除いた部分の配線パターン５１を覆うソルダーレジスト層１３２を形成し、その後、パッド部５６に第２の電子部品１５を表面実装し、配線パターン５１に第２の導電性ボール９４を形成することで、溶融したはんだ（具体的には、はんだ３２及び第２の導電性ボール９４を構成するはんだ）により、隣り合う配線パターン５１がショートすることを防止できる。
以上、本発明の好ましい実施の形態について詳述したが、本発明はかかる特定の実施の形態に限定されるものではなく、特許請求の範囲内に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
例えば、上記説明した電子部品内蔵基板９０，１００，１０５，１１０，１３０では、第１の電子部品１４と第２の電子部品１５との間に隙間Ａを形成した場合を例に挙げて説明したが、第１の電子部品１４の面１４Ａと第２の電子部品１５の面１５Ａとが接触するように、第１及び第２の電子部品１４，１５を配置してもよい。
本発明は、複数の電子部品の内蔵した電子部品内蔵基板及びその製造方法に適用できる。
従来の電子部品内蔵基板の断面図である。 従来の電子部品内蔵基板の製造工程を示す図（その１）である。 従来の電子部品内蔵基板の製造工程を示す図（その２）である。 従来の電子部品内蔵基板の製造工程を示す図（その３）である。 従来の電子部品内蔵基板の製造工程を示す図（その４）である。 従来の電子部品内蔵基板の製造工程を示す図（その５）である。 従来の電子部品内蔵基板の製造工程を示す図（その６）である。 本発明の第１の実施の形態に係る電子部品内蔵基板の断面図である。 本発明の第１の実施の形態の第１変形例に係る電子部品内蔵基板の断面図である。 本発明の第１の実施の形態の第２変形例に係る電子部品内蔵基板の断面図である。 本発明の第１の実施の形態の第３変形例に係る電子部品内蔵基板の断面図である。 本発明の第１の実施の形態に係る電子部品内蔵基板の製造工程を示す図（その１）である。 本発明の第１の実施の形態に係る電子部品内蔵基板の製造工程を示す図（その２）である。 本発明の第１の実施の形態に係る電子部品内蔵基板の製造工程を示す図（その３）である。 本発明の第１の実施の形態に係る電子部品内蔵基板の製造工程を示す図（その４）である。 本発明の第１の実施の形態に係る電子部品内蔵基板の製造工程を示す図（その５）である。 本発明の第１の実施の形態に係る電子部品内蔵基板の製造工程を示す図（その６）である。 本発明の第１の実施の形態に係る電子部品内蔵基板の製造工程を示す図（その７）である。 本発明の第１の実施の形態に係る電子部品内蔵基板の製造工程を示す図（その８）である。 本発明の第１の実施の形態に係る電子部品内蔵基板の製造工程を示す図（その９）である。 本発明の第１の実施の形態に係る電子部品内蔵基板の製造工程を示す図（その１０）である。 本発明の第１の実施の形態に係る電子部品内蔵基板の製造工程を示す図（その１１）である。 本発明の第２の実施の形態に係る電子部品内蔵基板の断面図である。 本発明の第２の実施の形態の第１変形例に係る電子部品内蔵基板の断面図である。 本発明の第２の実施の形態の第２変形例に係る電子部品内蔵基板の断面図である。 本発明の第２の実施の形態の第３変形例に係る電子部品内蔵基板の断面図である。 本発明の第２の実施の形態に係る電子部品内蔵基板の製造工程を示す図（その１）である。 本発明の第２の実施の形態に係る電子部品内蔵基板の製造工程を示す図（その２）である。 本発明の第２の実施の形態に係る電子部品内蔵基板の製造工程を示す図（その３）である。 本発明の第２の実施の形態に係る電子部品内蔵基板の製造工程を示す図（その４）である。 本発明の第２の実施の形態に係る電子部品内蔵基板の製造工程を示す図（その５）である。 本発明の第２の実施の形態に係る電子部品内蔵基板の製造工程を示す図（その６）である。 本発明の第２の実施の形態の第４変形例に係る電子部品内蔵基板の断面図である。 本発明の第２の実施の形態の第４変形例に係る電子部品内蔵基板の製造工程を示す図（その１）である。 本発明の第２の実施の形態の第４変形例に係る電子部品内蔵基板の製造工程を示す図（その２）である。 本発明の第２の実施の形態の第４変形例に係る電子部品内蔵基板の製造工程を示す図（その３）である。 本発明の第２の実施の形態の第４変形例に係る電子部品内蔵基板の製造工程を示す図（その４）である。
符号の説明
１０，７０，７５，８０，９０，１００，１０５，１１０，１３０ 電子部品内蔵基板
１１ 第１の配線基板
１２ 第２の配線基板
１４，８１ 第１の電子部品
１４Ａ，１５Ａ，３５Ａ，３５Ｂ，４７Ａ，４７Ｂ，７６Ａ，８１Ａ 面
１５，７６ 第２の電子部品
１６，９２ 樹脂部材
１６Ａ，９２Ａ 上面
１６Ｂ，９２Ｂ 下面
１８ 貫通孔
１９ 貫通電極
２２，９６，９７，１３１，１３２ ソルダーレジスト層
２２Ａ，２２Ｂ，９６Ａ，９７Ａ 開口部
２４ 第１の外部接続端子
２５ 第２の外部接続端子
２８，２９ バンプ
３１，３２ はんだ
３５，４７ 配線基板本体
３７〜３９，５１〜５３ 配線パターン
４２，４４，５６，５７ パッド部
６１，６３ 電極パッド
７１ 第１のアンダーフィル樹脂
７２ 第２のアンダーフィル樹脂
８５ 第１の貫通部
８７，１２５ 積層体
９３ 第１の導電性ボール
９４ 第２の導電性ボール
１２２ 第２の貫通部
Ａ 隙間
Ｂ，Ｃ，Ｄ，Ｅ 厚さ

Claims (13)

  1. 第１の配線基板本体及び該第１の配線基板本体の第１の面に設けられた第１の配線パターンを有する第１の配線基板と、
    前記第１の配線パターンに表面実装された第１の電子部品と、
    第２の配線基板本体及び該第２の配線基板本体の第１の面に設けられた第２の配線パターンを有し、前記第１の配線基板本体の第１の面と前記第２の配線基板本体の第１の面とが対向するように、前記第１の配線基板の下方に配置された第２の配線基板と、
    前記第２の配線パターンに表面実装されると共に、前記第１の電子部品と対向するように配置された第２の電子部品と、
    前記第１の電子部品が接続された前記第１の配線基板と、前記第２の電子部品が接続された前記第２の配線基板との間を封止する樹脂部材と、を有することを特徴とする電子部品内蔵基板。
  2. 前記第１の電子部品と前記第２の電子部品との間に設けられた部分の前記樹脂部材は、樹脂であることを特徴とする請求項１記載の電子部品内蔵基板。
  3. 前記樹脂部材は、完全に硬化しており、半硬化状態とされた前記樹脂部材の母材は、前記第１及び第２の電子部品の配設領域に対応する部分に前記第１及び第２の電子部品を収容する第１の貫通部を有したプリプレグ樹脂であることを特徴とする請求項１または２記載の電子部品内蔵基板。
  4. 前記第１の電子部品と前記第１の配線基板との隙間を充填する第１のアンダーフィル樹脂と、前記第２の電子部品と前記第２の配線基板との隙間を充填する第２のアンダーフィル樹脂とを設けたことを特徴とする請求項１ないし３のうち、いずれか１項記載の電子部品内蔵基板。
  5. 前記第２の電子部品と対向する部分の前記第１の電子部品の面の面積が、前記第１の電子部品と対向する部分の前記第２の電子部品の面の面積よりも大きい場合、前記第１の電子部品と対向するように、複数の前記第２の電子部品を配置することを特徴とする請求項１ないし４のうち、いずれか１項記載の電子部品内蔵基板。
  6. 前記第１の電子部品と対向する部分の前記第２の電子部品の面の面積が、前記第２の電子部品と対向する部分の前記第１の電子部品の面の面積よりも大きい場合、前記第２の電子部品と対向するように、複数の前記第１の電子部品を配置することを特徴とする請求項１ないし４のうち、いずれか１項記載の電子部品内蔵基板。
  7. 前記第１の配線基板は、前記第１の配線基板本体の第１の面とは反対側に位置する前記第１の配線基板本体の第２の面に、第１の外部接続端子が接続される第３の配線パターンを有し、
    前記第２の配線基板は、前記第２の配線基板本体の第１の面とは反対側に位置する前記第２の配線基板本体の第２の面に、第２の外部接続端子が接続される第４の配線パターンを有し、
    前記樹脂部材の母材は、前記第１の配線パターンと前記第２の配線パターンとが対向する部分に前記第１の配線パターンの一部と前記第２の配線パターンの一部とを露出する第２の貫通部を有しており、
    前記第２の貫通部の形成領域に対応する部分の前記第１の配線パターンに、前記第２の貫通部に収容される第１の導電性ボールを設け、前記第２の貫通部の形成領域に対応する部分の前記第２の配線パターンに、前記第２の貫通部に収容される第２の導電性ボールを設けると共に、前記第１の導電性ボールと前記第２の導電性ボールとを接触させたことを特徴とする請求項１ないし６のうち、いずれか１項記載の電子部品内蔵基板。
  8. 前記第１の配線基板本体に、前記第１の配線パターンと前記第３の配線パターンとを電気的に接続する配線パターンを設けると共に、
    前記第２の配線基板本体に、前記第２の配線パターンと前記第４の配線パターンとを電気的に接続する配線パターンを設けたことを特徴とする請求項７記載の電子部品内蔵基板。
  9. 前記第１の配線基板は、前記第１の配線基板本体の第１の面とは反対側に位置する前記第１の配線基板本体の第２の面に、第１の外部接続端子が接続される第３の配線パターンを有し、
    前記第２の配線基板は、前記第２の配線基板本体の第１の面とは反対側に位置する前記第２の配線基板本体の第２の面に、第２の外部接続端子が接続される第４の配線パターンを有しており、
    前記第１の配線基板本体、前記樹脂部材、及び前記第２の配線基板本体を貫通すると共に、前記第１乃至第４の配線パターンと接続された貫通電極を設けたことを特徴とする請求項１ないし６のうち、いずれか１項記載の電子部品内蔵基板。
  10. 第１の配線基板本体及び該第１の配線基板本体の第１の面に設けられた第１の配線パターンを備えた第１の配線基板を形成する第１の配線基板形成工程と、
    前記第１の配線パターンに第１の電子部品を表面実装する第１の電子部品実装工程と、
    第２の配線基板本体及び該第２の配線基板本体の第１の面に設けられた第２の配線パターンを備えた第２の配線基板を形成する第２の配線基板形成工程と、
    前記第２の配線パターンに第２の電子部品を表面実装する第２の電子部品実装工程と、
    板状とされ、前記第１及び第２の電子部品が収容される第１の貫通部を有すると共に、半硬化状態とされた樹脂部材を形成する樹脂部材形成工程と、
    前記第１の貫通部に、前記第１の配線基板に表面実装された前記第１の電子部品と前記第２の配線基板に表面実装された前記第２の電子部品とを挿入して、前記第１の電子部品及び前記第２の電子部品を対向配置させることにより、前記第１の電子部品が表面実装された第１の配線基板と、前記半硬化状態とされた樹脂部材と、前記第２の電子部品が表面実装された第２の配線基板とが積層された積層体を形成する積層体形成工程と、
    前記積層体を加熱した状態でプレスして、前記半硬化状態とされた樹脂部材を完全に硬化させることにより、前記第１の電子部品が表面実装された前記第１の配線基板と、前記第２の電子部品が表面実装された前記第２の配線基板との間を封止する封止工程と、を含むことを特徴とする電子部品内蔵基板の製造方法。
  11. 前記第１の配線基板形成工程では、前記第１の電子部品の実装領域以外に配置された部分の前記第１の配線パターンに第１の導電性ボールを形成すると共に、前記第１の配線基板本体の第１の面とは反対側に位置する前記第１の配線基板本体の第２の面に、第１の外部接続端子が接続され、前記第１の配線パターンと電気的に接続された第３の配線パターンを形成し、
    前記第２の配線基板形成工程では、前記第２の電子部品の実装領域以外に配置された部分の前記第２の配線パターンに、前記第１の導電性ボールと対向する第２の導電性ボールを形成すると共に、前記第２の配線基板本体の第１の面とは反対側に位置する前記第２の配線基板本体の第２の面に、第２の外部接続端子が接続され、前記第２の配線パターンと電気的に接続される第４の配線パターンを形成し、
    前記樹脂部材形成工程では、前記第１の電子部品の実装領域以外に配置された部分の前記第１の配線パターンと、前記第２の電子部品の実装領域以外に配置された部分の前記第２の配線パターンとの間に位置する部分の前記半硬化状態とされた樹脂部材に、前記第１及び第２の導電性ボールを収容する第２の貫通部を形成し、
    前記封止工程では、前記プレスにより前記第１の導電性ボールと前記第２の導電性ボールとを接触させると共に、完全に硬化した前記樹脂部材により前記第１の電子部品が表面実装された第１の配線基板と、前記第２の電子部品が表面実装された第２の配線基板との間を封止することを特徴とする請求項１０記載の電子部品内蔵基板の製造方法。
  12. 前記樹脂部材は、プリプレグ樹脂であり、
    前記封止工程において、前記第１の電子部品と前記第２の電子部品との間は、前記プリプレグ樹脂に含まれる樹脂により封止されることを特徴とする請求項１０または１１記載の電子部品内蔵基板の製造方法。
  13. 前記積層体形成工程の前に、前記第１の電子部品と前記第１の配線基板との隙間を充填する第１のアンダーフィル樹脂を形成する第１のアンダーフィル樹脂形成工程と、前記第２の電子部品と前記第２の配線基板との隙間を充填する第２のアンダーフィル樹脂を形成する第２のアンダーフィル樹脂形成工程と、を設けたことを特徴とする請求項１０ないし１２のうち、いずれか１項記載の電子部品内蔵基板の製造方法。
JP2008315513A 2008-12-11 2008-12-11 電子部品内蔵基板及びその製造方法 Pending JP2010141098A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2008315513A JP2010141098A (ja) 2008-12-11 2008-12-11 電子部品内蔵基板及びその製造方法
US12/635,066 US8559184B2 (en) 2008-12-11 2009-12-10 Electronic component built-in substrate and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008315513A JP2010141098A (ja) 2008-12-11 2008-12-11 電子部品内蔵基板及びその製造方法

Publications (2)

Publication Number Publication Date
JP2010141098A true JP2010141098A (ja) 2010-06-24
JP2010141098A5 JP2010141098A5 (ja) 2012-01-12

Family

ID=42240265

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008315513A Pending JP2010141098A (ja) 2008-12-11 2008-12-11 電子部品内蔵基板及びその製造方法

Country Status (2)

Country Link
US (1) US8559184B2 (ja)
JP (1) JP2010141098A (ja)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011187681A (ja) * 2010-03-09 2011-09-22 Toshiba Corp 半導体装置の製造方法および半導体装置
CN102986314B (zh) * 2010-07-06 2016-10-12 株式会社藤仓 层叠配线基板及其制造方法
US8472207B2 (en) * 2011-01-14 2013-06-25 Harris Corporation Electronic device having liquid crystal polymer solder mask and outer sealing layers, and associated methods
US8649183B2 (en) 2011-02-10 2014-02-11 Mulpin Research Laboratories, Ltd. Electronic assembly
TWI425886B (zh) * 2011-06-07 2014-02-01 Unimicron Technology Corp 嵌埋有電子元件之封裝結構及其製法
KR20130097481A (ko) * 2012-02-24 2013-09-03 삼성전자주식회사 인쇄회로기판(ｐｃｂ) 및 그 ｐｃｂ를 포함한 메모리 모듈
JP5285819B1 (ja) * 2012-11-07 2013-09-11 太陽誘電株式会社 電子回路モジュール
KR101420526B1 (ko) * 2012-11-29 2014-07-17 삼성전기주식회사 전자부품 내장기판 및 그 제조방법
DE102017209249A1 (de) * 2017-05-31 2018-12-06 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zur herstellung eines packages und package
KR20190012485A (ko) * 2017-07-27 2019-02-11 삼성전기주식회사 인쇄회로기판 및 그 제조 방법
JP6835971B2 (ja) * 2017-08-04 2021-02-24 株式会社フジクラ 多層プリント配線板の製造方法及び多層プリント配線板
US10553563B2 (en) * 2018-05-30 2020-02-04 Epistar Corporation Electronic device
US10790232B2 (en) * 2018-09-15 2020-09-29 International Business Machines Corporation Controlling warp in semiconductor laminated substrates with conductive material layout and orientation
KR20220005236A (ko) * 2020-07-06 2022-01-13 삼성전기주식회사 전자부품 내장기판

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005142178A (ja) * 2003-11-04 2005-06-02 Cmk Corp 電子部品内蔵多層プリント配線板
JP2006156669A (ja) * 2004-11-29 2006-06-15 Dainippon Printing Co Ltd 部品内蔵配線板、部品内蔵配線板の製造方法
JP2007173570A (ja) * 2005-12-22 2007-07-05 Matsushita Electric Ind Co Ltd 半導体装置、その製造方法、および半導体装置を備えた電子機器
JP2008205290A (ja) * 2007-02-21 2008-09-04 Fujitsu Ltd 部品内蔵基板及びその製造方法
JP2008294475A (ja) * 2001-10-18 2008-12-04 Panasonic Corp 部品内蔵モジュールの製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3619395B2 (ja) * 1999-07-30 2005-02-09 京セラ株式会社 半導体素子内蔵配線基板およびその製造方法
KR100335717B1 (ko) * 2000-02-18 2002-05-08 윤종용 고용량 메모리 카드
US7485489B2 (en) * 2002-06-19 2009-02-03 Bjoersell Sten Electronics circuit manufacture
US7394663B2 (en) * 2003-02-18 2008-07-01 Matsushita Electric Industrial Co., Ltd. Electronic component built-in module and method of manufacturing the same
US8093506B2 (en) * 2006-12-21 2012-01-10 Ngk Spark Plug Co., Ltd. Multilayer wiring board and power supply structure to be embedded in multilayer wiring board

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008294475A (ja) * 2001-10-18 2008-12-04 Panasonic Corp 部品内蔵モジュールの製造方法
JP2005142178A (ja) * 2003-11-04 2005-06-02 Cmk Corp 電子部品内蔵多層プリント配線板
JP2006156669A (ja) * 2004-11-29 2006-06-15 Dainippon Printing Co Ltd 部品内蔵配線板、部品内蔵配線板の製造方法
JP2007173570A (ja) * 2005-12-22 2007-07-05 Matsushita Electric Ind Co Ltd 半導体装置、その製造方法、および半導体装置を備えた電子機器
JP2008205290A (ja) * 2007-02-21 2008-09-04 Fujitsu Ltd 部品内蔵基板及びその製造方法

Also Published As

Publication number Publication date
US20100149768A1 (en) 2010-06-17
US8559184B2 (en) 2013-10-15

Similar Documents

Publication Publication Date Title
JP2010141098A (ja) 電子部品内蔵基板及びその製造方法
TWI458415B (zh) 多層印刷配線板及其製造方法
JP5191889B2 (ja) 部品内蔵配線板の製造方法
JP5389770B2 (ja) 電子素子内蔵印刷回路基板及びその製造方法
JP5427305B1 (ja) 部品内蔵基板及びその製造方法並びに実装体
JP2007266196A (ja) 多層プリント配線板及びその製造方法
KR101438915B1 (ko) 인쇄회로기판 및 그의 제조 방법
JP2017034059A (ja) プリント配線板、半導体パッケージおよびプリント配線板の製造方法
WO2011030542A2 (ja) 電子部品モジュールおよびその製造方法
JP5454681B2 (ja) モジュール基板およびその製造方法
JP5462450B2 (ja) 部品内蔵プリント配線板及び部品内蔵プリント配線板の製造方法
KR102268388B1 (ko) 인쇄회로기판 및 그 제조방법
JP2006156669A (ja) 部品内蔵配線板、部品内蔵配線板の製造方法
JP5108253B2 (ja) 部品実装モジュール
JP4657870B2 (ja) 部品内蔵配線板、部品内蔵配線板の製造方法
JP2017143096A (ja) 配線基板、半導体装置及び配線基板の製造方法
JP2007295008A (ja) 電子部品内蔵配線基板の製造方法
JP5671857B2 (ja) 埋め込み部品具有配線板の製造方法
JP2009130095A (ja) 部品内蔵配線板、部品内蔵配線板の製造方法
JP6068167B2 (ja) 配線基板およびその製造方法
JP6062884B2 (ja) 部品内蔵基板及びその製造方法並びに実装体
JP2007335487A (ja) 半導体装置およびその製造方法
JP2007335487A5 (ja)
JP2008311508A (ja) 電子部品パッケージおよびその製造方法
JP2008181921A (ja) 電子部品内蔵基板とこれを用いた電子機器、およびその製造方法

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111116

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20111116

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130130

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130205

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130604