KR101966317B1 - 인쇄회로기판의 제조방법 - Google Patents

인쇄회로기판의 제조방법 Download PDF

Info

Publication number
KR101966317B1
KR101966317B1 KR1020110114779A KR20110114779A KR101966317B1 KR 101966317 B1 KR101966317 B1 KR 101966317B1 KR 1020110114779 A KR1020110114779 A KR 1020110114779A KR 20110114779 A KR20110114779 A KR 20110114779A KR 101966317 B1 KR101966317 B1 KR 101966317B1
Authority
KR
South Korea
Prior art keywords
wiring pattern
wiring
plating lead
connection pad
forming
Prior art date
Application number
KR1020110114779A
Other languages
English (en)
Other versions
KR20130049643A (ko
Inventor
조영일
이동욱
손준형
신동광
최우정
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020110114779A priority Critical patent/KR101966317B1/ko
Publication of KR20130049643A publication Critical patent/KR20130049643A/ko
Application granted granted Critical
Publication of KR101966317B1 publication Critical patent/KR101966317B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/243—Reinforcing the conductive pattern characterised by selective plating, e.g. for finish plating of pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/061—Etching masks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

인쇄회로기판의 제조방법이 개시된다. 본 발명의 실시예에 의하면, 배선 패턴과 접속 패드가 형성된 절연 기판이 제공되는 단계; 상기 배선 패턴에 배선 보호층이 형성되는 단계; 상기 배선 패턴과 접속 패드 사이에 도금 인입선이 형성되는 단계; 상기 접속 패드에 표면 처리층이 형성되는 단계; 상기 도금 인입선이 제거되는 단계; 및 상기 접속 패드가 노출되고 배선 패턴이 덮이도록 솔더레지스트가 형성되는 단계를 포함하는 인쇄회로기판의 제조방법을 제공한다.

Description

인쇄회로기판의 제조방법{MANUFACTURING METHOD OF PRINTED CIRCUIT BOARD}
본 발명은 회로 배선의 들뜸이나 배선 폭의 감소를 방지할 수 있는 인쇄회로기판의 제조방법에 관한 것이다.
전자 산업의 발달에 따라 전자 부품의 고기능화, 소형화 등이 요구되고 있다. 전자 부품이 고기능화, 소형화 됨에 따라 기판 상에는 미세한 배선이 형성될 수 있다. 기판의 접속 패드에는 전기적인 접속 상태를 향상시키기 위한 금도층이 도포된다. 이때, 반도체 칩 등의 와이어 본딩, 플립칩 본딩 및 솔더볼이 접속되는 접속 패드에는 전해 도금을 수행하기 위한 도금 인입선이 형성된다. 도금 인입선은 접속 패드에 도금이 완료된 후 제거된다.
기판상에 도금 인입선이 형성되거나 제거될 때에 에칭이 수행된다. 2회의 에칭이 수행됨에 따라 미세한 배선의 폭이 기준에 미달되고, 배선의 들뜸 현상이 발생될 수 있다.
대한민국 특허공개공보 제2003-0008531호(2003.01.09 공개)에는 도금 인입선이 없는 인쇄회로기판을 제공한다. 도금 인입선이 없으므로 인쇄회포기판상에 회로 패턴의 밀집도를 높일 수 있다.
본 발명의 실시예는 회로 배선의 들뜸이나 배선 폭의 감소를 방지할 수 있는 인쇄회로기판의 제조방법을 제공하고자 한다.
본 발명의 일 측면에 따르면, 배선 패턴과 접속 패드가 형성된 절연 기판이 제공되는 단계; 상기 배선 패턴에 배선 보호층이 형성되는 단계; 상기 배선 패턴과 접속 패드 사이에 도금 인입선이 형성되는 단계; 상기 접속 패드에 표면 처리층이 형성되는 단계; 상기 도금 인입선이 제거되는 단계; 및 상기 접속 패드가 노출되고 배선 패턴이 덮이도록 솔더레지스트가 형성되는 단계를 포함하는 인쇄회로기판의 제조방법을 제공한다.
상기 배선 보호층이 형성되는 단계에서는 배선 패턴의 일부분이 노출될 수 있다.
상기 배선 보호층이 형성되는 단계에서는 솔더 레지스트가 도포되어 배선 보호층이 형성될 수 있다.
상기 접속 패드에 표면 처리층이 형성되는 단계는, 상기 도금 인입선과 배선 패턴에 드라이 필름이 도포되는 단계; 및 상기 접속 패드에 표면 처리층이 도포되는 단계를 포함할 수 있다.
상기 도금 인입선이 제거되는 단계는, 상기 드라이 필름이 제거되는 단계; 및
상기 도금 인입선이 에칭되는 단계를 포함할 수 있다.
상기 배선 보호층이 형성되는 단계에서는 상기 배선 패턴에 드라이 필름이 도포되어 배선 보호층이 형성될 수 있다.
상기 접속 패드에 표면 처리층이 형성되는 단계 이전에는, 상기 도금 인입선과 배선 패턴에 드라이 필름이 도포되는 단계를 더 포함할 수 있다.
상기 도금 인입선이 제거되는 단계는, 상기 드라이 필름이 제거되는 단계; 및
상기 도금 인입선이 에칭되는 단계를 포함할 수 있다.
본 발명의 실시예들에 따르면, 회로 배선의 들뜸이나 배선 폭의 감소를 방지할 수 있는 효과가 있다.
도 1 내지 도 6은 본 발명에 따른 인쇄회로기판의 제조방법에 관한 제1실시예를 도시한 도면이다.
도 7 내지 도 12는 본 발명에 따른 인쇄 회로기판의 제조방법에 관한 제2실시예를 도시한 도면이다.
본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변환, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 본 발명을 설명함에 있어서 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다.
이하, 본 발명에 따른 인쇄회로기판의 제조방법에 관한 제1실시예를 첨부도면을 참조하여 상세히 설명하기로 한다.
도 1 내지 도 6은 본 발명에 따른 인쇄회로기판의 제조방법에 관한 제1실시예를 도시한 도면이다.
도 1을 참조하면, 배선 패턴(21)과 접속 패드(22)가 형성된 절연 기판(10)이 제공된다. 절연 기판(10)에 동박과 같은 도전층을 형성할 수 있다. 도전층은 에칭하여 배선 패턴(21)과 접속 패드(22)를 형성할 수 있다. 접속 패드(22)에는 반도체 칩이나 다른 기판과 접속되도록 본딩 패드 또는 솔더볼 패드일 수 있다.
도 2를 참조하면, 배선 패턴(21)에 배선 보호층(23)을 형성할 수 있다. 배선 보호층은 솔더레지스트를 도포하여 형성될 수 있다. 배선 보호층(23)은 실질적으로 솔더레지스트이므로, 본 실시예에서는 배선 보호층(23)을 제1 솔더 레지스트(23)로 칭하기로 한다.
제1 솔더 레지스트(23)는 배선 패턴(21)의 상면과 측면을 커버하여 배선 패턴(21)을 보호한다. 이때, 제1 솔더 레지스트(23)의 일부는 도금 인입선(25)이 배선 패턴(21)과 연결될 수 있도록 개방될 수 있다. 또한, 제1 솔더 레지스트(23)는 배선 패턴(21)의 미세 패턴 부분에만 형성되거나 또는 배선 패턴(21)에 전체적으로 형성될 수 있다.
도 3을 참조하면, 배선 패턴(21)과 접속 패드(22) 사이에 도금 인입선(25)을 형성할 수 있다. 이때, 절연 기판(10)의 일면에 화학동층을 전체적으로 도포한다. 화학 동박을 노광, 현상 및 플래시 에칭함에 의해 도금 인입선(25)을 형성할 수 있다.
배선 패턴(21)은 제1 솔더 레지스트(23)에 의해 덮인 상태에서 화학 동박이 플래시 에칭되므로, 배선 패턴(21)은 도금 인입선(25)을 형성할 때에 배선의 폭 부분이 에칭되거나 회로 들뜸 현상이 발생되는 것을 방지할 수 있다. 특히, 미세한 배선 패턴(21)의 폭이 규정된 기준에 미달되거나 배선 패턴(21)이 절연 기판(10)의 표면으로부터 들뜨는 현상을 방지할 수 있다.
도 4를 참조하면, 접속 패드(22)에 표면 처리층(27)을 형성할 수 있다. 즉, 배선 패턴(21)과 도금 인입선(25)에 드라이 필름(26)을 도포한다. 이때, 접속 패드(22)는 외부에 노출될 수 있다. 다음으로, 접속 패드(22)의 표면에 니켈/금 물질로 전기 도금을 수행하여 표면 처리층(27)을 도포할 수 있다. 여기서, 표면 처리층(27)은 실질적으로 니켈/금 도금층일 수 있다.
표면 처리층(27)은 접속 패드(22)가 반도체 칩이나 외부 기판과의 접속될 때에 본딩 패드와 볼 패드와 전기적으로 접속이 안정적으로 수행되도록 한다.
도 5를 참조하면, 표면 처리층(27)이 형성된 후에는 도금 인입선(25)을 제거할 수 있다. 이때, 드라이 필름(26)이 먼저 제거되고, 도금 인입선(25)이 에칭에 의해 제거될 수 있다. 이 경우, 배선 패턴(21)이 제1 솔더 레지스트(23)에 의해 덮여 있는 상태이므로, 드라이 필름(26)과 도금 인입선(25)을 제거할 때에 배선 패턴(21)이 에칭되는 것을 방지할 수 있다. 따라서, 배선 패턴(21)이 에칭에 의해 배선 폭이 감소되거나 절연 기판(10)의 표면에서 들뜨는 현상을 방지할 수 있다.
도 6을 참조하면, 접속 패드(22)가 노출되고 배선 패턴(21)이 덮이도록 제2 솔더 레지스트(29)를 형성할 수 있다. 따라서, 제2 솔더 레지스트(29)는 접속 패드(22)에 반도체 칩이나 외부 기판이 접속될 때에 배선 패턴(21)에 솔더링 물질이 연결되는 것을 방지할 수 있다. 제2 솔더 레지스트(29)는 제1 솔더 레지스트(23)와 명칭상 구분하기 위한 것이다.
상기와 같이, 배선 패턴(21)이 제1 솔더 레지스트(23)에 의해 덮인 다음 플래시 에칭에 의해 도금 인입선(25)이 형성되므로, 배선 패턴(21)이 도금 인입선(25)을 형성할 때에 1차적으로 보호될 수 있다. 또한, 배선 패턴(21)이 제2 솔더 레지스트(29)에 의해 덮인 상태에서 도금 인입선(25)이 에칭에 의해 제거되므로, 배선 패턴(21)이 도금 인입선(25)을 제거할 때에 2차적으로 보호될 수 있다. 즉, 접속 패드(22)에 제2 솔더 레지스트(29)을 형성할 때에 2차례의 에칭이 수행되더라도, 배선 패턴(21)이 에칭액에 의해 손상되는 것을 방지할 수 있다.
따라서, 인쇄회로기판에 미세한 배선 패턴(21)이 형성되더라도, 표면 처리층(27)을 형성할 때에 미세한 배선 패턴(21)의 폭이 감소되거나 배선 패턴(21)이 들뜨는 것을 방지할 수 있다. 결국, 인쇄회로기판의 배선 패턴(21)을 더욱 미세하게 형성할 수 있으므로, 인쇄회로기판을 고기능화, 소형화할 수 있다.
다음으로, 본 발명에 따른 인쇄회로기판의 제조방법에 관한 제2실시예를 첨부도면을 참조하여 상세히 설명하기로 한다.
도 7 내지 도 12는 본 발명에 따른 인쇄 회로기판의 제조방법에 관한 제2실시예를 도시한 도면이다.
도 7을 참조하면, 배선 패턴(21)과 접속 패드(22)가 형성된 절연 기판(10)이 제공된다. 절연 기판(10)에 동박과 같은 도전층을 형성할 수 있다. 도전층은 에칭하여 배선 패턴(21)과 접속 패드(22)를 형성할 수 있다. 접속 패드(22)에는 반도체 칩이나 다른 기판과 접속되도록 본딩 패드 또는 솔더볼 패드일 수 있다.
도 8을 참조하면, 배선 패턴(21)에 배선 보호층(23a)을 형성할 수 있다. 배선 보호층(23a)은 드라이 필름을 도포하여 형성될 수 있다. 배선 보호층(23a)으로는 드라이 필름이 이용되므로, 본 실시예에서는 배선 보호층(23a)을 제1 드라이 필름(23a)이라고 칭하기로 한다.
제1 드라이 필름(23a)은 배선 패턴(21)의 상면과 측면을 커버하여 배선 패턴(21)을 보호한다. 이때, 제1 드라이 필름(23a)의 일부는 도금 인입선(25)이 배선 패턴(21)과 연결될 수 있도록 개방될 수 있다. 또한, 제1 드라이 필름(23a)은 배선 패턴(21)의 미세 패턴 부분에만 형성되거나 또는 배선 패턴(21)에 전체적으로 형성될 수 있다.
도 9를 참조하면, 배선 패턴(21)과 접속 패드(22) 사이에 도금 인입선(25)을 형성할 수 있다. 이때, 절연 기판(10)의 일면에 화학동층을 전체적으로 도포한다. 화학 동박을 노광, 현상 및 플래시 에칭 함에 의해 도금 인입선(25)을 형성할 수 있다.
배선 패턴(21)은 배선 보호층에 의해 덮인 상태에서 화학 동박이 플래시 에칭되므로, 배선 패턴(21)은 도금 인입선(25)을 형성할 때에 배선의 폭 부분이 에칭되거나 회로 들뜸 현상이 발생되는 것을 방지할 수 있다. 특히, 미세한 배선 패턴(21)의 폭이 규정된 기준에 미달되거나 배선 패턴(21)이 절연 기판(10)의 표면으로부터 들뜨는 현상을 방지할 수 있다.
도 10을 참조하면, 접속 패드(22)에 표면 처리층(27)을 형성할 수 있다. 즉, 배선 패턴(21)과 도금 인입선(25)에 제2 드라이 필름(26a)을 도포한다. 제2 드라이 필름(26a)은 제1 드라이 필름(23a)과 명칭상으로 구분하기 위한 것이다.
이때, 제2 드라이 필름(26a)은 접속 패드(22)를 외부에 노출시키도록 도포될 수 있다. 다음으로, 접속 패드(22)의 표면에 니켈/금 물질로 전기 도금을 수행하여 표면 처리층(27)을 도포할 수 있다. 이때, 표면 처리층(27)은 접속 패드(22)가 반도체 칩이나 외부 기판과의 접속될 때에 본딩 패드와 볼 패드와 전기적으로 접속이 안정적으로 수행되도록 한다.
도 11을 참조하면, 표면 처리층(27)이 형성된 후에는 도금 인입선(25)을 제거할 수 있다. 이때, 제2 드라이 필름(26a)이 먼저 제거되고, 도금 인입선(25)이 에칭에 의해 제거될 수 있다. 이 경우, 제2 드라이 필름(26a)이 제거되면, 배선 패턴(21)은 외부에 노출될 수 있다. 따라서, 도금 인입선(25)을 제거할 때에는 배선 패턴(21)이 약간 에칭될 수 있다.
도 12를 참조하면, 접속 패드(22)가 노출되고 배선 패턴(21)이 덮이도록 솔더레지스트(29)를 형성할 수 있다. 따라서, 솔더레지스트(29)는 접속 패드(22)에 반도체 칩이나 외부 기판이 접속될 때에 배선 패턴(21)에 솔더링 물질이 연결되는 것을 방지할 수 있다.
상기와 같이, 배선 패턴(21)이 제1 드라이 필름(23a)에 의해 덮인 다음 플래시 에칭에 의해 도금 인입선(25)이 형성되므로, 배선 패턴(21)이 도금 인입선(25)을 형성할 때에 보호될 수 있다. 따라서, 배선 패턴(21)이 에칭이 노출되는 회수를 감소시킬 수 있으므로, 미세한 배선 패턴(21)의 폭이 감소되거나 배선 패턴(21)이 들뜨는 것을 최소화할 수 있다. 결국, 인쇄회로기판의 배선 패턴(21)을 더욱 미세하게 형성할 수 있으므로, 인쇄회로기판을 고기능화, 소형화할 수 있다.
이상에서 본 발명의 실시예들에 대하여 설명하였으나, 본 발명의 사상은 본 명세서에 제시되는 실시 예에 제한되지 아니하며, 본 발명의 사상을 이해하는 당업자는 동일한 사상의 범위 내에서, 구성요소의 부가, 변경, 삭제, 추가 등에 의해서 다른 실시 예를 용이하게 제안할 수 있을 것이나, 이 또한 본 발명의 사상범위 내에 든다고 할 것이다.
10: 절연 기판 21: 배선 패턴
22: 접속 패드
23: 배선 보호층, 제1 솔더 레지스트
23a: 배선 보호층, 제1 드라이 필름
25: 도금층 26: 드라이 필름
26a: 제2 드라이 필름 27: 표면 처리층
29: 제2 솔더 레지스트 29: 솔더 레지스트

Claims (8)

  1. 배선 패턴과 접속 패드가 형성된 절연 기판이 제공되는 단계;
    상기 배선 패턴에 배선 보호층이 형성되는 단계;
    상기 배선 패턴과 접속 패드 사이에 도금 인입선이 형성되는 단계;
    상기 접속 패드에 표면 처리층이 형성되는 단계;
    상기 도금 인입선이 제거되는 단계; 및
    상기 접속 패드의 상기 표면 처리층이 노출되고 상기 배선 패턴이 덮이도록 솔더레지스트가 형성되는 단계를 포함하고,
    상기 도금 인입선이 형성되는 단계에서,
    상기 도금 인입선은, 상기 배선 패턴의 일측면과 상기 접속 패드의 일측면과 각각 접촉되도록, 상기 배선 패턴과 접속 패드 사이의 상기 절연 기판의 표면에 형성되는 인쇄회로기판의 제조방법.
  2. 제 1 항에 있어서,
    상기 배선 보호층이 형성되는 단계에서는 배선 패턴의 일부분이 노출되는 것을 특징으로 하는 인쇄회로기판의 제조방법.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 배선 보호층이 형성되는 단계에서는 솔더 레지스트가 도포되어 배선 보호층이 형성되는 것을 특징으로 하는 인쇄회로기판의 제조방법.
  4. 제 3 항에 있어서,
    상기 접속 패드에 표면 처리층이 형성되는 단계는,
    상기 도금 인입선과 배선 패턴에 드라이 필름이 도포되는 단계; 및
    상기 접속 패드에 표면 처리층이 도포되는 단계를 포함하는 인쇄회로기판의 제조방법.
  5. 제 4 항에 있어서,
    상기 도금 인입선이 제거되는 단계는,
    상기 드라이 필름이 제거되는 단계; 및
    상기 도금 인입선이 에칭되는 단계를 포함하는 인쇄회로기판의 제조방법.
  6. 제 1 항 또는 제 2 항에 있어서,
    상기 배선 보호층이 형성되는 단계에서는 상기 배선 패턴에 드라이 필름이 도포되어 배선 보호층이 형성되는 것을 특징으로 하는 인쇄회로기판의 제조방법.
  7. 제 6 항에 있어서,
    상기 접속 패드에 표면 처리층이 형성되는 단계 이전에는,
    상기 도금 인입선과 배선 패턴에 드라이 필름이 도포되는 단계를 더 포함하는 인쇄회로기판의 제조방법.
  8. 제 7 항에 있어서,
    상기 도금 인입선이 제거되는 단계는,
    상기 드라이 필름이 제거되는 단계; 및
    상기 도금 인입선이 에칭되는 단계를 포함하는 인쇄회로기판의 제조방법.
KR1020110114779A 2011-11-04 2011-11-04 인쇄회로기판의 제조방법 KR101966317B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110114779A KR101966317B1 (ko) 2011-11-04 2011-11-04 인쇄회로기판의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110114779A KR101966317B1 (ko) 2011-11-04 2011-11-04 인쇄회로기판의 제조방법

Publications (2)

Publication Number Publication Date
KR20130049643A KR20130049643A (ko) 2013-05-14
KR101966317B1 true KR101966317B1 (ko) 2019-04-08

Family

ID=48660331

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110114779A KR101966317B1 (ko) 2011-11-04 2011-11-04 인쇄회로기판의 제조방법

Country Status (1)

Country Link
KR (1) KR101966317B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220124368A (ko) * 2021-03-03 2022-09-14 스템코 주식회사 회로 기판 및 그 제조 방법, 및 상기 회로 기판을 구비하는 전자 장치

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3237577B2 (ja) * 1997-06-25 2001-12-10 松下電工株式会社 独立導体回路へのメッキ法
KR101341633B1 (ko) * 2008-11-14 2013-12-16 삼성테크윈 주식회사 전기 도금용 버스 라인이 없는 인쇄회로기판 및 그 제조 방법

Also Published As

Publication number Publication date
KR20130049643A (ko) 2013-05-14

Similar Documents

Publication Publication Date Title
KR100835277B1 (ko) 희생 양극을 갖는 전자 장치의 제조방법 및 그에 의해제조된 전자 장치
JPWO2007066409A1 (ja) 半導体装置およびその製造方法
US20090095508A1 (en) Printed circuit board and method for manufacturing the same
US10448508B2 (en) Printed circuit board and semiconductor package including the same
TW201410096A (zh) 晶片封裝基板和結構及其製作方法
US20120097430A1 (en) Packaging substrate and method of fabricating the same
KR20150003092A (ko) 계층화된 기판 상의 매립 패드를 이용하여 집적회로를 패키징하는 시스템 및 그 제조방법
JP2011014644A (ja) 配線基板およびその製造方法
US7332801B2 (en) Electronic device
JP2013065811A (ja) プリント回路基板及びその製造方法
JP2014504034A (ja) リードクラックが強化された電子素子用テープ
JP5599860B2 (ja) 半導体パッケージ基板の製造方法
KR101186879B1 (ko) 리드 프레임 및 그 제조 방법
KR101966317B1 (ko) 인쇄회로기판의 제조방법
US8786108B2 (en) Package structure
KR20160084666A (ko) 인쇄회로기판, 반도체 패키지 및 이들의 제조방법
KR20090049330A (ko) 패키지 기판 제조방법
CN113496983A (zh) 半导体封装载板及其制法与半导体封装制程
KR20100011818A (ko) 인쇄회로기판 및 그 제조방법 그리고 메모리 카드 제조방법
KR102436220B1 (ko) 패키지 기판 및 그 제조방법
KR101039329B1 (ko) 인쇄회로기판 제조방법
KR20130053946A (ko) 인쇄회로기판 및 인쇄회로기판 제조 방법
KR20030075824A (ko) 테일리스 패턴을 갖는 반도체 패키지용 인쇄회로기판의제조방법
KR100900182B1 (ko) 반도체 패키지
KR101503044B1 (ko) Pcb제품 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant