JP5775747B2 - 配線基板及びその製造方法 - Google Patents
配線基板及びその製造方法 Download PDFInfo
- Publication number
- JP5775747B2 JP5775747B2 JP2011125329A JP2011125329A JP5775747B2 JP 5775747 B2 JP5775747 B2 JP 5775747B2 JP 2011125329 A JP2011125329 A JP 2011125329A JP 2011125329 A JP2011125329 A JP 2011125329A JP 5775747 B2 JP5775747 B2 JP 5775747B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- substrate body
- insulating film
- wiring
- groove
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K7/00—Constructional details common to different types of electric apparatus
- H05K7/02—Arrangements of circuit components or wiring on supporting structure
- H05K7/06—Arrangements of circuit components or wiring on supporting structure on insulating boards, e.g. wiring harnesses
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/107—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by filling grooves in the support with conductive material
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
- H05K3/4605—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated made from inorganic insulating material
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/09563—Metal filled via
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49155—Manufacturing circuit on or in base
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Structure Of Printed Boards (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
始めに、本実施の形態に係る配線基板の構造について説明する。図2は、本実施の形態に係る配線基板を例示する断面図である。
次に、本実施の形態に係る配線基板の製造方法について説明する。図4〜図12は、本実施の形態に係る配線基板の製造工程を例示する図である。
11 基板本体
11a 基板本体の一方の面
11b 基板本体の他方の面
11x、11y 溝
11z 貫通孔
12 絶縁膜
13 GNDプレーン層
13a、14a、15a 第1層
13b、14b、15b 第2層
14 電源プレーン層
15 貫通配線
15c 第3層
15x 凹部
16 第1絶縁層
16x 第1ビアホール
17 第1配線層
18 第2絶縁層
18x 第2ビアホール
19 第2配線層
20 第3絶縁層
20x、25x、31x 開口部
21 第4絶縁層
21x 第3ビアホール
22 第3配線層
23 第5絶縁層
23x 第4ビアホール
24 第4配線層
25 第6絶縁層
31 接着層
32 金属層
41、42、43、44、45 導電層
Claims (7)
- シリコンからなる基板本体と、
前記基板本体の一方の面側に開口する第1の溝と、
前記基板本体の他方の面側に開口する第2の溝と、
前記基板本体を前記一方の面側から前記他方の面側に貫通する貫通孔と、
前記基板本体の一方の面、他方の面、前記第1の溝の内底面及び内側面、前記第2の溝の内底面及び内側面、前記貫通孔の内側面、に形成された絶縁膜と、
前記絶縁膜に被覆された前記第1の溝を充填する第1のプレーン層と、
前記絶縁膜に被覆された前記第2の溝を充填する第2のプレーン層と、
前記絶縁膜に被覆された前記貫通孔を充填する貫通配線と、を有し、
前記第1のプレーン層の上面は、前記基板本体の一方の面を被覆する前記絶縁膜の上面と面一であり、
前記第2のプレーン層の上面は、前記基板本体の他方の面を被覆する前記絶縁膜の上面と面一であり、
前記貫通配線の前記基板本体の一方の面側に露出する面は、前記基板本体の一方の面を被覆する前記絶縁膜の上面と面一であり、
前記貫通配線の前記基板本体の他方の面側に露出する面は、前記基板本体の他方の面を被覆する前記絶縁膜の上面と面一であり、
前記第1の溝及び前記第2の溝は、前記貫通孔及び前記貫通孔の周辺部を除く領域に形成され、
前記第1のプレーン層は基準電位層であり、前記第2のプレーン層は電源層であり、
前記貫通孔の前記基板本体の一方の面側の端部の周辺部は、前記第1の溝の内底面よりも突出し、平面視で前記貫通孔を囲む環状の突出部を形成し、
前記貫通孔の前記基板本体の他方の面側の端部の周辺部は、前記第2の溝の内底面よりも突出し、平面視で前記貫通孔を囲む環状の突出部を形成している配線基板。 - 前記第1のプレーン層が形成されている側が、半導体チップを搭載可能な半導体チップ搭載側である請求項1記載の配線基板。
- 前記貫通配線は、前記他方の面側から前記絶縁膜に被覆された前記貫通孔の少なくとも一部を充填する第1層と、前記第1層の前記絶縁膜に被覆された前記一方の面側の端面及び前記絶縁膜に被覆された前記貫通孔の内側面が形成する凹部の表面を被覆する第2層と、前記第2層を被覆し前記凹部を充填する第3層と、を有する請求項1又は2記載の配線基板。
- 前記一方の面側及び前記他方の面側の少なくとも一方に、絶縁層及び配線層が積層され、
前記配線層は、前記貫通配線と電気的に接続されている請求項1乃至3の何れか一項記載の配線基板。 - 前記第1のプレーン層及び前記第2のプレーン層の層厚は、それぞれ前記配線層の層厚よりも厚い請求項4記載の配線基板。
- 前記絶縁層は、感光性の絶縁性樹脂である請求項4又は5記載の配線基板。
- シリコンからなる基板本体の一方の面側に開口する第1の溝と、前記基板本体を前記一方の面側から他方の面側に貫通する貫通孔と、を形成する工程と、
前記基板本体の一方の面、他方の面、前記第1の溝の内底面及び内側面、前記貫通孔の内側面、に第1の絶縁膜を形成する工程と、
前記他方の面側から前記貫通孔の一部を充填する第1給電層を形成する工程と、
前記第1の絶縁膜に被覆された前記一方の面、前記第1の絶縁膜に被覆された前記第1の溝の内底面及び内側面、並びに前記第1給電層の前記一方の面側の端面及び前記第1の絶縁膜に被覆された前記貫通孔の内側面が形成する凹部の表面を被覆する第2給電層を形成する工程と、
前記基板本体の他方の面側に開口する第2の溝を形成する工程と、
前記第2の溝の内底面及び内側面に第2の絶縁膜を形成する工程と、
前記第1の絶縁膜に被覆された前記他方の面、前記第2の絶縁膜に被覆された前記第2の溝の内底面及び内側面、並びに前記第1給電層の前記他方の面側の端面を被覆する第3給電層を形成する工程と、
前記第1給電層、前記第2給電層、及び前記第3給電層を給電層とする電解めっき法により、前記第1の絶縁膜に被覆された前記第1の溝にめっき膜を充填して第1のプレーン層を形成し、前記凹部にめっき膜を充填して前記第1の絶縁膜に被覆された前記貫通孔を充填する貫通配線を形成し、前記第2の絶縁膜に被覆された前記第2の溝にめっき膜を充填して第2のプレーン層を形成する工程と、を有し、
前記第1のプレーン層の上面は、前記基板本体の一方の面を被覆する前記第1の絶縁膜の上面と面一であり、
前記第2のプレーン層の上面は、前記基板本体の他方の面を被覆する前記第1の絶縁膜の上面と面一であり、
前記貫通配線の前記基板本体の一方の面側に露出する面は、前記基板本体の一方の面を被覆する前記第1の絶縁膜の上面と面一であり、
前記貫通配線の前記基板本体の他方の面側に露出する面は、前記基板本体の他方の面を被覆する前記第1の絶縁膜の上面と面一であり、
前記第1の溝及び前記第2の溝は、前記貫通孔及び前記貫通孔の周辺部を除く領域に形成され、
前記第1のプレーン層は基準電位層であり、前記第2のプレーン層は電源層であり、
前記貫通孔の前記基板本体の一方の面側の端部の周辺部は、前記第1の溝の内底面よりも突出し、前記基板本体の他方の面側の端部の周辺部は、前記第2の溝の内底面よりも突出している配線基板の製造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011125329A JP5775747B2 (ja) | 2011-06-03 | 2011-06-03 | 配線基板及びその製造方法 |
US13/479,833 US8723051B2 (en) | 2011-06-03 | 2012-05-24 | Wiring substrate and method for manufacturing wiring substrate |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011125329A JP5775747B2 (ja) | 2011-06-03 | 2011-06-03 | 配線基板及びその製造方法 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2012253227A JP2012253227A (ja) | 2012-12-20 |
JP2012253227A5 JP2012253227A5 (ja) | 2014-05-29 |
JP5775747B2 true JP5775747B2 (ja) | 2015-09-09 |
Family
ID=47261549
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011125329A Active JP5775747B2 (ja) | 2011-06-03 | 2011-06-03 | 配線基板及びその製造方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8723051B2 (ja) |
JP (1) | JP5775747B2 (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20130097481A (ko) * | 2012-02-24 | 2013-09-03 | 삼성전자주식회사 | 인쇄회로기판(pcb) 및 그 pcb를 포함한 메모리 모듈 |
JP2014236102A (ja) * | 2013-05-31 | 2014-12-15 | 凸版印刷株式会社 | 貫通電極付き配線基板、その製造方法及び半導体装置 |
WO2015005029A1 (ja) * | 2013-07-11 | 2015-01-15 | 株式会社村田製作所 | 樹脂多層基板、および樹脂多層基板の製造方法 |
JP6600573B2 (ja) * | 2015-03-31 | 2019-10-30 | 新光電気工業株式会社 | 配線基板及び半導体パッケージ |
CN109661125B (zh) * | 2017-10-12 | 2021-11-16 | 宏启胜精密电子(秦皇岛)有限公司 | 电路板及其制作方法 |
KR102442256B1 (ko) * | 2020-11-05 | 2022-09-08 | 성균관대학교산학협력단 | 보이드가 없는 실리콘 관통전극의 제조방법 |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4278806B2 (ja) * | 1999-12-13 | 2009-06-17 | イビデン株式会社 | 多層プリント配線板及び多層プリント配線板の製造方法 |
JP4129971B2 (ja) * | 2000-12-01 | 2008-08-06 | 新光電気工業株式会社 | 配線基板の製造方法 |
JP2002217553A (ja) * | 2001-01-12 | 2002-08-02 | Sony Corp | 多層プリント配線板および多層プリント配線板の製造方法 |
JP4181778B2 (ja) * | 2002-02-05 | 2008-11-19 | ソニー株式会社 | 配線基板の製造方法 |
JP4056854B2 (ja) | 2002-11-05 | 2008-03-05 | 新光電気工業株式会社 | 半導体装置の製造方法 |
US8129625B2 (en) * | 2003-04-07 | 2012-03-06 | Ibiden Co., Ltd. | Multilayer printed wiring board |
JP2005183466A (ja) * | 2003-12-16 | 2005-07-07 | Ibiden Co Ltd | 多層プリント配線板 |
JP4387231B2 (ja) | 2004-03-31 | 2009-12-16 | 新光電気工業株式会社 | キャパシタ実装配線基板及びその製造方法 |
US20060237227A1 (en) * | 2005-04-26 | 2006-10-26 | Shiyou Zhao | Circuit board via structure for high speed signaling |
JP4716819B2 (ja) * | 2005-08-22 | 2011-07-06 | 新光電気工業株式会社 | インターポーザの製造方法 |
JP4824397B2 (ja) * | 2005-12-27 | 2011-11-30 | イビデン株式会社 | 多層プリント配線板 |
WO2010134511A1 (ja) * | 2009-05-20 | 2010-11-25 | 日本電気株式会社 | 半導体装置及び半導体装置の製造方法 |
KR101018109B1 (ko) * | 2009-08-24 | 2011-02-25 | 삼성전기주식회사 | 다층 배선 기판 및 그의 제조방법 |
TWI399150B (zh) * | 2009-12-31 | 2013-06-11 | Unimicron Technology Corp | 線路板及其製程 |
-
2011
- 2011-06-03 JP JP2011125329A patent/JP5775747B2/ja active Active
-
2012
- 2012-05-24 US US13/479,833 patent/US8723051B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2012253227A (ja) | 2012-12-20 |
US8723051B2 (en) | 2014-05-13 |
US20120307470A1 (en) | 2012-12-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4937842B2 (ja) | 半導体装置およびその製造方法 | |
US9392705B2 (en) | Wiring board with through wiring | |
TWI532139B (zh) | 晶片封裝體及其形成方法 | |
US9198290B2 (en) | Wiring substrate, method of manufacturing the same, and semiconductor device | |
JP5775747B2 (ja) | 配線基板及びその製造方法 | |
WO2010100705A1 (ja) | 半導体装置及びその製造方法 | |
JP4601686B2 (ja) | 半導体装置および半導体装置の製造方法 | |
KR20140005107A (ko) | 기판, 기판의 제조 방법, 반도체 장치, 및 전자 기기 | |
TWI514491B (zh) | 半導體基板及其製造方法 | |
CN108538801B (zh) | 半导体衬底及半导体封装装置,以及用于形成半导体衬底的方法 | |
KR20150022204A (ko) | 인터포저 기판 및 이의 제조방법 | |
KR101139650B1 (ko) | 배선 기판, 그 제조 방법, 및 반도체 장치 | |
JPWO2009084300A1 (ja) | インターポーザー及びインターポーザーの製造方法 | |
US20090095974A1 (en) | Semiconductor package and manufacturing method thereof | |
JP2019149507A (ja) | 半導体装置及びその製造方法 | |
JP4900508B2 (ja) | 貫通電極基板及びその製造方法 | |
US8895868B2 (en) | Wiring substrate | |
JP2013062296A (ja) | 配線基板、及び半導体パッケージ | |
JP2012134526A (ja) | 半導体装置 | |
JP2017191874A (ja) | 配線基板及びその製造方法 | |
JP5006026B2 (ja) | 半導体装置 | |
CN220627797U (zh) | 电子器件 | |
JP2011238742A (ja) | 配線基板の製造方法及び配線基板 | |
TWI470760B (zh) | 晶片封裝體及其形成方法 | |
TWI459529B (zh) | 晶片封裝體及其形成方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140416 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140416 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20141104 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20141216 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150428 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150612 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150630 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150706 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5775747 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |