TWI693865B - 具有支撐圖案之印刷電路板及其製造方法 - Google Patents

具有支撐圖案之印刷電路板及其製造方法 Download PDF

Info

Publication number
TWI693865B
TWI693865B TW105111893A TW105111893A TWI693865B TW I693865 B TWI693865 B TW I693865B TW 105111893 A TW105111893 A TW 105111893A TW 105111893 A TW105111893 A TW 105111893A TW I693865 B TWI693865 B TW I693865B
Authority
TW
Taiwan
Prior art keywords
pattern
layer
via pad
hole
support
Prior art date
Application number
TW105111893A
Other languages
English (en)
Other versions
TW201703594A (zh
Inventor
南宗鉉
Original Assignee
韓商愛思開海力士有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 韓商愛思開海力士有限公司 filed Critical 韓商愛思開海力士有限公司
Publication of TW201703594A publication Critical patent/TW201703594A/zh
Application granted granted Critical
Publication of TWI693865B publication Critical patent/TWI693865B/zh

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/111Pads for surface mounting, e.g. lay-out
    • H05K1/112Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113Via provided in pad; Pad over filled via
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822Multilayer substrates
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0271Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0296Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298Multilayer circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038Through-connections; Vertical interconnect access [VIA] connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4623Manufacturing multilayer circuits by laminating two or more circuit boards the circuit boards having internal via connections between two or more circuit layers before lamination, e.g. double-sided circuit boards
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/562Protection against mechanical damage
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0335Layered conductors or foils
    • H05K2201/0355Metal foils
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0335Layered conductors or foils
    • H05K2201/0358Resin coated copper [RCC]
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09818Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09909Special local insulating pattern, e.g. as dam around component
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/20Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
    • H05K2201/2009Reinforced areas, e.g. for a specific part of a flexible printed circuit
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05Patterning and lithography; Masks; Details of resist
    • H05K2203/0562Details of resist
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/06Lamination
    • H05K2203/063Lamination of preperforated insulating layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本發明揭示一種印刷電路板,該印刷電路板包括:一內層,其具有經安置以在一橫向方向上彼此隔開之一支撐圖案及通孔焊墊圖案;一外層,其安置在該內層上方或下方,且包括一電路圖案;一通孔栓塞,其將該電路圖案層連接至該等通孔焊墊圖案中之任一者。該支撐圖案比該等通孔焊墊圖案硬,且該等通孔焊墊圖案中之至少兩者藉由一通孔焊墊連接圖案來彼此電連接,該通孔焊墊連接圖案位於與該等通孔焊墊圖案大體上相同之位準處。

Description

具有支撐圖案之印刷電路板及其製造方法 對相關申請案之交叉參考
本申請案根據美國法典第35卷第119(a)條主張於2015年4月23日向韓國智慧財產局申請之韓國申請案第10-2015-0057563號之優先權,該案之全部內容據此如充分闡述一般以引用之方式併入本文中。
本發明之各種實施例大體上係關於印刷電路板(PCB),且更特定而言係關於具有支撐圖案(supporting pattern)之PCB及其製造方法。
近來,由於朝向質量輕、厚度薄、長度短且小之封裝體產品之趨勢,已對用於減小PCB之厚度且使PCB小型化之處理技術進行了研究。此等處理技術中之一種技術是關於使用載體基板之層壓技術(lamination technology)。特別地,在製備載體基板之後,形成層壓結構。層壓結構是藉由在載體基板上形成複數個電路圖案層及絕緣層而形成。接著,藉由自層壓結構移除載體基板而形成具有該等電路圖案層及該等絕緣層之薄PCB。採用了可移除之載體基板之製造技術已在相關領域受到關注,此係因為其可減小PCB之厚度。此情形與直接在覆銅箔層壓板(CCL)基板上實施電路圖案之一般技術形成對比。另一方面,儘管出現了利用上述載體基板之技術,但對用於製造具有更高可靠性之薄PCB的新技術的需求日漸增長。
根據一實施例,可提供一種印刷電路板(PCB)。該PCB可包括內層,該內層具有經安置以在橫向方向上彼此間隔開之支撐圖案及通孔焊墊圖案(via pad pattern)。該PCB可包括外層,該外層安置在該內層上方或下方且包括電路圖案,以及通孔栓塞(via plug),該通孔栓塞將電路圖案層連接至該等通孔焊墊圖案中之任一者。該支撐圖案可比該等通孔焊墊圖案硬,且該等通孔焊墊圖案中之至少兩者可藉由通孔焊墊連接圖案彼此電連接,該通孔焊墊連接圖案位於與該等通孔焊墊圖案大體上上相同之位準處。
根據一實施例,可提供一種製造印刷電路板(PCB)之方法。該方法可包括提供第一中間基板,該第一中間基板具有絕緣芯層及安置在該絕緣芯層之表面上之通孔焊墊圖案。該方法可包括提供支撐基板,該支撐基板包括對應於該等通孔焊墊圖案之孔圖案(hole pattern);以及提供第二中間基板,該第二中間基板包括絕緣層。該第一中間基板、支撐基板及第二中間基板可彼此組合,以使得該支撐基板安置於該第一中間基板與該第二中間基板之間。該等通孔焊墊圖案可安置在該孔圖案內,且該等通孔焊墊圖案及該支撐基板可在同一平面上彼此間隔開。
根據一實施例,可提供一種包括印刷電路板(PCB)之電子系統。該PCB可包括內層,該內層具有在橫向方向上經安置且彼此間隔之支撐圖案及通孔焊墊圖案。該PCB可包括外層,該外層安置在該內層上方或下方且包括電路圖案,以及通孔栓塞,該通孔栓塞經組態以將該電路圖案層連接至該等通孔焊墊圖案中之任一者。該支撐圖案可比該等通孔焊墊圖案硬,且該等通孔焊墊圖案中之至少兩者可藉由通孔焊墊連接圖案彼此電連接,該通孔焊墊連接圖案位於與該等通孔焊墊圖案大體上相同之位準處。
根據一實施例,可提供一種包括印刷電路板(PCB)之記憶體卡。該PCB可包括內層,該內層具有在橫向方向上安置且彼此間隔之支撐圖案及通孔焊墊圖案。該PCB可包括外層,該外層安置在該內層上方或下方且包括電路圖案;以及通孔栓塞,該通孔栓塞經組態以將電路圖案層連接至該等通孔焊墊圖案中之任一者。該支撐圖案可比該等通孔焊墊圖案硬,且該等通孔焊墊圖案中之至少兩者可藉由通孔焊墊連接圖案彼此電連接,該通孔焊墊連接圖案位於與該等通孔焊墊圖案大體上相同之位準處。
50‧‧‧基板
52‧‧‧第一中間基板
60‧‧‧支撐基板
61h‧‧‧孔圖案
62h‧‧‧第一通孔
63h‧‧‧第二通孔
70‧‧‧第二中間基板
80‧‧‧堆疊結構
100‧‧‧印刷電路板(PCB)
110‧‧‧框架部分
200‧‧‧印刷電路板(PCB)
210‧‧‧內層
211‧‧‧支撐圖案
212l‧‧‧通孔焊墊圖案
212r‧‧‧通孔焊墊圖案
220l‧‧‧外層
220r‧‧‧外層
221l‧‧‧第一電路圖案層
221r‧‧‧第一電路圖案層
222l‧‧‧第二電路圖案層
222r‧‧‧第二電路圖案層
231‧‧‧第一通孔栓塞
232‧‧‧第二通孔栓塞
241‧‧‧第一層間介電層
242‧‧‧第二層間介電層
242s‧‧‧表面
251‧‧‧第一抗蝕劑圖案層
252‧‧‧第二抗蝕劑圖案層
510‧‧‧絕緣芯層
520‧‧‧第一銅箔層
525‧‧‧通孔焊墊圖案
530‧‧‧第二銅箔層
540‧‧‧絕緣層
550‧‧‧第三銅箔層
555‧‧‧第一電路圖案
562‧‧‧第一通孔栓塞
564‧‧‧第二通孔栓塞
575‧‧‧第二電路圖案
585‧‧‧第一抗蝕劑圖案層
595‧‧‧第二抗蝕劑圖案層
610‧‧‧板件
615‧‧‧支撐圖案
1710‧‧‧電子系統
1711‧‧‧控制器
1712‧‧‧輸入/輸出單元
1713‧‧‧記憶體
1714‧‧‧介面
1715‧‧‧匯流排
1800‧‧‧記憶體卡
1810‧‧‧記憶體
1820‧‧‧記憶體控制器
1830‧‧‧主機
A1至A9‧‧‧單元基板
A‧‧‧區域
B‧‧‧區域
W1‧‧‧預定寬度
W2‧‧‧預定寬度
W3‧‧‧預定寬度
圖1為說明根據一實施例之包括複數個單元基板之PCB之實例的表示之示意圖;圖2為說明根據一實施例之PCB之實例之表示的橫截面視圖;圖3A為示意性地說明根據一實施例之PCB之內層之實例的表示之透視平面圖;圖3B為圖3A之區域「A」之實例之表示的放大視圖;圖3C為圖3A之區域「B」之實例之表示的放大視圖;圖4為說明根據一實施例之製造PCB之方法之實例的表示之流程圖;圖5至圖13為說明根據一實施例之製造PCB之方法之實例的表示之橫截面視圖;圖14為說明包括根據各種實施例之PCB之電子系統之實例的表示之方塊圖;圖15為說明包括根據各種實施例之PCB之電子系統之實例的表示之方塊圖。
現將在下文參照附圖更完整地描述各種實施例;然而,此等實 施例可以不同形式體現且不應被理解為侷限於本文中所闡述之實施例。確切而言,提供此等實施例以使得本發明為透徹且完整的,且將發明之範疇充分地傳達給熟習此項技術者。在附圖中,為了說明清楚,層及區域之尺寸可經誇示。總體而言,附圖是以觀察者之視點描繪的。亦應理解,當一元件被稱為位於另一元件「上」、「上方」、「之上」、「下」、「下方」或「之下」時,該元件可能直接接觸該另一元件,或其之間可能存在至少一個介入元件。
貫穿附圖,相同參考標記指相同元件。又,在說明書中,單數形式術語「一」及「該」意欲亦包括複數形式,除非另外明確指明。亦應理解,術語「包括」或「具有」指定了所陳述特徵、整數、步驟、操作、元件及/或組件之存在,但不排除一或多個其他特徵、整數、步驟、操作、元件、組件及/或其組合之存在及/或添加。
此外,在進行該方法或該製造方法時,構成該方法之每個步驟可以所陳述之不同次序執行,除非明確描述為特定序列上下文。即,每一製程亦可以與所指定次序相同之次序執行,且亦可實大體上同時執行,且不排除可以相反次序執行之狀況。
通常,與各種電子裝置相關之半導體晶片或半導體封裝體可安裝在PCB之表面上或安裝至PCB內部。PCB可經由諸如凸塊或導線之互連構件與半導體晶片或半導體封裝體交換電信號,且可自外部系統對半導體晶片或半導體封裝體供電。此等PCB可根據產品之規格規則或客戶請求而製造為複數個單元基板的集合。
各種實施例可係針對具有支撐圖案之印刷電路板及其製造方法、包括該印刷電路板之記憶體卡以及包括該印刷電路板之電子系統。
圖1為說明根據一實施例之包括複數個單元基板之PCB 100的示意圖。參照圖1,PCB 100可包括複數個單元基板A1至A9以及安置在 單元基板A1至A9之間的框架部分110。在附圖中,作為實施例,儘管說明了PCB 100具有條帶(stripe)形式且包括9個單元基板A1至A9,但本發明不限於此。PCB 100可具有各種形式中之一者,且包含在PCB 100中之單元基板之數目可少於或多於9個。
半導體晶片(未說明)可安裝在單元基板A1至A9中之每一者之一部分上。此外,單元基板A1至A9中之每一者可包括用於驅動半導體晶片之電路圖案層。框架部分110可包括輔助圖案,該等輔助圖案諸如是當電路圖案層藉由鍍覆製程形成時所使用之電極圖案且諸如是用於驗證電路圖案層是否正常運轉的電測試圖案。最後,上面安裝有半導體晶片之單元基板A1至A9可彼此分離以實現複數個分離之單元封裝體。
圖2為說明根據一實施例之PCB 200之橫截面視圖。圖2中所說明之PCB 200可係圖1中所說明之單元基板A1至A9中之一者,或係圖1中所說明之框架部分110的一部分。參照圖2,PCB 200可包括具有支撐圖案211及通孔焊墊圖案212l及212r之內層210;安置在內層210上方或下方之外層220l及220r,以包含第一電路圖案層221l、221r以及第二電路圖案層222l及222r;以及將電路圖案層221l及221r連接至通孔焊墊圖案212l及212r之第一通孔栓塞231及第二通孔栓塞232。支撐圖案211以及通孔焊墊圖案212l及212r可彼此間隔開地安置且可彼此電絕緣。PCB 200可包括安置在內層210與外層220l及220r之間的第一層間介電層241及第二層間介電層242。選擇性地暴露第一電路圖案層221l、221r及第二電路圖案層222l及222r之第一抗蝕劑圖案層251及第二抗蝕劑圖案252可分別安置在第一層間介電層241及第二層間介電層242上。支撐圖案211可經安置以與通孔焊墊圖案212l及212r在同一平面上於橫向方向上間隔開。第一層間介電層241可安置在支撐圖案211與通孔焊墊圖案212l及212r之間,該等通孔焊墊圖案212l及212r與支 撐圖案211間隔開。支撐圖案211及通孔焊墊圖案212l及212r可安置在第二層間介電層242之表面242s上。
支撐圖案211可具有與通孔焊墊圖案212l及212r相比相對更大之硬度。在一實施例中,支撐圖案211可包括比通孔焊墊圖案212l及212r硬的材料。舉例而言,若通孔焊墊圖案212l及212r為銅(Cu)鍍層,則支撐圖案211可包括合金鋼材料或陶瓷材料。合金鋼材料可為碳鋼材料或不鏽鋼材料,且陶瓷材料可為金屬氧化物類型材料。因此,支撐圖案211可具有比通孔焊墊圖案212l及212r大之硬度。在一實施例中,支撐圖案211可包括與通孔焊墊圖案212l及212r相同之材料,且可比通孔焊墊圖案212l及212r厚。支撐圖案211之頂表面可位於高於通孔焊墊圖案212l及212r之頂表面之位準處、第二層間介電層242上。以此方式,即使支撐圖案211包括與通孔焊墊圖案212l及212r相同之材料,但支撐圖案211可具有大於通孔焊墊圖案212l及212r之硬度,此係因為支撐圖案211之厚度大於通孔焊墊圖案212l及212r之厚度。具有相對較大硬度之支撐圖案211可在結構上支撐內層210。由此,有可能的是在製造PCB 200時防止內層210彎折或振動。結果,有可能的是防止損壞基板且防止降低PCB之可靠性。
通孔焊墊圖案212l及212r在平面圖中可為圓形焊墊或多邊形焊墊。不同之通孔焊墊圖案212l及212r可經由安置在內層210中之通孔焊墊連接圖案(未說明)彼此電連接。通孔連接圖案可為具有預定寬度之線條圖案或具有任意形狀之區域圖案。通孔焊墊圖案212l可經由第一通孔栓塞231連接至外層220l之第一電路圖案221l。通孔焊墊圖案212r可經由第二通孔栓塞232連接至外層220r之第二電路圖案222r。第一通孔栓塞231或第二通孔栓塞232可為盲孔層。通孔焊墊圖案212l及212r可藉由通孔焊墊連接圖案彼此電耦接。在此實例中,第一電路圖案層221l、第一通孔栓塞231、通孔焊墊圖案212l、通孔焊墊連接圖 案、通孔焊墊圖案212r、第二通孔栓塞232及第二電路圖案層222r可彼此電連接,以構成電信號傳輸路徑。
儘管附圖中未說明,但在一實施例中,第一通孔栓塞231可與第二通孔栓塞232垂直地對準,且可接觸通孔焊墊圖案212r之上表面及第一電路圖案層221r之下表面。在此實例中,第一電路圖案221r、第一通孔栓塞231、通孔焊墊圖案212r、第二通孔栓塞232及第二電路圖案層222r可彼此電連接,以構成垂直之信號傳輸路徑。
另一方面,儘管圖2說明PCB 200包括單個內層及兩個外層之實例,但本發明不限於此。舉例而言,在一些其他實施例中,PCB 200可包括兩個或兩個以上內層。
圖3A為示意性地說明根據一實施例之PCB之內層的透視平面圖。圖3B為圖3A中區域「A」之放大視圖,且圖3C為圖3A中區域「B」之放大視圖。圖3A至圖3C可為圖1中所說明之單元基板A1至A9中之任一基板(例如,單元基板A1)的透視平面圖。
參照圖3A及圖3B,支撐圖案211可為區域圖案,該區域圖案具有圍繞單元基板A1之邊緣的條帶形狀,且具有預定寬度W1。替代地,支撐圖案211可為任意閉合環路(closed loop)中之區域圖案。參照圖3A及圖3C,支撐圖案211可為由線條構成之柵格圖案,該等線條彼此交叉且具有預定寬度W2及W3。通孔焊墊圖案212l及212r可安置在具有條帶形狀之區域圖案內,或可安置於在任意閉合環路中之區域圖案內。通孔焊墊圖案212l及212r可經安置以與支撐圖案211間隔開,且可藉由第一層間介電層241與支撐圖案211電絕緣。通孔焊墊圖案212l及212r中之至少兩者可藉由通孔焊墊連接圖案213彼此連接,該等通孔焊墊連接圖案213與該等通孔焊墊圖案212l及212r位於相同位準處。通孔焊墊連接圖案213可具有與通孔焊墊圖案212l及212r相同之材料或相同之厚度。舉例而言,通孔焊墊連接圖案213可為銅(Cu) 層。通孔焊墊連接圖案213可藉由第一層間介電層241與支撐圖案211電絕緣。
圖4為說明根據一實施例之製造PCB之方法的流程圖。
參照圖4,可提供包括絕緣芯層之第一中間基板。第一中間基板可進一步包括安置在絕緣芯層上之通孔焊墊圖案及通孔焊墊連接圖案(步驟S110)。通孔焊墊圖案可構成PCB之內層之一部分。又,通孔焊墊連接圖案可使不同之通孔焊墊圖案彼此電連接。可提供包括對應於通孔焊墊圖案及通孔焊墊連接圖案之孔圖案的支撐基板(步驟S120)。此時,每個孔圖案可具有足以容納通孔焊墊圖案及通孔焊墊連接圖案於其內的大小。支撐基板可經由隨後製程構成PCB之內層之一部分。可提供包括絕緣層之第二中間基板(步驟S130)。第一中間基板、支撐基板及第二中間基板可彼此組合(步驟S140)。舉例而言,第一中間基板、支撐基板及第二中間基板可按次序配置,以使得通孔焊墊圖案及通孔焊墊連接圖案在平面圖中安置於孔圖案中。隨後,可將第一中間基板及支撐基板向下按壓到第二中間基板上。此時,絕緣芯層可與絕緣層接觸,以使得通孔焊墊圖案、通孔焊墊連接圖案及支撐基板埋設在絕緣芯層及絕緣層之間。結果,通孔焊墊圖案及通孔焊墊連接圖案可安置在孔圖案內,且通孔焊墊圖案及通孔焊墊連接圖案可經安置以在同一位準處與支撐基板以間隔開。
儘管未在圖4中說明,但接著可形成穿透絕緣芯層及絕緣層中之至少一者的通孔,以暴露通孔焊墊圖案。隨後,可形成填充該通孔之通孔栓塞。接著,可在絕緣芯層及絕緣層中之至少一者上形成電路圖案。每個電路圖案之至少一部分可電連接至通孔栓塞中之一者。另外,可在絕緣芯層及絕緣層中之至少一者上形成抗蝕劑圖案層。該抗蝕劑圖案層可形成為選擇性地暴露電路圖案。
圖5至圖13為說明根據一實施例之製造PCB之方法的實例之表示 之橫截面視圖。
參照圖5,可提供基板50。基板50可包括絕緣芯層510以及安置在絕緣芯層510之兩個表面上之第一銅箔層520及第二銅箔層530。
參照圖6,第一銅箔層520可經圖案化,以在絕緣芯層510之表面上形成通孔焊墊圖案525及通孔焊墊連接圖案(未說明)。每個通孔焊墊圖案525可為(例如)具有大體上圓形或多邊形形狀之焊墊,且通孔焊墊連接圖案可為(例如)具有預定寬度之線條圖案或具有任意形狀之區域圖案。由此,通孔焊墊圖案525及通孔焊墊連接圖案可形成在絕緣芯層510之表面上,且第二銅箔層530可安置在絕緣芯層510之與通孔焊墊圖案525相對之另一表面上。通孔焊墊圖案525、通孔焊墊連接圖案、絕緣芯層510及第二銅箔層530可構成第一中間基板52。在一些其他實施例中,通孔焊墊圖案525可使用採用第一銅箔層520作為鍍覆晶種層之鍍覆製程形成。在此實例中,鍍覆製程可使用採用了抗蝕劑圖案之半加成法(SAP)或經修改之半加成法(MSAP)來執行。
參照圖7,提供支撐基板60。支撐基板60可為包括硬度大於通孔焊墊圖案525之材料的板件610。板件610可包括金屬材料或合金材料。舉例而言,若通孔焊墊圖案525為銅層,則板件610可包括合金鋼材料,例如但不限於碳鋼材料或不鏽鋼材料。替代地,板件610可包括(例如但不限於)基於金屬氧化物之陶瓷材料。在一些其他實施例中,若通孔焊墊圖案525為銅層,則板件610亦可包括銅層。然而,在此實例中,板件610可比通孔焊墊圖案525厚。
參照圖8,板件610可經圖案化以形成穿透板件610之孔圖案61h。結果,經圖案化之板件610可對應於支撐圖案615,且支撐基板60可包括支撐圖案615及孔圖案61h。每個孔圖案61h可形成為容納每個通孔焊墊圖案525及通孔焊墊連接圖案於其內。支撐圖案615可包括在具有任意形狀之閉合環路內之區域圖案、具有預定寬度之條帶圖案 或柵格圖案。支撐圖案615可形成為具有與參照圖3A至圖3C描述之支撐圖案211大體上相同之特徵。
參照圖9,支撐基板60可經配置且安置在第一中間基板52上方,以使得通孔焊墊圖案525及通孔焊墊連接圖案垂直地與孔圖案61h重疊。可提供第二中間基板70,該第二中間基板70包括絕緣層540及堆疊在絕緣層540之表面上的第三銅箔層550。接著,第二中間基板70可對準且安置在支撐基板60上方。
參照圖10,第一中間基板52、支撐基板60及第二中間基板70可彼此組合以形成堆疊結構80。可執行組合製程以使得通孔焊墊圖案525、通孔焊墊連接圖案及支撐基板60埋設在絕緣層540與絕緣芯層510之間。結果,通孔焊墊圖案525及通孔焊墊連接圖案可於孔圖案61h內安置絕緣芯層510上。通孔焊墊圖案525及通孔焊墊連接圖案可經安置以在絕緣芯層510之表面上與支撐圖案615間隔開。
參照圖11,第三銅箔層550及絕緣層540可經圖案化以形成第一通孔62h,從而暴露通孔焊墊圖案525中之一者之表面。類似地,第二銅箔層530及絕緣芯層510可經圖案化以形成第二通孔63h,從而暴露通孔焊墊圖案525中之另一者的表面。第一通孔62h及第二通孔63h可使用以下至少一種方法形成,該等方法係(例如但不限於)機械處理方法、鐳射處理方法及化學蝕刻方法。
參照圖12,可形成填充第一通孔62h之第一通孔栓塞562,且可在絕緣層540之表面上形成第一電路圖案555。任一第一電路圖案555之至少一部分可連接至第一通孔栓塞562。類似地,可形成填充第二通孔63h之第二通孔栓塞564,且可在絕緣芯層510之表面上形成第二電路圖案575。任一第二電路圖案575之至少一部分可連接至第二通孔栓塞564。第一通孔栓塞562及第二通孔栓塞564以及第一電路圖案555及第二電路圖案575可使用以下至少一種方法形成,該等方法係(例如 但不限於)電鍍方法及化學鍍覆方法。舉例而言,第一通孔栓塞562及第二通孔栓塞564以及第一電路圖案555及第二電路圖案575可藉由使用SAP、MSAP或類似方法形成。
參照圖13,選擇性地暴露第一電路圖案555之第一抗蝕劑圖案層585可形成在絕緣層540之表面上。類似地,選擇性地暴露第二電路圖案575之第二抗蝕劑圖案層595可形成在絕緣芯層510之表面上。藉由第一抗蝕劑圖案層585及第二抗蝕劑圖案層595而暴露之第一電路圖案555及第二電路圖案575可充當可連接至安裝在PCB上之半導體晶片或半導體封裝體之導電焊墊(conductive pad),或可充當可連接至外部系統之焊盤(ball land)。
根據一實施例之PCB可藉由上述製程製造。藉由上述製程製造之PCB可具有與參照圖2描述之PCB 200大體上相同之組態。
上述PCB可用於半導體封裝體之製造中。又,使用該PCB製造之半導體封裝體可用於各種電子系統中。
圖14為說明包括根據各種實施例之至少一個PCB之電子系統的實例之表示的方塊圖。
參照圖14,使用根據一實施例之PCB製造之半導體封裝體可應用於電子系統1710。該電子系統1710可包括控制器1711、輸入/輸出單元1712及記憶體1713。控制器1711、輸入/輸出單元1712及記憶體1713可經由匯流排1715彼此連接,從而提供用於資料傳輸之路徑。
舉例而言(但不限於此),控制器1711可包括以下各者中之至少任何一者:至少一個微處理器、至少一個數位信號處理器、至少一個微控制器及能夠執行與此等元件相同之功能之邏輯裝置。控制器1711及記憶體1713中之至少一者可包括使用該PCB製造之半導體封裝體。輸入/輸出單元1712可包括選自小鍵盤、鍵盤、顯示裝置、觸控式螢幕等中之至少一者。記憶體1713為用於儲存資料之裝置。記憶體1713可 儲存待由控制器1711及其類似者執行之資料及/或指令。
記憶體1713可包括諸如DRAM之揮發性記憶體裝置及/或諸如快閃記憶體之非揮發性記憶體裝置。舉例而言,快閃記憶體可安裝至諸如行動終端機或桌上型電腦之資訊處理系統。快閃記憶體可構成固態硬碟(SSD)。在此實例中,電子系統1710可在快閃儲存系統中穩定地儲存大量資料。記憶體1713可包括本發明之實施例之封裝技術應用至之至少任一記憶體裝置。
電子系統1710可進一步包括經組態為將資料傳輸至通信網路並自通信網路接收資料之介面1714。介面1714可為有線或無線類型。舉例而言,介面1714可包括天線或者有線或無線收發器。
電子系統1710可實現為行動系統、個人電腦、工業電腦或執行各種功能之邏輯系統。舉例而言,行動系統可為個人數位助理(PDA)、攜帶型電腦、平板電腦、行動電話、智慧型手機、無線電話、膝上型電腦、記憶體卡、數位音樂系統及資訊傳輸/接收系統中之任一者。
在其中電子系統1710為能夠執行無線通信之設備的實施例中,該電子系統1710可用於諸如但不限於以下各者之通信系統中:CDMA(分碼多向近接)、GSM(全球行動通信系統)、NADC(北美數位蜂巢式)、E-TDMA(增強型分時多向近接)、WCDMA(寬頻分碼多向近接)、CDMA 2000、LTE(長期演進)及Wibro(無線寬頻帶網際網路)。
圖15為說明包括至少一個根據各種實施例之PCB之電子系統的實例之表示的方塊圖。
參照圖15,使用該PCB製造之半導體封裝體可以記憶體卡1800之形式提供。舉例而言,記憶體卡1800可包括諸如非揮發性記憶體裝置之記憶體1810以及記憶體控制器1820。記憶體1810及記憶體控制器1820可儲存資料或讀取所儲存資料。
記憶體1810可包括本發明之實施例之封裝技術可應用至之至少任一非揮發性記憶體裝置。記憶體控制器1820可控制記憶體1810,使得所儲存之資料可被讀出,或者可回應來自主機1830之讀取/寫入請求而儲存資料。
已在上文中出於說明性目的而揭示了本發明之實施例。熟習此項技術者將瞭解,在不脫離由隨附申請專利範圍中揭示的本發明之範疇及精神的情況下,各種修改、添加及取代是有可能的。
200‧‧‧印刷電路板(PCB)
210‧‧‧內層
211‧‧‧支撐圖案
2121‧‧‧通孔焊墊圖案
212r‧‧‧通孔焊墊圖案
2201‧‧‧外層
220r‧‧‧外層
221l‧‧‧第一電路圖案層
221r‧‧‧第一電路圖案層
222l‧‧‧第二電路圖案層
222r‧‧‧第二電路圖案層
231‧‧‧第一通孔栓塞
232‧‧‧第二通孔栓塞
241‧‧‧第一層間介電層
242‧‧‧第二層間介電層
242s‧‧‧表面
251‧‧‧第一抗蝕劑圖案層
252‧‧‧第二抗蝕劑圖案層

Claims (20)

  1. 一種印刷電路板(PCB),其包含:一內層,其包括一支撐圖案及通孔焊墊圖案,該支撐圖案及該等通孔焊墊圖案彼此間隔開;一外層,其安置在該內層上方及下方,且包括一電路圖案層;及一通孔栓塞,其將該電路圖案層連接至該等通孔焊墊圖案中之任一者,其中該支撐圖案比該等通孔焊墊圖案硬,且其中該等通孔焊墊圖案中之至少兩者藉由一通孔焊墊連接圖案而彼此電連接,該通孔焊墊連接圖案位於與該等通孔焊墊圖案大體上相同之位準處;其中該支撐圖案,該等通孔焊墊圖案及該通孔焊墊連接圖案安置於相同的平面處,且其中該支撐圖案圍繞該等通孔焊墊圖案及該通孔焊墊連接圖案。
  2. 如請求項1之印刷電路板,其中該支撐圖案及該等通孔焊墊圖案安置為彼此電絕緣同時位於大體上相同之平面上。
  3. 如請求項1之印刷電路板,其中該支撐圖案包括與該等通孔焊墊圖案不同之一材料。
  4. 如請求項1之印刷電路板,其中該支撐圖案比該等通孔焊墊圖案厚。
  5. 如請求項1之印刷電路板,其進一步包含安置在該內層與該外層之間的一層間介電層。
  6. 如請求項5之印刷電路板,其中該層間介電層安置在該等通孔焊墊圖案與該支撐圖案之間。
  7. 如請求項1之印刷電路板,其中該支撐圖案經組態以形成至少一個區域圖案,該區域圖案具有一預定寬度、在一任意形狀之一閉合環路內且包括一條帶圖案,且其中該支撐圖案經組態以在該區域圖案內形成一柵格圖案。
  8. 如請求項7之印刷電路板,其中該等通孔焊墊圖案之一周界由該層間介電層圍繞,且該層間介電層之一周界由該條帶圖案圍繞,其中一通孔焊墊圖案經由一通孔焊墊連接圖案耦接至另一通孔焊墊圖案,且其中經由該通孔焊墊連接圖案耦接至該另一通孔焊墊圖案之該通孔焊墊圖案形成由該層間介電層圍繞之一周界,且該層間介電層之該周界由該條帶圖案圍繞。
  9. 如請求項1之印刷電路板,其中該PCB包括至少一個單元基板,且其中該支撐圖案經安置為圍繞該至少一個單元基板之邊緣。
  10. 如請求項9之印刷電路板,其中該等單元基板中之每一者之一周界由一框架部分圍繞。
  11. 如請求項1之印刷電路板,其進一步包含:一層間介電層,其安置在該內層與該外層之間;及一抗蝕劑圖案層,其安置在該等層間介電層上,且經組態以使該外層之部分暴露。
  12. 一種製造一印刷電路板(PCB)之方法,該方法包含:提供一第一中間基板,該第一中間基板包括一絕緣芯層及安置在該絕緣芯層之一表面上之一通孔焊墊圖案;提供一支撐基板,該支撐基板包括對應於該通孔焊墊圖案之 一孔圖案;提供一第二中間基板,該第二中間基板包括一絕緣層;及組合該第一中間基板、該支撐基板及該第二中間基板,使得該支撐基板安置在該第一中間基板與該第二中間基板之間,其中該通孔焊墊圖案安置在該孔圖案內,且其中該通孔焊墊圖案及該支撐基板彼此間隔開同時位於大體上相同之平面上;其中該等通孔焊墊圖案中之至少兩者藉由一通孔焊墊連接圖案來彼此電連接,該通孔焊墊連接圖案安置於與該等通孔焊墊圖案大體上相同之位準處,且其中該支撐圖案圍繞該等通孔焊墊圖案及該通孔焊墊連接圖案。
  13. 如請求項12之方法,其進一步包括:形成一通孔,以穿透該絕緣芯層及該絕緣層中之至少一者,從而暴露該通孔焊墊圖案;形成一通孔栓塞,該通孔栓塞填充該絕緣芯層及該絕緣層之該通孔;在該絕緣芯層及該絕緣層中之至少一者上形成一電路圖案,其中該電路圖案層之至少一部分電連接至該通孔栓塞;及形成一抗蝕劑圖案層,該抗蝕劑圖案層選擇性地暴露該絕緣芯層及該絕緣層中之至少一者上的該電路圖案。
  14. 如請求項12之方法,其中提供該第一中間基板包含:提供一基板,該基板包括該絕緣芯層以及分別堆疊在該基板之兩個相對表面上之第一銅箔層及第二銅箔層;及圖案化該第一銅箔層,以在該絕緣芯層之一個表面上形成該通孔焊墊圖案。
  15. 如請求項12之方法,其中提供該第一中間基板包含: 提供一基板,該基板包括該絕緣芯層以及分別堆疊在該基板之兩個相對表面上的第一銅箔層及第二銅箔層;及使用採用該第一銅箔層作為一鍍覆晶種層之一鍍覆方法,在該絕緣芯層之一個表面上形成該通孔焊墊圖案。
  16. 如請求項12之方法,其中提供該支撐基板包括:製備一板件,該板件比該通孔焊墊圖案硬;及圖案化該板件,以形成該孔圖案,其中該經圖案化之板件為提供該孔圖案之一支撐圖案。
  17. 如請求項16之方法,其中該孔圖案經組態為適應該通孔焊墊圖案之大小。
  18. 如請求項16之方法,其中該支撐圖案經組態以形成至少一個區域圖案,該區域圖案具有一預定寬度、在具有一任意形狀之一閉合環路內且包括一條帶圖案,且其中該支撐圖案經組態以在該區域圖案內形成一柵格圖案。
  19. 如請求項16之方法,其中該板件包括一金屬材料或一合金材料。
  20. 如請求項12之方法,其中執行組合該第一中間基板、該支撐基板及該第二中間基板,使得該通孔焊墊圖案及該支撐基板埋設在該絕緣芯層與該絕緣層之間。
TW105111893A 2015-04-23 2016-04-15 具有支撐圖案之印刷電路板及其製造方法 TWI693865B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2015-0057563 2015-04-23
KR1020150057563A KR20160127226A (ko) 2015-04-23 2015-04-23 지지 패턴을 구비하는 인쇄회로기판 및 이의 제조 방법

Publications (2)

Publication Number Publication Date
TW201703594A TW201703594A (zh) 2017-01-16
TWI693865B true TWI693865B (zh) 2020-05-11

Family

ID=57148306

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105111893A TWI693865B (zh) 2015-04-23 2016-04-15 具有支撐圖案之印刷電路板及其製造方法

Country Status (4)

Country Link
US (1) US9565763B2 (zh)
KR (1) KR20160127226A (zh)
CN (1) CN106068060B (zh)
TW (1) TWI693865B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI632376B (zh) * 2016-05-31 2018-08-11 巨擘科技股份有限公司 探針卡裝置
KR102059478B1 (ko) * 2017-09-15 2019-12-26 스템코 주식회사 회로 기판 및 그 제조 방법
CN109803481B (zh) * 2017-11-17 2021-07-06 英业达科技有限公司 多层印刷电路板及制作多层印刷电路板的方法
WO2023101442A1 (ko) * 2021-11-30 2023-06-08 엘지이노텍 주식회사 반도체 패키지

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200938021A (en) * 2008-02-19 2009-09-01 Unimicron Technology Corp Circuit board and manufacturing method thereof
JP2012060159A (ja) * 2011-12-05 2012-03-22 Shinko Electric Ind Co Ltd 配線基板、半導体装置、及び配線基板の製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07109943B2 (ja) * 1992-12-09 1995-11-22 日本電気株式会社 多層配線基板
JP3635219B2 (ja) * 1999-03-11 2005-04-06 新光電気工業株式会社 半導体装置用多層基板及びその製造方法
JP4361826B2 (ja) * 2004-04-20 2009-11-11 新光電気工業株式会社 半導体装置
JP2006013455A (ja) * 2004-05-27 2006-01-12 Canon Inc 多層プリント配線板及び多層プリント回路板
KR100924554B1 (ko) * 2007-11-30 2009-11-02 주식회사 하이닉스반도체 플립 칩 패키지 및 이의 제조 방법
CN101528008B (zh) * 2008-03-03 2012-05-23 欣兴电子股份有限公司 线路板及其制造方法
JP5295596B2 (ja) * 2008-03-19 2013-09-18 新光電気工業株式会社 多層配線基板およびその製造方法
KR20090121163A (ko) 2008-05-21 2009-11-25 삼성전기주식회사 메탈코어 패키지 기판 및 이의 제조방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200938021A (en) * 2008-02-19 2009-09-01 Unimicron Technology Corp Circuit board and manufacturing method thereof
JP2012060159A (ja) * 2011-12-05 2012-03-22 Shinko Electric Ind Co Ltd 配線基板、半導体装置、及び配線基板の製造方法

Also Published As

Publication number Publication date
TW201703594A (zh) 2017-01-16
US20160316561A1 (en) 2016-10-27
CN106068060B (zh) 2019-10-25
CN106068060A (zh) 2016-11-02
KR20160127226A (ko) 2016-11-03
US9565763B2 (en) 2017-02-07

Similar Documents

Publication Publication Date Title
US9368456B2 (en) Semiconductor package having EMI shielding and method of fabricating the same
TWI710084B (zh) 具有電磁干擾屏蔽部的半導體封裝和製造其之方法
TWI693865B (zh) 具有支撐圖案之印刷電路板及其製造方法
TW201616625A (zh) 嵌入式封裝、製造其之方法、包含其之電子系統及包含其之記憶卡
KR102103375B1 (ko) 반도체 패키지
CN105261606A (zh) 无核心层封装基板及其制法
US10448508B2 (en) Printed circuit board and semiconductor package including the same
US20130223001A1 (en) Printed circuit board and memory module comprising the same
US9659852B2 (en) Semiconductor package
US10187971B2 (en) Wiring board and method of manufacturing wiring board
US9331055B2 (en) Semiconductor package and method for fabricating the same
US9252139B2 (en) Stacked semiconductor package and method for manufacturing the same
US20120175782A1 (en) Semiconductor package and method of manufacturing the same
US20190027378A1 (en) Methods of fabricating package substrates having embedded circuit patterns
US20140361437A1 (en) Package substrates and methods of fabricating the same
US9460990B1 (en) Substrates and semiconductor packages including the same, electronic systems including the semiconductor packages, and memory cards including the semiconductor packages
CN101587842A (zh) 芯片封装载板及其制造方法
US9679865B2 (en) Substrate for semiconductor package and semiconductor package having the same
CN104066273A (zh) 一种封装基板及其制作方法和基板组件
JP6032070B2 (ja) 半導体装置、半導体装置の製造方法
US20200168473A1 (en) Semiconductor packages and methods of fabricating the same
WO2013153717A1 (ja) 電子機器及びその製造方法
CN105575942A (zh) 中介基板及其制法
CN118019216A (zh) 电路板、电子设备以及电路板的制备方法