KR20120112216A - 금속장 적층판 - Google Patents

금속장 적층판 Download PDF

Info

Publication number
KR20120112216A
KR20120112216A KR1020120033001A KR20120033001A KR20120112216A KR 20120112216 A KR20120112216 A KR 20120112216A KR 1020120033001 A KR1020120033001 A KR 1020120033001A KR 20120033001 A KR20120033001 A KR 20120033001A KR 20120112216 A KR20120112216 A KR 20120112216A
Authority
KR
South Korea
Prior art keywords
polyimide layer
layer
polyimide
metal foil
ratio
Prior art date
Application number
KR1020120033001A
Other languages
English (en)
Other versions
KR101965174B1 (ko
Inventor
켄타로 야구마
에이고 콘도
Original Assignee
신닛테츠가가쿠 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=46995121&utm_source=***_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=KR20120112216(A) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by 신닛테츠가가쿠 가부시키가이샤 filed Critical 신닛테츠가가쿠 가부시키가이샤
Publication of KR20120112216A publication Critical patent/KR20120112216A/ko
Application granted granted Critical
Publication of KR101965174B1 publication Critical patent/KR101965174B1/ko

Links

Images

Classifications

    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00Layered products comprising a layer of metal
    • B32B15/04Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material
    • B32B15/08Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material of synthetic resin
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B27/00Layered products comprising a layer of synthetic resin
    • B32B27/06Layered products comprising a layer of synthetic resin as the main or only constituent of a layer, which is next to another layer of the same or of a different material
    • B32B27/08Layered products comprising a layer of synthetic resin as the main or only constituent of a layer, which is next to another layer of the same or of a different material of synthetic resin
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B27/00Layered products comprising a layer of synthetic resin
    • B32B27/28Layered products comprising a layer of synthetic resin comprising synthetic resins not wholly covered by any one of the sub-groups B32B27/30 - B32B27/42
    • B32B27/281Layered products comprising a layer of synthetic resin comprising synthetic resins not wholly covered by any one of the sub-groups B32B27/30 - B32B27/42 comprising polyimides
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B7/00Layered products characterised by the relation between layers; Layered products characterised by the relative orientation of features between layers, or by the relative values of a measurable parameter between layers, i.e. products comprising layers having different physical, chemical or physicochemical properties; Layered products characterised by the interconnection of layers
    • B32B7/02Physical, chemical or physicochemical properties
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2457/00Electrical equipment
    • B32B2457/08PCBs, i.e. printed circuit boards

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Laminated Bodies (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

폴리이미드-금속장 적층판이 원래 갖는 치수안정성에 추가하여 내열성이 우수하고, 특히 가열 가압측의 층 사이에 발생되는 마이크로보이드를 억제하는 접착 신뢰성에도 우수한 금속장 적층체를 제공한다.
폴리이미드-금속장 적층판에 있어서, 금속박과 접하는 폴리이미드층(i)의 유리 전이 온도는 300℃ 이상이고, 금속박의 조화 처리면은 (a) 표면 조도(Rz) 0.5?4㎛, (b) 조화 처리면의 표층부는 다수의 미세 돌기 형상을 취하고, 그 제 1 돌기물에 있어서의 근본 부분의 폭(L)에 대한 돌기 높이(H)의 비로 나타내어지는 애스펙트비(H/L)가 1.5?5의 범위이고, 그 돌기 높이는 1?3㎛의 범위인 돌기 형상의 비율이 전체 돌기 형상의 수에 대하여 50% 이하, 또는 (c) 돌기물 사이에 깊이가 0.5㎛ 이상이고, 인접 돌기물 사이 거리가 0.001?1㎛의 범위에 있는 간극의 존재 비율이 전체 돌기 형상수의 50% 이하인 것으로 한다.

Description

금속장 적층판{METAL-CLAD LAMINATE}
본 발명은 플렉시블 회로 기판에 바람직하게 사용되는 금속장 적층판에 관한 것이고, 특히 절연층이 폴리이미드 수지로 이루어지는 가요성을 갖는 플렉시블 금속장 적층판에 관한 것이다.
최근, 휴대전화나 디지털 카메라, 디지털 비디오, PDA, 카네비게이션, 하드 디스크 기타 각종 전자기기의 고기능화, 소형화, 그리고 경량화에 따라서, 이들 전기배선용 기판 재료로서 종래 사용할 수 있는 리지드 기판으로 변하여 배선의 자유도가 높고 박형화가 용이한 플렉시블 프린트 기판이 채용되는 예가 증가하고 있다. 그리고, 보다 고도화하고 있는 이들 기기에 사용되고 있는 플렉시블 프린트 기판에 관해서는 소형 고밀도화, 다층화, 미세화, 고내열화 등의 요구가 더욱 높아지고 있다.
이러한 요구에 대응하기 위해서, 도체 상에 직접 폴리이미드 수지층을 도포 형성하고, 또한 열팽창계수가 다른 복수의 폴리이미드 수지층을 다층화하여 형성함으로써 온도 변화에 대한 치수안정성, 접착력, 또한 에칭 후의 평면성 등으로 신뢰성이 우수한 플렉시블 프린트 기판을 제공하는 방법이 특허문헌 1 등에 개시되어 있다.
이러한 플렉시블 프린트 기판에 사용되는 접착제층을 갖지 않는 동장 적층판에 있어서는, 예를 들면 특허문헌 2, 특허문헌 3, 특허문헌 4 등과 같이 수지층과의 접착력을 높이기 위해서 동박 표면이 조화 처리된 동박이 사용되고 있다.
그러나, 최근에는 납 프리화에 따른 땜납 접합 온도의 상승에 대응하기 위해서, 특허문헌 5와 같이 동박에 접하는 폴리이미드 수지층이 고내열화되어 있기 때문에 열압착시에 동박과 폴리이미드층 사이에 마이크로 보이드가 생성하기 쉽고, 회로 가공시에 산 세정액의 침투에 의한 배선 박리가 발생하는 등 접착 신뢰성이 저하한다는 문제가 있다. 이 문제에 대하여, 특허문헌 6과 같이 조화 처리 높이를 억제하여 동박 조화 처리면의 도금층을 제어하는 방법이 있지만, 이 방법에 의하면 초기 필 강도가 저하해버린다는 우려가 있어 과제가 남아있다.
특허문헌 1: 일본 특허 공고 평6-93537호 공보
특허문헌 2: 일본 특허 공개 평2-292894호 공보
특허문헌 3: 일본 특허 공개 평6-169168호 공보
특허문헌 4: 일본 특허 공개 평8-335775호 공보
특허문헌 5: WO 2002/085616
특허문헌 6: WO 2010/010892
본 발명은 조화 처리된 금속박과 접하는 폴리이미드층이 높은 내열성을 갖는데도 불구하고 금속박과 폴리이미드층 사이에 발생되는 마이크로 보이드를 억제하고, 또한 금속층과 폴리이미드층 사이의 접착 신뢰성을 향상시킴으로써 산 세정액의 침투에 의한 회로 박리를 억제한 금속장 적층판을 제공하는 것을 목적으로 한다.
본 발명자 등은 상기 과제를 해결하기 위해서 예의검토를 거듭한 결과, 금속박 표면의 조화 성상이 특유한 것을 사용하고, 이 금속박과 접하는 폴리이미드 수지에 특정한 특성의 수지를 적용함으로써 상기 과제를 해결할 수 있는 것을 발견하여, 본 발명을 완성이 이르렀다.
즉, 본 발명은 폴리이미드층의 한 면 또는 양면에 금속박을 갖는 금속장 적층판에 있어서, 상기 금속박과 접하는 폴리이미드층(i)의 유리 전이 온도는 300℃ 이상이고 상기 금속박의 폴리이미드층과 접하는 조화 처리면은 하기 (a)?(c)의 요건을 만족시키는 것을 특징으로 하는 금속장 적층판이다.
(a) 조화 처리면의 표면 조도(Rz)가 O.5?4㎛의 범위에 있는 것
(b) 조화 처리면의 표층부는 다수의 조화 입자에 의해 형성된 미세 돌기 형상으로 되어 있고, 상기 미세 돌기 형상의 제 1 돌기물에 있어서의 근본 부분의 폭(L)에 대한 돌기 높이(H)의 비로 나타내어지는 애스펙트비(H/L)가 1.5?5의 범위이고, 상기 돌기 높이가 1?3㎛의 범위인 돌기 형상의 비율이 전체 돌기 형상의 수에 대하여 50% 이하인 것
(c) 인접하는 돌기물 사이에 깊이 0.5㎛ 이상, 인접 돌기물 사이 거리가 0.001?1㎛의 범위에 있는 간극의 존재 비율이 전체 돌기 형상수의 50% 이하인 것
(발명의 효과)
본 발명의 금속장 적층판은 절연층을 구성하는 폴리이미드가 높은 내열성을 갖고 우수한 치수안정성을 나타낼 뿐만 아니라, 금속박과 그것과 접하는 폴리이미드층 사이에 마이크로보이드의 발생을 억제할 수 있고, 플렉시블 배선판의 회로 가공시 등의 내약품성에도 우수하기 때문에 고세밀의 가공이 요구되는 회로 기판에 바람식하게 사용할 수 있고, 그 유용성은 매우 높다.
도 1은 동박의 동박 단면에 있어서의 조화 형상을 설명하기 위한 모식도다.
도 2는 실시예 1에서 사용되는 동박의 동박 단면 사진이다.
도 3은 비교예 2에서 사용되는 동박의 동박 단면 사진이다.
이하, 본 발명을 상세하게 설명한다.
본 발명의 금속장 적층판은 폴리이미드층의 한 면 또는 양면에 금속박을 갖는다. 폴리이미드층은 금속박과 접하는 폴리이미드층의 유리 전이 온도가 300℃ 이상이면 단층이어도 복수층으로 형성되어도 좋지만, 바람직하게는 유리 전이 온도가 300℃ 이상인 폴리이미드층(i)과 다른 폴리이미드층으로 이루어지고, 다른 폴리이미드층은 폴리이미드층(i)의 유리 전이 온도보다 50℃ 이상 높은 유리 전이 온도를 갖는 폴리이미드 수지층(ii)으로 이루어진다. 금속박으로서는 후기 표면 조화 형상을 나타내는 것이면 특별히 그 종류는 한정되는 것은 아니지만, 동박 또는 합금 동박이 바람직하다.
금속박으로서 동박, 합금 동박을 사용하는 경우, 이들 두께는 5?50㎛의 범위가 바람직하고, 플렉시블 배선 기판에의 적용성을 고려하면 9?30㎛의 범위가 보다 바람직하다.
본 발명에 사용되는 금속박의 폴리이미드층과 접하는 조화 처리면은 하기 (a)?(c)의 요건을 만족시킬 필요가 있다.
(a) 조화 처리면의 표면 조도(Rz)가 0.5?4㎛의 범위에 있는 것
(b) 조화 처리면의 표층부는 다수의 조화 입자에 의해 형성된 미세 돌기 형상으로 되어 있고, 상기 미세 돌기 형상의 제 1 돌기물에 있어서의 근본 부분의 폭(L)에 대한 돌기 높이(H)의 비로 나타내어지는 애스펙트비(H/L)가 1.5?5의 범위이고, 상기 돌기 높이가 1?3㎛의 범위인 돌기 형상의 비율이 전체 돌기 형상의 수에 대하여 50% 이하인 것
(c) 인접하는 돌기물 사이에 깊이 0.5㎛ 이상, 인접 돌기물 사이 거리가 0.001?1㎛의 범위에 있는 간극의 존재 비율이 전체 돌기 형상수의 50% 이하인 것
우선, 조화 처리면의 표면 조도(Rz)는 0.5?4㎛의 범위일 필요가 있다. Rz의 값이 0.5㎛로 만족되지 않고 금속박과 폴리이미드층 사이의 접착력이 저하하여 4㎛를 초과하면, 회로를 미세패턴으로 가공하는 경우에 에칭 잔사가 증가하고, 그 결과 전기 신뢰성이 저하한다. 여기서, 조화 처리면의 표면 조도(Rz)는 JISB 0601-1994 「표면 조도의 정의와 표시」의 「5.1 열점 평균 조도」의 정의에서 규정된 Rz를 말한다.
이어서, 조화 처리면의 표층부는 다수의 조화 입자에 의해 형성된 미세 돌기 형상으로 되어 있고, 상기 미세 돌기 형상의 제 1 돌기물에 있어서의 근본 부분의 폭(L)에 대한 돌기 높이(H)의 비로 나타내어지는 애스펙트비(H/L)가 1.5?5의 범위이고, 돌기 높이가 1?3㎛의 범위인 돌기 형상의 비율이 전체 돌기 형상의 수에 대하여 50% 이하인 것이 필요하다. 상기 애스펙트비와 돌기 높이의 요건이 50%를 초과하면, 표면 조화 형상이 거칠어지기 때문에 내열성(유리 전이 온도)이 높은 폴리이미드층을 가열 압착하는 경우, 플로우성이 부족하고 마이크로보이드가 발생하기 쉬워진다.
또한, 금속박 표면의 조화 처리면에 있어서는 인접하는 돌기물 사이에 깊이 0.5㎛ 이상, 인접 돌기물 사이 거리가 O.OO1?1㎛의 범위에 있는 간극의 존재 비율이 전체 돌기 형상수의 50% 이하인 것이 필요하다. 이 비율이 50%를 초과하면, 간극에의 수지 충전이 충분히 행해지지 않아 마이크로보이드가 발생하기 쉬워진다.
여기서, 본 발명에 사용하는 금속박의 조화 처리면에 대하여, 도 1을 사용하여 설명한다. 도 1은 금속박 단면의 표면 부분을 확대하여 모식적으로 나타낸 것이다. 본 발명에 있어서, 조화 처리면의 미세 돌기 형상의 애스펙트비는, 예를 들면 도 1에 나타낸 바와 같이 미세 돌기 형상의 제 1 돌기물의 높이(H)를 돌기물의 근본 부분의 폭(L)으로 나눈 값이다. 돌기 높이는 인접하는 골짜기의 저부를 연결한 중심으로부터 최장 길이를 나타내는 값을 말한다.
또한, 본 발명의 상기 (c)의 요건에 대하여 말하면, 인접하는 돌기물 사이에 깊이 0.5㎛ 이상의 간극이 있고, 그 간극에 있어서의 인접 돌기물 사이 거리가 0.OO1?1㎛인 간극이 존재하지만 존재 비율로 판단된다. 도 1에 있어서, 돌기물 p와 돌기물 q는 인접한 돌기물이고, 돌기물 p와 q 사이에는 0.5㎛ 이상 깊이의 간극을 갖고 있다. 그리고, 그 인접간 거리는 O.OO1?1㎛의 범위이다. 본 발명에서 이러한 간극은 적을수록 좋고, (c)의 요건을 환언하면 돌기물 사이에 깊이는 0.5㎛ 이상 깊이의 간극을 갖고, 그 깊이까지의 인접간 거리가 O.OO1?1㎛의 범위에 있는 것이 전체 돌기 형상수에 대하여 50% 이하의 수이다.
본 발명에 사용하는 금속박 표면에 형성되어 있는 조화 형상은 정점 방향을 향하여 근본 부분의 폭(L)보다 큰 폭이 존재하는 돌기 형상의 비율이 전체 돌기 형상의 수에 대하여 20% 이하인 것이 바람직하고, 10% 이하인 것이 더욱 바람직하다. 이 비율이 20%를 초과하면, 돌기 형상의 근본 부분에 마이크로보이드가 발생하기 쉬운 경향이 있다.
본 발명의 금속박의 조화면에 있어서는 조화 처리에 의한 돌기물의 형상이 가늘고 긴 것이면 마이크로보이드가 발생하기 쉬운 경향이 있기 때문에, 전체 돌기 형상에서 차지하는 높이 1㎛ 이상의 돌기 형상의 평균 폭이 1㎛ 이상이지만 비율이 1O% 이상인 것이 바람직하고, 30% 이상인 것이 보다 바람직하다. 여기서, 돌기 형상의 평균 폭은 돌기 형상의 1/2 높이에서의 폭을 평균 폭으로 간주해도 좋다. 또한, 이와 같이 조화 처리된 동박은 시판되고 있고, 본 발명에서 말하는 조화 처리면의 요건을 만족시키는 것은 시판품으로부터 입수가능하다.
금속박의 조화 처리면은 조화 처리면이 Ni, Zn 및 Cr로 도금 처리되어 있고, Ni 함유량이 0.1mg/dm2 이상이고, 또한 명도계에 의해 측정한 Y값(명도)이 25 이상인 것이 바람직하다. 이 명도는 샘플 표면에 광을 조사하여 광의 반사량을 명도라고 함으로써 표면의 조도를 나타내는 지표가 된다. 명도가 낮다는 것은 반사율이 낮고, 즉 인접하는 돌기물 사이에 좁고 깊은 간극이 많은 것을 나타내고, 열압착시의 마이크로보이드가 발생하기 쉬워진다. Ni 함유량이 O.1 mg/dm2 미만인 경우, 내식성이 부족하기 때문에 폴리이미드의 충전성에 관계없이 산에 의해 부식되어 버린다.
이어서, 본 발명의 금속장 적층판으로 절연층이 되는 폴리이미드층에 대하여 설명한다.
상기에서 설명한 바와 같이, 본 발명에 있어서 폴리이미드층은 폴리이미드층(i)을 금속박과 접하는 층으로서 필수로 하고, 바람직하게는 복수의 폴리이미드로 구성된다. 바람직하게 구체적인 폴리이미드층의 구성예를 나타내면, 하기 구성예를 예시할 수 있다. 또한, 하기 구성예에 있어서, M은 금속박의 약어이고, PI는 폴리이미드의 약어이고, 또한 PI층(i)은 유리 전이 온도가 300℃ 이상인 폴리이미드층, PI층(ii)은 폴리이미드층(i)보다 유리 전이 온도가 50℃ 이상 높은 폴리이미드층이다.
1) M/PI층(i)/PI층(ii)/PI층(i)
2) M/PI층(i)/PI층(ii)/PI층(i)/M
3) M/Pl층(ii)/PI층(i)/M
폴리이미드층을 구성하는 폴리이미드는 일반적으로 하기 식(1)로 나타내어지고, 디아민 성분과 산 이무수물 성분을 실질적으로 등몰 사용하고 유기 극성 용매 중에서 중합하는 공지의 방법에 의해 제조할 수 있다.
Figure pat00001
여기서, Ar1은 방향족환을 1개 이상 갖는 4가의 유기기이고, Ar2는 방향족환을 1개 이상 갖는 2가의 유기기이고, n은 반복수를 나타낸다. 즉, Ar1은 산 이무수물의 잔기이고, Ar2는 디아민의 잔기이다.
폴리이미드의 중합에 사용하는 용매는, 예를 들면 디메틸아세트아미드, n-메틸피롤리디논, 2-부타논, 디글라임, 크실렌 등을 들 수 있고, 이들을 1종 또는 2종 이상 병용하여 사용할 수도 있다. 또한, 중합하여 얻어진 폴리아미드산(폴리이미드 전구체)의 수지 점도에 대해서는 500cps?35000cps의 범위로 하는 것이 바람직하다.
원료로서 사용하는 디아민 성분 및 산 이무수물 성분은 절연층을 구성하는 폴리이미드층(i), 폴리이미드층(ii)에 요구되는 각종 특성을 고려하여 하기에 예시된 각 원료 성분 중으로부터 적당하게 최적인 것이 선택된다.
산 이무수물로서는, 예를 들면 O(CO)2-Ar1-(CO)2O에 의해 나타내어지는 방향족 테트라카르복실산 이무수물이 바람직하고, 하기 식(2)로 나타내어지는 방향족 산무수물 잔기를 Ar1로서 부여하는 것이 예시된다.
Figure pat00002
또한, 디아민으로서는, 예를 들면 H2N-Ar2-NH2에 의해 나타내어지는 방향족 디아민이 바람직하고, 하기 식(3)으로 나타내어지는 방향족 디아민 잔기를 Ar2로서 부여하는 방향족 디아민이 예시된다.
Figure pat00003
본 발명에 있어서의 폴리이미드층(i)은 금속박과 접하는 유리 전이 온도가 300℃ 이상의 폴리이미드층이다. 폴리이미드층(i)은 금속박과의 접착성의 관점에서 금속박과 가열 압착시에 열가소성을 나타내는 것이 필요하지만, 유리 전이 온도가 낮아지면 내열성의 저하와 연결된다. 그러한 관점에서 폴리이미드층(i)의 바람직한 유리 전이 온도는 350℃ 미만인 것이 바람직하다.
이러한 폴리이미드층(i)을 구성하는 산 이무수물 성분으로서는 상기 식(2)에서 예시한 것을 들 수 있지만, 피로멜리트산 이무수물(PMDA)을 필수 성분으로 하고 이것을 주성분으로서 특히 바람직하게는 80몰% 이상 사용하는 것이 바람직하다. 또한, 폴리이미드층(i)을 구성하는 디아민 성분으로서는 상기 식(3)에서 예시한 것을 들 수 있지만, 특히 2,2-비스[4-(4-아미노페녹시)페닐]프로판(BAPP)을 필수 성분으로 하고 이것을 주성분으로서 특히 바람직하게는 80몰% 이상 사용하는 것이 바람직하다. 여기서, 다른 산 이무수물 및 디아민 성분은 2종 이상 병용하는 것도 가능하다.
본 발명에 있어서의 폴리이미드층(ii)은 폴리이미드층(i)보다도 유리 전이 온도가 50℃ 이상 높은 폴리이미드층이다. 폴리이미드층(ii)은 금속박과의 접착성의 관점에서 직접은 금속박과 접하고 폴리이미드층(i)을 통하여 금속박과 일체화되는 것이 바람직하다.
이러한 폴리이미드층(ii)을 구성하는 산 이무수물 성분에는 피로멜리트산 이무수물(PMDA), 3,3',4,4'-비페닐테트라카르복실산 이무수물(BPDA), 3,3',4,4'-벤조페논테트라카르복실산 이무수물(BTDA), 3,3',4,4'-디페닐술폰 테트라카르복실산 이무수물(DSDA) 및 4,4'-옥시디프탈산 이무수물(ODPA)로부터 선택된 것을 사용하는 것이 바람직하고, 이들을 단독 또는 2종 이상 혼합하여 사용할 수도 있다.
또한, 폴리이미드층(ii)을 구성하는 디아민 성분에는 디아미노디페닐에테르(DAPE), 2'-메톡시-4,4'-디아미노벤즈아닐리드(MABA), 2,2'-디메틸-4,4'-디아미노비페닐(m-TB), 파라페닐렌디아민(P-PDA), 1,3-비스(4-아미노페녹시)벤젠(TPE-R), 1,3-비스(3-아미노페녹시)벤젠(APB), 1,4-비스(4-아미노페녹시)벤젠(TPE-Q) 및 2,2-비스[4-(4-아미노페녹시)페닐]프로판(BAPP)이 바람직한 것으로서 예시되고, 이들을 단독 또는 2종 이상 혼합하여 사용할 수도 있다.
본 발명에 있어서의 폴리이미드층의 두께는 8?40㎛의 범위가 바람직하고, 9 ?30㎛의 범위가 더욱 바람직하다. 또한, 폴리이미드층(i)은 금속층과의 접착성 유지, 절연층 전체의 선팽창계수 제어에 의한 발란스 유지에 유용하고, 그 두께는 1?3㎛의 범위에 있는 것이 바람직하다. 폴리이미드층(i)은 폴리이미드층(ii)의 한쪽 측 또는 양측에 설치해도 좋다.
상기와 같이, 본 발명에서 절연층은 단층 또는 복수의 폴리이미드층으로 구성되어 있지만, 본 발명에서는 절연층 전체(폴리이미드층 전체)에서 선팽창계수(CTE)를 10×10-6?25×10-6[1/K]의 범위로 하는 것이 바람직하다. 폴리이미드층을 복수층으로 하는 경우, 상기 폴리이미드층(ii)의 선팽창계수(CTE)는 30×10-6[1/K] 이하인 것이 바람직하고, 1×10-6?20×10-6[1/K]의 범위가 특히 바람직하다. 또한, 이 경우, 폴리이미드층(i)은 20×10-6?60×10-6[1/K]의 범위가 바람직하고, 30×10-6?50×10-6[1/K]의 범위가 특히 바람직하다.
이하, 본 발명의 금속장 적층판의 제조 방법에 대하여 적층체의 상기 구성예 2)의 것[M/PI층(i)/PI층(ii)/PI층(i)/M ]에 기초하여 설명한다. 또한, 하기 예에 있어서, M은 동박을 적용한 것이다.
본 예에 있어서는 우선, 조화 처리된 동박의 표면에 폴리이미드층(i)으로 하기 위해서 폴리이미드의 전구체인 폴리아미드산 용액을 직접 도포하고, 수지 용액에 포함되는 용제를 150℃ 이하의 온도에서 정도 제거한다.
이어서, 폴리이미드층(ii)으로 하기 위해서 폴리이미드의 전구체인 폴리아미드산 용액을 직접 도포하고, 수지 용액에 포함되는 용제를 150℃ 이하의 온도에서 정도 제거한다.
그리고 또한, 폴리이미드층(i)으로 하기 위해서 폴리이미드의 전구체인 폴리아미드 산의 용액을 직접 도포하고, 수지 용액에 포함되는 용제를 150℃ 이하의 온도에서 정도 제거한다. 이와 같이 하여, 동박 상에 용제를 어느 정도 제거한 복수층의 폴리이미드 전구체층을 형성한 후, 100?450℃, 바람직하게는 300?450℃의 온도 범위에서 5?40분간 정도의 열처리를 더 행하여, 용매의 제거 및 이미드화를 더 행한다.
이 상태로, 동박 상에 3층의 폴리이미드층으로 이루어지는 한 면 동장 적층판이 형성된 것이 있지만, 이 한 면 동장 적층판의 폴리이미드층(i)면 측에 조화 처리된 동박을 가열 압착한다. 가열 압착은 폴리이미드층(i)의 유리 전이 온도보다 다소 높은 온도로 가열 압착하고, 본 발명에서는 상기 특정 조화 처리면의 동박을 사용함으로써 마이크로보이드의 발생을 억제하는것이 가능해진다. 본 예에서는 폴리이미드층의 양측에 조화 처리된 동박을 적용했지만, 본 발명에서는 그 한 쪽, 바람직하게는 가열 장착측의 동박에만 상기에서 규정한 특정 동박을 적용해도 좋다.
이와 같이, 본 발명에서는 내열성이 요구되는 금속박과 접하는 층이 높은 유리 전이 온도의 폴리이미드층을 사용하는 경우에 있어서도, 특정 표면 성상을 갖는 조화 처리된 동박을 사용함으로써 치수안정성, 접착성 등 다른 금속장 적층판의 각종 특성을 유지한 채, 마이크로보이드의 발생을 억제할 수 있다.
(실시예)
이하, 본 발명을 실시예에 기초하여 더욱 상세하게 설명한다. 또한, 이하의 실시예에 있어서, 특별히 언급하지 않는 한 각종 평가에 대해서는 하기에 의한 것이다.
[유리 전이 온도의 측정]
기재 동박을 에칭하여 필름 상태가 된 폴리이미드를 SⅡ NanoTechnology Inc. 제작의 동적 점탄성 측정 장치(RSA-Ⅲ)를 사용하여 인장 모드에서 1.0Hz의 온도 분산 측정한 tanδ의 피크 탑을 유리 전이점 온도로 했다.
[조화 처리면의 평가]
조화 처리면의 형상 평가는 크로스 섹션 폴리셔(JEOL Ltd. 제작, SM-09010)로 제작한 동박 단면을 FE-SEM(Hitachi High-Technologies Corporation 제작, S-4700형)에 의해 관찰하고, 폭 25㎛의 범위내에 있어서의 조화부의 형태를 평가했다.
또한, 조화 처리면의 Ni량은 폴리이미드에 접하는 면만을 1N-질산에 정용시켜 ICP-AES(PerkinElmer Co., Ltd. 제작, 0ptima 4300)에 의해 측정했다. 또한, 명도(Y)는 Suga Test Instruments Co., Ltd. 제작의 SM-4를 사용하여 측정했다.
[내산성의 측정]
내산성의 측정은 플렉시블 한면 동장 적층판에 대하여, 선폭 1mm로 회로 가공을 행하고, 염산 18wt%의 수용액 중에 50℃, 60분간 침지시킨 후에 절연층(폴리이미드층)측으로부터 회로 단부를 200배의 광학현미경을 사용하여 염산의 침투에 의한 변색 폭을 측정했다. 여기서, 염산 침투 폭이 200㎛ 이하인 것이 양호하다고 평가할 수 있다.
[접착력(필 강도)의 측정]
동박과 폴리이미드 수지층 사이의 접착력은 동박 상에 폴리이미드 수지로 이루어지는 절연층을 형성하여 얻어진 플렉시블 한면 동장 적층판에 있어서, 선폭 1mm로 회로 가공을 행하고, TOYO SEIKI Co., Ltd. 제작의 인장 시험기(스토로그래프-Ml)를 사용하여 동박을 180° 방향으로 박리하여 초기 필 강도를 측정했다. 또한, 상기 내산성 측정 후의 필 강도를 측정하여 내산 후 필 강도/초기 필 강도×100을 유지율로 했다.
합성예 1
열전대 및 교반기를 구비한 동시에 질소 도입이 가능한 반응 용기에 N,N-디메틸아세트아미드를 투입했다. 이 반응 용기에 2,2-비스[4-(4-아미노페녹시)페닐]프로판(BAPP)을 용기 중에서 교반하면서 용해시켰다. 이어서, 피로멜리트산 이무수물(PMDA)을 첨가하여 모노머의 투입 총량이 12wt%가 되도록 했다. 그 후, 3시간 교반을 지속하여 폴리아미드산의 수지 용액 b를 얻었다. 폴리아미드산의 수지 용액 b의 용액 점도는 3,000cps이었다. 이 폴리아미드산으로부터 얻어진 폴리이미드는 30×10-6(1/K)를 초과하는 선팽창계수를 나타내고, 315℃의 유리 전이점 온도를 갖고 있었다.
합성예 2
열전대 및 교반기를 구비한 동시에 질소 도입이 가능한 반응 용기에 N,N-디메틸아세트아미드를 투입했다. 이 반응 용기에 2,2'-디메틸-4,4'-디아미노비페닐(m-TB)을 용기 중에서 교반하면서 용해시켰다. 이어서, 3,3',4,4'-비페닐테트라카르복실산 이무수물(BPD) 및 피로멜리트산 이무수물(PMDA)을 첨가했다. 모노머의 투입 총량이 15wt%이고, 각 산무수물의 몰비율(BPDA:PMDA)이 20:80이 되도록 투입했다. 그 후, 3시간 교반을 지속하여 폴리아미드산의 수지 용액 a를 얻었다. 폴리아미드산의 수지 용액 a의 용액 점도는 20,000cps이었다. 이 폴리아미드산으로부터 얻어진 폴리이미드는 20×10-6(1/K) 이하의 저선팽창계수를 나타내고, 비열가소성의 성질을 갖고 있었다.
실시예 1
동박으로서, 표면 처리층으로서 아미노기를 갖는 실란 커플링제로 실란 커플링 처리하여 표 1에 나타낸 조화 처리면을 갖는 전해 동박을 준비했다. 이 동박은 두께 12㎛이고, 표면 조도(Rz)는 1.2㎛이었다. 이 동박 상에 합성예 2에서 조제한 폴리아미드산의 수지 용액 b, 합성예 1에서 조제한 폴리아미드산의 수지 용액 a 및 합성예 2에서 조제한 폴리아미드산의 수지 용액 b을 순차 도포하고, 건조 후에 최종적으로 300℃ 이상 약 10분 동안 열처리를 행하여 폴리이미드층의 두께가 25㎛의 플렉시블 한 면 동장 적층판을 얻었다. 또한, 폴리이미드층은 폴리아미드산의 수지 용액 a로부터 얻어진 21㎛의 층과, 그 양측에 폴리아미드산의 수지 용액 b로부터 얻어진 각 2㎛의 층을 갖는 것이다.
이와 같이 하여 얻어진 플렉시블 한 면 동장 적층판에 대하여, 그 폴리이미드층면에 상기와 동일한 동박을 가열?가압 하, 금속롤 사이를 통과시킴으로써 가열 압착했다. 필 강도 및 내산성의 특성 평가는 플렉시블 양면 동장 적층판의 가열 압착면측에 대하여 행한 결과, 동박과 폴리이미드층 사이의 1mm 필은 초기 접착력이 1.95kN/m이었다. 또한, 이 회로의 내산성 시험에 의한 침투 폭은 69㎛이고, 필 강도 유지율은 89%이었다. 결과를 표 2에 나타낸다.
실시예 2, 3, 비교예 1, 2
표면 금속량이 다른 표 1에 나타낸 전해 동박을 사용한 것 이외에는 실시예 1과 동일하게 행하여 필 강도, 염산 침투성, 필 유지율을 평가했다. 결과를 표 2에 나타낸다.
표 1에는 나타내지 않지만 실시예, 비교예에서 사용한 모든 동박의 조화 처리면은 Ni, Zr 및 Cr로 도금 처리되어 있다.
표 1에 있어서,
(b) 고애스펙트비수/전체 돌기수는 측정한 전체 돌기수에 대하여 애스펙트비(H/L)가 1.5?5의 범위에 있고, 돌기 높이가 1?3㎛의 범위에 있는 것의 수 비율을 나타내고,
(c) 돌기 사이의 협간극수/전체 돌기수는 측정한 전체 돌기수에 대하여 인접하는 돌기물 사이에 깊이 0.5㎛ 이상, 인접 돌기물 사이의 거리가 0.001?1㎛의 범위인 간극을 갖는 것의 수 비율을 나타낸다.
또한, (d) 불룩한 돌기수/전체 돌기수는 측정한 전체 돌기수에 대하여 근원 폭(L)보다 넓은 폭을 갖는 돌기 형상의 수 비율이다.
또한, (e) 돌기 평균 폭 1㎛ 이상/전체 돌기수는 측정한 전체 돌기수에 대하여 돌기의 평균 폭이 1㎛ 이상인 것의 수 비율이다.
또한, 실시예 1에서 사용한 동박 단면의 사진을 도 2에, 비교예 2에서 사용한 동박 단면의 사진을 도 3에 참고로 나타냈다. 여기서, 실시예 2 및 3에서 사용한 동박은, Rz는 다르지만 표면의 미세 조화 형상은 도 2와 유사하고, 비교예 1에서 사용한 동박은, Rz는 다르지만 표면의 미세 조화 형상은 도 3과 유사했다.
Figure pat00004
Figure pat00005
실시예 1, 2, 3에서 얻어진 동장 적층판에서는 염산 처리 후에 있어서의 회로 단부의 변색은 200㎛ 이하, 필 강도 유지율은 70% 이상인 것을 확인했다. 한편, 비교예 1, 2에서는 회로 단부 전체에 회로 박리에 의한 변색이 확인되고, 필 강도 유지율은 70% 미만이 되었다.
이와 같이 본 발명으로부터 얻어진 플렉시블 동장 적층판은 염산 처리 후에 침투가 억제되고 회로 박리가 발생되지 않기 때문에, 신뢰성이 높은 재료인 것을 확인했다.
L: 미세 돌기 형상의 근본 부분의 폭 H: 미세 돌기 형상의 높이
p: q에 인접하는 1의 돌기물 q: p에 인접하는 1의 돌기물

Claims (6)

  1. 폴리이미드층의 한 면 또는 양면에 금속박을 갖는 금속장 적층판에 있어서:
    상기 금속박과 접하는 폴리이미드층(i)의 유리 전이 온도는 300℃ 이상이고, 상기 금속박의 폴리이미드층과 접하는 조화 처리면은 하기 (a)?(c)의 요건을 만족시키는 것을 특징으로 하는 금속장 적층판.
    (a) 조화 처리면의 표면 조도(Rz)가 0.5?4㎛의 범위에 있는 것.
    (b) 조화 처리면의 표층부는 다수의 조화 입자에 의해 형성된 미세 돌기 형상으로 되어 있고, 상기 미세 돌기 형상의 제 1 돌기물에 있어서의 근본 부분의 폭(L)에 대한 돌기 높이(H)의 비로 나타내어지는 애스펙트비(H/L)가 1.5?5의 범위이고, 상기 돌기 높이는 1?3㎛의 범위인 돌기 형상의 비율이 전체 돌기 형상의 수에 대하여 50% 이하인 것.
    (c) 인접하는 돌기물 사이에 깊이 0.5㎛ 이상, 인접 돌기물 사이 거리가 0.001?1㎛의 범위에 있는 간극의 존재 비율이 전체 돌기 형상수의 50% 이하인 것.
  2. 제 1 항에 있어서,
    상기 (b)에서 규정하는 돌기 형상에 있어서, 정점 방향을 향하여 근본 부분의 폭(L)보다 큰 폭이 존재하는 돌기 형상의 비율은 전체 돌기 형상의 수에 대하여 20% 이하인 것을 특징으로 하는 금속장 적층판.
  3. 제 1 항 또는 제 2 항에 있어서,
    전체 돌기 형상에서 차지하는 높이 1㎛ 이상의 돌기 형상의 평균 폭이 1㎛ 이상인 것의 비율은 10% 이상인 것을 특징으로 하는 금속장 적층판.
  4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 조화 처리면은 Ni, Zn 및 Cr로 도금 처리되어 있고, Ni 함유량은 0.1mg/dm2 이상이고, 또한 명도계에 의해 측정한 Y값(명도)은 25 이상인 것을 특징으로 하는 금속장 적층판.
  5. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
    상기 폴리이미드층은 복수층으로 이루어지고, 상기 금속박과 접하지 않는 폴리이미드층(ii)의 유리 전이 온도는 상기 폴리이미드층(i)의 유리 전이 온도보다 50℃ 이상 높은 것을 특징으로 하는 금속장 적층판.
  6. 제 1 항 내지 제 5 항 중 어느 한 항에 있어서,
    상기 폴리이미드 수지층과 상기 금속박의 1mm 폭에서의 초기 접착력은 1.0kN/m 이상이고, 염산에 1시간 침지 후의 필 강도 유지율은 80% 이상인 것을 특징으로 하는 금속장 적층판.
KR1020120033001A 2011-03-31 2012-03-30 금속장 적층판 KR101965174B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011080333A JP5698585B2 (ja) 2011-03-31 2011-03-31 金属張積層板
JPJP-P-2011-080333 2011-03-31

Publications (2)

Publication Number Publication Date
KR20120112216A true KR20120112216A (ko) 2012-10-11
KR101965174B1 KR101965174B1 (ko) 2019-04-03

Family

ID=46995121

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120033001A KR101965174B1 (ko) 2011-03-31 2012-03-30 금속장 적층판

Country Status (4)

Country Link
JP (1) JP5698585B2 (ko)
KR (1) KR101965174B1 (ko)
CN (1) CN102740613B (ko)
TW (1) TWI528872B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200033852A (ko) * 2017-07-24 2020-03-30 후루카와 덴키 고교 가부시키가이샤 표면 처리 동박, 그리고 이것을 이용한 동 클래드 적층판 및 프린트 배선판

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016215651A (ja) * 2016-07-19 2016-12-22 新日鉄住金化学株式会社 フレキシブル銅張積層板及びフレキシブル回路基板
CN114007832B (zh) * 2019-06-17 2024-04-19 株式会社可乐丽 覆金属层叠体的制造方法
CN114953640B (zh) * 2022-05-27 2023-10-20 广州方邦电子股份有限公司 一种挠性覆金属板、电子装置及挠性覆金属板的制作方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02292894A (ja) 1989-05-02 1990-12-04 Nikko Guurudo Fuoiru Kk 印刷回路用銅箔の処理方法
JPH0693537A (ja) 1992-09-07 1994-04-05 Kanebo Ltd 織機管理装置
JPH06169168A (ja) 1992-11-19 1994-06-14 Nikko Guurudo Foil Kk 印刷回路用銅箔及びその製造方法
JPH08335775A (ja) 1995-06-08 1996-12-17 Nikko Gould Foil Kk 印刷回路用銅箔の処理方法
WO2002085616A1 (fr) 2001-04-19 2002-10-31 Nippon Steel Chemical Co., Ltd. Stratifie pour materiau electronique
JP2007281361A (ja) * 2006-04-11 2007-10-25 Asahi Kasei Corp ポリイミド系プリント基板及びポリイミド系プリント配線板
WO2010010892A1 (ja) 2008-07-22 2010-01-28 古河電気工業株式会社 フレキシブル銅張積層板
JP2010157571A (ja) * 2008-12-26 2010-07-15 Nippon Steel Chem Co Ltd フレキシブル配線基板用積層体
WO2011010540A1 (ja) * 2009-07-24 2011-01-27 三菱瓦斯化学株式会社 樹脂複合電解銅箔、銅張積層板及びプリント配線板

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4615226B2 (ja) * 2004-02-06 2011-01-19 古河電気工業株式会社 基板用複合材及びそれを用いた回路基板
JP4692758B2 (ja) * 2006-02-24 2011-06-01 信越化学工業株式会社 フレキシブル積層板及びその製造方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02292894A (ja) 1989-05-02 1990-12-04 Nikko Guurudo Fuoiru Kk 印刷回路用銅箔の処理方法
JPH0693537A (ja) 1992-09-07 1994-04-05 Kanebo Ltd 織機管理装置
JPH06169168A (ja) 1992-11-19 1994-06-14 Nikko Guurudo Foil Kk 印刷回路用銅箔及びその製造方法
JPH08335775A (ja) 1995-06-08 1996-12-17 Nikko Gould Foil Kk 印刷回路用銅箔の処理方法
WO2002085616A1 (fr) 2001-04-19 2002-10-31 Nippon Steel Chemical Co., Ltd. Stratifie pour materiau electronique
JP2007281361A (ja) * 2006-04-11 2007-10-25 Asahi Kasei Corp ポリイミド系プリント基板及びポリイミド系プリント配線板
WO2010010892A1 (ja) 2008-07-22 2010-01-28 古河電気工業株式会社 フレキシブル銅張積層板
JP2010157571A (ja) * 2008-12-26 2010-07-15 Nippon Steel Chem Co Ltd フレキシブル配線基板用積層体
WO2011010540A1 (ja) * 2009-07-24 2011-01-27 三菱瓦斯化学株式会社 樹脂複合電解銅箔、銅張積層板及びプリント配線板

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200033852A (ko) * 2017-07-24 2020-03-30 후루카와 덴키 고교 가부시키가이샤 표면 처리 동박, 그리고 이것을 이용한 동 클래드 적층판 및 프린트 배선판

Also Published As

Publication number Publication date
TWI528872B (zh) 2016-04-01
CN102740613A (zh) 2012-10-17
KR101965174B1 (ko) 2019-04-03
JP5698585B2 (ja) 2015-04-08
TW201251535A (en) 2012-12-16
JP2012213902A (ja) 2012-11-08
CN102740613B (zh) 2016-09-14

Similar Documents

Publication Publication Date Title
KR101674226B1 (ko) 플렉시블 동장 적층판
KR101078234B1 (ko) 동박 적층판
KR101494936B1 (ko) 금속박 적층 폴리이미드 수지 기판
JP5031639B2 (ja) フレキシブル銅張積層板
JP5180814B2 (ja) フレキシブル配線基板用積層体
JP4757666B2 (ja) 銅張り積層板
JP4907580B2 (ja) フレキシブル銅張積層板
JP6403460B2 (ja) 金属張積層体、回路基板及びポリイミド
JP6473028B2 (ja) 銅張積層板、プリント配線板及びその使用方法
KR101965174B1 (ko) 금속장 적층판
TW200909204A (en) Covered copper plate
KR101333808B1 (ko) 배선기판용 적층체
JP5133724B2 (ja) ポリイミド樹脂積層体の製造方法及び金属張積層板の製造方法
KR102385971B1 (ko) 동장 적층판 및 프린트 배선판
JP2015127118A (ja) 金属張積層体及び回路基板
JP2016501753A (ja) 多層フレキシブル金属張積層体及びその製造方法
JP6603032B2 (ja) 銅張積層板及び回路基板
JP5063257B2 (ja) 金属積層フィルムの製造方法および金属積層フィルム
JP5009756B2 (ja) 接着性層を有するポリイミド樹脂層の製造方法及び金属張積板の製造方法
JP5073801B2 (ja) 銅張り積層板の製造方法
JP2024035266A (ja) 金属張積層板の製造方法
KR101195090B1 (ko) 동박 적층판
JP2009184256A (ja) 金属張積層体
JP2009154446A (ja) 金属張積層体及びその製造方法
JP2009154447A (ja) 金属張積層体

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant