KR100670140B1 - 커패시터 - Google Patents

커패시터 Download PDF

Info

Publication number
KR100670140B1
KR100670140B1 KR1020040067451A KR20040067451A KR100670140B1 KR 100670140 B1 KR100670140 B1 KR 100670140B1 KR 1020040067451 A KR1020040067451 A KR 1020040067451A KR 20040067451 A KR20040067451 A KR 20040067451A KR 100670140 B1 KR100670140 B1 KR 100670140B1
Authority
KR
South Korea
Prior art keywords
electrode
capacitor
layer
transistor
region
Prior art date
Application number
KR1020040067451A
Other languages
English (en)
Other versions
KR20060019022A (ko
Inventor
곽원규
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020040067451A priority Critical patent/KR100670140B1/ko
Priority to JP2005225990A priority patent/JP4382721B2/ja
Priority to US11/205,611 priority patent/US8895984B2/en
Priority to EP05107750A priority patent/EP1630870B1/en
Priority to DE602005010795T priority patent/DE602005010795D1/de
Priority to CNB2005100923281A priority patent/CN100403384C/zh
Publication of KR20060019022A publication Critical patent/KR20060019022A/ko
Application granted granted Critical
Publication of KR100670140B1 publication Critical patent/KR100670140B1/ko
Priority to US14/552,287 priority patent/US9202852B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Geometry (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Electroluminescent Light Sources (AREA)
  • Control Of El Displays (AREA)
  • Thin Film Transistor (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 발명은 커패시터가 직렬로 연결되는 구조를 갖는 커패시터를 제공하는 것이다.
본 발명에 따른 기판 상에 형성되는 커패시터는, 불순물이 도핑된 다결정 규소층과, 다결정 규소층 상에 형성되는 제1 절연층과, 제1 절연층 위에 형성되며 제1 영역 및 제2 영역이 각각 분리되어 형성되는 제1 금속층을 포함한다. 제1 금속층 상에 형성되는 제2 절연층이 형성되고 제2 절연층 상에는 제1 금속층의 제2 영역과 전기적으로 연결되는 제2 금속층이 형성된다. 제2 금속층은 제1 금속층의 제1 영역의 적어도 일부와 중첩되게 형성될 수 있다.
커패시터

Description

커패시터{Capacitor}
도 1은 종래의 유기EL 표시장치의 화소의 등가회로도이다.
도 2는 종래의 표시패널에 형성되는 커패시터의 구성을 개략적으로 보여주는 단면도이다.
도 3은 본 발명에 따른 유기EL 표시장치의 구성을 개략적으로 보여주는 도면이다.
도 4는 본 발명의 실시예에 따른 유기EL 표시장치의 화소회로의 일 예를 보여주는 등가 회로도이다.
도 5는 도 4에 도시된 화소 회로의 배치구조의 일 예를 보여주는 배치 평면도이다.
도 6은 도 5의 Ⅰ~Ⅰ' 부분의 단면도이다.
도 7은 커패시터(Cst, Cvth)의 단면 구조를 보여주기 위한 도면으로 도 5의 Ⅱ-Ⅱ' 부분의 단면도이다.
도 8은 도 7에 도시된 부분의 개략적인 등가회로도이다.
도 9는 직전 선택신호(Sn-1)가 인가될 때의 등가회로도이다.
도 10은 직전 선택신호(Sn-1)가 인가될 때 다결정 규소층(426, 424) 및 전극(445, 447)의 전위를 표시한 도면이다.
도 11은 현재 선택신호(Sn)가 인가될 때의 등가회로도이다.
도 12는 현재 선택신호(Sn)가 인가될 때 다결정 규소층(426, 424) 및 전극(445, 447)의 전위를 표시한 도면이다.
본 발명은, 발광 표시 장치에 관한 것으로, 특히 일전극이 반도체층으로 이루어진 커패시터를 포함하는 발광 표시 장치에 관한 것이다.
일반적으로 평판 표시 장치(Flat Panel Display)는 두 기판 사이에 측벽을 세워 밀폐된 용기를 제조하고, 이 용기의 내부에 적절한 소재를 배치하여 원하는 화면을 표시하는 장치로서, 최근 들어 멀티미디어의 발달과 함께 그 중요성이 증대되고 있다. 이에 부응하여 인가되는 전압에 의해 액정이 교란되면서 빛이 산란되는 원리를 이용하는 액정 표시 장치(Liquid crystal display, LCD), 전자선에 의한 형광체 발광을 이용하는 전계방출 표시장치(Field Emission Display, FED), 유기물질의 전계발광을 이용하는 유기 전계 발광 표시장치(이하 유기EL 표시장치라고 한다)의 개발이 가속화되고 있는 실정이다.
유기EL 표시장치를 구동하는 방식에는 단순 구동(passive matrix) 방식과 박막 트랜지스터(thin film transistor, 이하 TFT라고 명명함)를 이용한 능동 구동(active matrix) 방식이 있다. 단순 매트릭스 방식은 양극과 음극을 직교하도록 형성하고 라인을 선택하여 구동하는데 비해, 능동 구동 방식은 박막 트랜지스터를 각 ITO(indium tin oxide) 화소 전극에 연결하고 박막 트랜지스터의 일전극에 연결된 커패시터의 용량에 의해 유지된 전압에 따라 구동하는 방식이다.
도 1은 종래의 유기EL 표시장치의 화소의 등가회로도이다.
도 1에서와 같이, 유기EL 표시장치의 화소회로는 유기EL 소자(OLED), 2개의 트랜지스터(M1, M2) 및 커패시터(C)를 포함한다. 구동 트랜지스터(M2)는 전원 전압(VDD)에 소스가 연결되고, 게이트와 소스 사이에 커패시터(C)가 연결되어 있다. 커패시터(C)는 구동 트랜지스터(M2)의 게이트-소스 전압(VGS)을 일정 기간 유지한다. 스위칭 트랜지스터(M1)는 현재 주사선(Sn)으로부터의 선택신호에 응답하여 데이터선(Dm)으로부터의 데이터 전압을 트랜지스터(M2)의 게이트로 전달한다. 유기EL 소자(OLED)는 캐소드가 기준 전압(Vss)에 연결되며 구동 트랜지스터(M2)를 통하여 인가되는 전류에 대응하는 빛을 발광한다.
이와 같이, 각 화소회로에 박막 트랜지스터 및 커패시터를 포함하는 능동 매트릭스 방식은 커패시터 용량에 의해 유지된 전압에 구동되므로, 각 표시화소는 한 프레임동안 계속하여 데이터신호에 대응하는 영상을 표시할 수 있어 단순 매트릭스 방식에 비하여 표시특성이 우수하므로, 현재 단순 매트릭스 방식보다 널리 사용되고 있다.
도 2는 종래의 표시패널에 형성되는 커패시터의 구성을 개략적으로 보여주는 단면도이다.
기판(10) 상에 버퍼층(11)이 형성되고, 그 위에 커패시터의 일전극을 형성하 는 도전층(12)이 형성된다. 도전층(12) 상에는 절연층(13)이 형성되고 절연층(13) 상에는 커패시터의 타전극인 도전층(14)이 형성된다. 이렇게 하여 도전층(12)과 도전층(14)으로 이루어진 커패시터가 형성된다. 화소회로가 형성되는 영역 내에는, 이와 같은 커패시터가 표시패널의 특성에 따라 요구되는 용량을 갖는 넓이로 형성된다.
그러나, 능동 매트릭스 방식의 표시패널의 화소 영역에는 소정의 넓이를 갖는 커패시터뿐만 아니라 박막 트랜지스터가 형성되어야한다. 따라서 표시소자가 형성될 수 있는 영역의 넓이가 감소될 수 있다는 것을 의미한다. 즉 표시패널의 개구율이 감소할 수 있으며 이는 표시패널의 표시특성의 저하로 이어진다.
특히, 유기EL 표시장치는 구동 트랜지스터의 문턱전압을 보상하기 위하여 2개 이상의 커패시터 및 복수의 박막 트랜지스터를 포함하는 화소회로를 사용하는 경향이 있어 더욱더 개구율이 감소될 수 있다. 따라서, 화소영역에서 적은 넓이를 가지면서도 해당 용량을 가질 수 있는 커패시터의 구조가 절실히 요구되는 실정이다.
본 발명이 이루고자 하는 기술적 과제는, 2개의 커패시터가 직렬로 연결되는 구조를 갖는 커패시터 장치를 제공하는 것이다.
상기 기술적 과제를 달성하기 위하여, 본 발명의 하나의 특징에 따른 기판 상에 형성되는 커패시터는, 불순물이 도핑된 다결정 규소층; 상기 다결정 규소층 상에 형성되는 제1 절연층; 상기 제1 절연층 위에 형성되며, 제1 영역 및 제2 영역이 각각 분리되어 형성되는 제1 금속층; 상기 제1 금속층 상에 형성되는 제2 절연층; 및 상기 제2 절연층 상에 형성되며 상기 제1 금속층의 제2 영역과 전기적으로 연결되는 제2 금속층을 포함한다.
상기 제2 금속층은 상기 제1 금속층의 제1 영역의 적어도 일부와 중첩되게 형성될 수 있다.
본 발명의 다른 특징에 따른 기판 상에 형성되는 커패시터는, 기판 상에 일체로 형성되는 제1 도전층; 상기 제1 도전층 상에 형성되는 제1 절연층; 상기 제1 절연층 상에 형성되며 제1 영역 및 제2 영역으로 각각 분리되어 형성되는 제2 도전층; 상기 제2 도전층 상에 형성되는 제2 절연층; 및 상기 제2 절연층 상에 형성되며 적어도 상기 제2 도전층의 제1 영역과 중첩되며, 상기 제2 도전층의 제2 영역과 전기적으로 연결되는 제3 도전층을 포함하고, 제1 기간 동안 상기 제1 도전층과 상기 제3 도전층이 동일한 전위가 인가되고, 제2 기간 동안 상기 제3 도전층은 제1 전위가 인가되고 상기 제1 도전층은 상기 제1 전위와는 다른 제2 전위가 인가된다.
상기 제1 도전층은 불순물이 도핑된 다결정 규소층이고, 상기 제2 및 제3 도전층은 금속전극층일 수 있다.
상기 제1 도전층은 상기 제1 기간동안 턴온되는 스위칭 소자를 통하여 상기 제3 도전층과 전기적으로 연결될 수 있고, 상기 스위칭 소자는 소스가 상기 제3 도전층에 전기적으로 연결되고, 드레인이 제1 도전층에 전기적으로 연결되는 트랜지스터일 수 있다.
상기 제1 도전층은 상기 제2 기간동안 턴온되는 스위칭 소자를 통하여 상기 제2 전위가 인가될 수 있다.
본 발명의 또 다른 특징에 따른 커패시터 장치는,
제1 전극 및 상기 제1 전극과 절연되어 중첩되는 제2 전극을 구비한 제1 커패시터;
상기 제1 전극과 일체로 형성되는 제3 전극 및 상기 제3 전극과 절연되어 중첩되는 제4 전극을 구비한 제2 커패시터;
적어도 상기 제2 전극과 절연되어 중첩되게 형성되며 제4 전극에 전기적으로 연결되고 제1 전위가 인가되는 제5 전극과, 상기 제3 전극을 제1 기간동안 전기적으로 연결하는 제1 스위칭소자; 및
제1 전위와 다른 제2 전위가 인가되는 제6 전극과 상기 제1 전극을 제2 기간동안 전기적으로 연결하는 제2 스위칭소자를 포함한다.
일체로 형성된 상기 제1 전극 및 제3 전극은 불순물이 도핑된 다결정 규소층으로 이루어질 수 있다.
상기 제1 스위칭소자는 소스가 상기 제5 전극에 전기적으로 연결되고 드레인이 상기 제3 전극에 전기적으로 연결되는 트랜지스터일 수 있다.
상기 제2 스위칭소자는 소스가 상기 제6 전극에 전기적으로 연결되고 드레인이 상기 제1 전극에 전기적으로 연결되는 트랜지스터일 수 있다.
상기 제1 커패시터는, 상기 제1 기간동안 상기 제1 전극과 상기 제2 전극이 형성하는 제3 커패시터와 상기 제2 전극과 상기 제5 전극이 형성하는 제4 커패시터 가 병렬적으로 연결되어 동작될 수 있다.
상기 제2 커패시터는, 상기 제2 기간동안, 상기 제1 전위와 제2 전위의 차에 대응하는 전압이 충전될 수 있다.
아래에서는 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 어떤 부분이 다른 부분과 연결되어 있다고 할 때, 이는 직접적으로 연결되어 있는 경우뿐 아니라 그 중간에 다른 소자를 사이에 두고 연결되어 있는 경우도 포함한다. 또한 층, 막, 영역, 판 등의 부분이 다른 부분 위에 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다.
먼저, 도 3 내지 도 12을 참조하여 본 발명의 실시예에 발광 표시 장치에 대하여 상세하게 설명한다.
도 3 내지 도 12에서, 주사선에 관한 용어를 정의하면, 현재 선택신호를 전달하려고 하는 주사선을 “현재 주사선”이라 하고, 현재 선택신호가 전달되기 전에 선택신호를 전달한 주사선을 “직전 주사선”, 현재 선택신호가 전달된 후에 선택신호를 전달한 주사선을 “다음 주사선"이라고 한다. 또한, 현재 화소(Pn)의 구 성요소에 대하여 도면부호를 부여하고 직전 화소(Pn-1)의 구성요소의 도면부호는 현재 화소(Pn)의 구성요소의 도면부호와 동일한 번호에 (')를 추가하여 표시하였다. 그리고, 도면부호에 대응하는 인출선에 대하여, 끝에 화살표가 없는 인출선은 인출선이 닿는 부분만을 표시하는 것이고, 끝에 화살표가 표시된 인출선은 화살표 부근에 배치된 복수개의 부분으로 이루어진 하나의 소자, 예컨대 트랜지스터를 표시하는 것이다.
도 3은 본 발명에 따른 유기EL 표시장치의 구성을 개략적으로 보여주는 도면이다.
도 3과 같이, 유기EL 표시장치는 표시패널(100), 주사 구동부(200) 및 데이터 구동부(300)를 포함한다.
표시패널(100)은 열 방향으로 뻗어 있는 복수의 데이터선(D1-Dm), 행 방향으로 뻗어 있는 복수의 주사선(또는 게이트선이라고도 하며, 이하에서는 주사선으로 명명하기로 한다)(S1-Sn), 및 복수의 화소회로(110)를 포함한다. 데이터선(D1-Dm)은 화상 신호를 나타내는 데이터 신호를 화소회로(110)로 전달하며, 주사선(S1-Sn)은 선택신호를 화소회로(110)로 전달한다. 화소회로(110)는 이웃한 두 데이터선(D1-Dm)과 이웃한 두 주사선(S1-Sn)에 의해 정의되는 화소 영역에 형성된다.
주사 구동부(200)는 주사선(S1-Sn)에 각각 선택신호를 순차적으로 인가하며, 데이터 구동부(300)는 데이터선(D1-Dm)에 화상 신호에 대응되는 데이터 전압을 인가한다.
도 4는 본 발명의 실시예에 따른 유기EL 표시장치의 화소회로의 일 예를 보 여주는 등가 회로도이다. 도 4에서는 설명의 편의상 m번째 데이터선(Dm)과 현재 주사선(Sn) 및 직전 주사선(Sn-1)에 연결된 화소 회로만을 도시하였다.
도 4에 도시된 바와 같이, 화소 회로는 트랜지스터들(M1-M5), 커패시터들(Cst, Cvth), 및 유기EL 소자(OLED)를 포함한다.
트랜지스터(M1)는 유기EL 소자(OLED)를 구동하기 위한 구동 트랜지스터로서, 전원(Vdd)과 유기EL 소자(OLED) 사이에 접속되고, 게이트에 인가되는 전압에 대응하는 전류를 트랜지스터(M2)를 통하여 유기EL 소자(OLED)에 전달한다. 트랜지스터(M1)의 게이트에는 커패시터(Cvth)의 노드(A)가 접속되고, 커패시터(Cvth)의 노드(B) 및 전원(Vdd) 사이에 커패시터(Cst)와 트랜지스터(M4)가 병렬접속된다.
트랜지스터(M5)는 현재 주사선(Sn)으로부터의 선택신호에 응답하여 데이터선(Dm)으로부터 인가된 데이터 전압을 커패시터(Cvth)의 노드(B)로 전달한다. 트랜지스터(M4)는 직전 주사선(Sn-1)으로부터의 선택신호에 응답하여 커패시터(Cvth)의 노드(B)를 전원(Vdd)에 직접 연결한다. 트랜지스터(M3)는 직전 주사선(Sn-1)으로부터의 선택신호에 응답하여 트랜지스터(M1)를 다이오드 연결시킨다. 트랜지스터(M2)는 트랜지스터(M1)의 드레인과 유기EL 소자(OLED)의 애노드 간에 접속되고, 발광제어선(En)으로부터의 선택신호에 응답하여 트랜지스터(M1)의 드레인과 유기EL 소자(OLED)의 사이를 차단시킨다. 유기EL 소자(OLED)는 트랜지스터(M2)를 통하여 입력되는 전류에 대응하여 빛을 방출한다.
다음으로, 화소회로의 동작에 대하여 보다 상세하게 설명한다.
먼저, 직전 주사선(Sn-1)에 로우 레벨의 선택신호가 인가되면, 트랜지스터 (M3)가 턴온되어 트랜지스터(M1)는 다이오드 연결 상태가 된다. 따라서, 트랜지스터(M1)의 게이트 및 소스간 전압이 트랜지스터(M1)의 문턱전압(Vth)이 될 때까지 변하게 된다. 이때 트랜지스터(M1)의 소스가 전원(Vdd)에 연결되어 있으므로, 트랜지스터(M1)의 게이트 즉, 커패시터(Cvth)의 노드(A)에 인가되는 전압은 전원전압(Vdd)과 문턱전압(Vth)의 합이 된다. 또한, 트랜지스터(M4)가 턴온되어 커패시터(Cvth)의 노드(B)에는 전원(Vdd)이 인가되어, 커패시터(Cvth)에 충전되는 전압(VCvth)은 수학식 1과 같다.
Figure 112004038329317-pat00001
여기서, VCvth는 커패시터(Cvth)에 충전되는 전압을 의미하고, VCvthA는 커패시터(Cvth)의 노드(A)에 인가되는 전압, VCvthB는 커패시터(Cvth)의 노드(B)에 인가되는 전압을 의미한다.
또한, N타입의 채널을 갖는 트랜지스터(M2)는 발광제어선(En)의 로우레벨의 신호에 응답하여 차단되어, 트랜지스터(M1)에 흐르는 전류가 유기EL 소자(OLED)로 흐르는 것을 방지하고, 현재 주사선(Sn)에는 하이 레벨의 신호가 인가되므로 트랜지스터(M5)는 차단된다.
다음, 현재 주사선(Sn)에 로우 레벨의 선택신호가 인가되면, 트랜지스터(M5)가 턴온되어 데이터 전압(Vdata)이 노드(B)에 인가된다. 또한, 커패시터(Cvth)에는 트랜지스터(M1)의 문턱 전압(Vth)에 해당되는 전압이 충전되어 있으므로, 트랜지스 터(M1)의 게이트에는 데이터 전압(Vdata)과 트랜지스터(M1)의 문턱 전압(Vth)의 합에 대응되는 전압이 인가된다. 즉, 트랜지스터(M1)의 게이트-소스간 전압(Vgs)은 다음의 수학식 2와 같다. 이 때, 발광제어선(En)은 로우레벨의 신호가 인가되어 트랜지스터(M2)는 차단된다.
Figure 112004038329317-pat00002
그 다음, 발광제어선(En)의 하이레벨에 응답하여 트랜지스터(M2)가 온되어 트랜지스터(M1)의 게이트-소스 전압(VGS)에 대응하는 전류(IOLED)가 유기EL 소자(OLED)에 공급되어, 유기 EL 소자(OLED)는 발광하게 된다. 전류(IOLED)는 수학식 3과 같다.
Figure 112004038329317-pat00003
여기서, IOLED는 유기 EL 소자(OLED)에 흐르는 전류, Vgs는 트랜지스터(M1)의 소스와 게이트 사이의 전압, Vth는 트랜지스터(M1)의 문턱 전압, Vdata는 데이터 전압, β는 상수 값을 나타낸다.
이와 같이, 본 발명의 실시예에 따른 화소회로는, 각 화소에 위치하는 트랜지스터(M1)의 문턱전압(Vth)이 서로 다르더라도, 이 문턱 전압(Vth)의 편차가 커패시터(Cvth)에 의하여 보상되므로, 유기EL 소자(OLED)에 공급되는 전류는 일정하게 된다.
이하에서는 도 5 및 도 6을 참조하여 본 발명의 실시예에 따른 화소회로의 배치구조에 대하여 상세하게 설명한다.
도 5는 도 4에 도시된 화소 회로의 배치구조의 일 예를 보여주는 평면도이고, 도 6은 도 5의 Ⅰ~Ⅰ' 부분의 단면도이다.
도 5에는 반도체층으로서 다결정 규소층을 사용하고 있으며, 다결정 규소층의 도핑영역을 특히 구별하여 표시하지 않았지만, 도 6에서는 사선영역과 공백영역으로 구별하여 표시하였다. 즉 도 6에서, 다결정 규소층에서 사선으로 표시된 사선영역은 n+ 또는 p+ 불순물로 도핑된 영역을 나타내는 것이고 사선이 없는 공백영역은 도핑되지 않은 진성영역을 표시하는 것이다. 즉, 게이트 전극선(443, 442)과 각각 교차하는 트랜지스터의 채널영역은 도핑되지 않은 영역으로 공백으로 표시하였으며, 트랜지스터의 드레인영역 및 소스영역은 n+ 또는 p+ 불순물로 도핑된 영역으로 사선으로 표시하였다.
또한, 도 5에서 위와 아래에 동일한 화소가 반복되어 도시되어 있다. 여기서, 위에 되시된 화소는 현재 화소이고 아래에 도시된 화소는 다음 화소이다.
도 5 및 도 6에서와 같이, 절연 기판(400) 위에 산화 규소 등으로 이루어진 버퍼층(410)이 형성되고, 버퍼층(410) 위에 반도체층인 다결정 규소층(poly silicon layer)(421, 422, 423, 424, 426)이 형성된다.
반도체층인 다결정 규소층(421)은 도 5에서 아래 부분에 대략 'U' 모양으로 형성되고, 현재 화소의 스위칭 트랜지스터(M5)의 소스, 드레인, 채널영역을 형성한 다. 한편, 반도체층인 다결정 규소층(421')은 도 5의 위 부분에 다결정 규소층(421)과 동일하게 대략 'U' 모양으로 형성되고, 직전 화소의 스위칭 트랜지스터(M5')의 소스, 드레인, 채널영역을 형성한다.
다결정 규소층(422)은 다결정 규소층(421')에 인접하여 대략 'ㄷ' 형상으로 형성되고 현재 화소의 트랜지스터(M3)의 소스, 드레인, 채널영역을 형성한다. 다결정 규소층(423)은 도 5의 가운데 부분에 열 방향으로 길게 형성되고 트랜지스터(M1)의 소스, 드레인, 채널영역 및 트랜지스터(M2)의 소스, 드레인, 채널영역을 형성한다. 또한 다결정 규소층(423)은 도 6에 도시된 바와 같이 다결정 규소층(422)과 연결되게 배치되어 트랜지스터(M3)의 소스영역과 트랜지스터(M1)의 드레인 영역은 공통영역으로써 전기적으로 연결된다. 다결정 규소층(424)은 다결정 규소층(423)의 우측 부분에 대략 'U' 모양으로 형성되어 트랜지스터(M4)의 소스, 드레인, 채널영역을 형성한다. 다결정 규소층(426)은 도 5의 위 부분에 넓은 면적으로 대략 'n' 모양으로 형성되고, 좌측 부분에 배치되어 커패시터(Cvth)의 일전극을 형성하는 제1 영역과 우측 부분에 배치되어 커패시터(Cst)의 일전극을 형성하는 제2 영역을 포함하고, 제1 영역과 제2 영역이 일체로 연결되어 즉 공통전극(노드 B)을 형성한다. 또한, 다결정 규소층(426)은 다결정 규소층(424)과 연결되게 배치되어 트랜지스터(M4)의 드레인영역과 커패시터(Cst) 및 커패시터(Cvth)의 일전극과 전기적으로 연결된다.
이렇게 형성된 다결정 규소층(421, 422, 423, 424, 426) 위에 게이트절연막(430)이 형성된다.
게이트절연막(430) 위에 게이트를 형성하는 전극선들 및 전극들(이하 '게이트층'이라 함)이 형성된다. 구체적으로, 게이트층은 현재 주사선(Sn)에 대응하는 전극선(441), 발광제어선(En)에 대응하는 전극선(442), 직전 주사선에 대응되는 전극선(443), 커패시터(Cst)의 타전극에 대응하는 전극(445) 및 커패시터(Cvth)의 타전극에 대응되는 전극(447)을 포함한다.
전극선(441)은 대략 행 방향으로 길게 연장되며 다결정 규소층(421)과 교차되도 배치되어, 현재 화소의 트랜지스터(M5)의 게이트가 된다. 전극선(442)은 행 방향으로 길게 연장되며 다결정 규소층(423)과 교차되도록 배치되어 현재 화소의 트랜지스터(M2)의 게이트가 된다. 전극선(443)은 대략 행 방향으로 길게 연장되며 다결정 규소층(422) 및 다결정 규소층(424)과 교차되도록 배치되어 각각 현재 화소의 트랜지스터(M3) 및 트랜지스터(M4)를 형성한다. 또한 전극선(443)은 다결정 규소층(421')과 교차되도록 배치되어 직전 화소의 트랜지스터(M5')를 형성한다.
또한, 전극(445)은 커패시터(Cst)의 일전극(노드 B)을 형성하는 도핑된 다결정 규소층(426)의 제1 영역과 중첩되게 배치되어 커패시터(Cst)의 타전극을 형성한다. 전극(447)은 커패시터(Cvth)의 일전극(노드 B)을 형성하는 도핑된 다결정 규소층(426)의 제2 영역과 중첩되게 배치되어 커패시터(Cvth)의 타전극(노드 A)을 형성한다. 또한 전극(447)은 다결정 규소층(423)과 교차되게 연장되어 커패시터(Cvth)의 타전극과 전기적으로 연결되는 트랜지스터(M1)의 게이트(노드 A)를 형성한다.
게이트 전극(441, 442, 443, 445, 446) 위에 층간절연막(450)이 형성된다. 층간절연막(450) 위에는 전원전극선(461), 데이터선(463), 연결전극선(465, 467, 468)이 형성된다. 도 5에서, 전원전극선(461), 데이터선(463), 연결전극선(465, 467, 468)은 접촉구(451a, 451b, 451c, 453a, 453b, 454, 455, 457, 458)를 통하여 해당 소자와 전기적으로 연결된다. 여기서, 도 5에 도시된 바와 같이, '■'로 표시된 접촉구(451a, 451b, 451c, 453a, 454, 457, 458)는 층간절연막(450) 및 게이트절연막(430)을 관통하여 다결정 규소층에 닿는 접촉홀이고, '
Figure 112004038329317-pat00004
' 표시가 되어 있는 접촉구(453b, 455)는 층간절연막(450)을 관통하여 게이트층에 닿는 접촉홀이다.
전원전극선(461)은 대략 열 방향으로 연장되며, 커패시터(Cst, Cvth)가 형성되는 영역에서는 확장된 크기를 갖는다. 또한 전원전극선(461)은 접촉구(454)를 통하여 다결정 규소층(423)의 트랜지스터(M1)의 소스영역과 접촉되어 트랜지스터(M1)의 소스에 전기적으로 연결된다. 또한 전원전극선(461)은 접촉구(455)를 통하여 전극(445)에 접촉되어 커패시터(Cst)의 타전극과 전기적으로 연결되고, 접촉구(457)를 통하여 다결정 규소층(424)의 트랜지스터(M4)의 소스영역과 접촉되어 트랜지스터(M4)의 소스에 전기적으로 연결된다.
데이터선(463)은 열 방향으로 길게 뻗어 있고, 접촉구(451b)를 통하여 다결정 규소층(421)의 트랜지스터(M5)의 소스영역에 접촉되어 트랜지스터(M5)의 소스와 전기적으로 연결된다. 또한 데이터선(463)은 열 방향으로 길게 뻗어 있고, 접촉구(451a')를 통하여 다결정 규소층(421')의 트랜지스터(M5')의 소스영역에 접촉되어 트랜지스터(M5')의 소스와 전기적으로 연결된다.
연결전극선(465)은 접촉구(451a)를 통하여 다결정 규소층(421)의 트랜지스터 (M5)의 드레인 영역에 접촉되고 접촉구(451c)를 통하여 다결정 규소층(426)의 일측에 접촉되어 트랜지스터(M5)의 드레인과 커패시터(Cvth)의 일전극(노드 B)을 전기적으로 연결한다. 연결전극선(467)은 도 6에서와 같이 접촉구(453a)를 통하여 다결정 규소층(422)의 트랜지스터(M3)의 드레인영역에 접촉되고 접촉구(453b)를 통하여 전극(447)에 접촉되어 트랜지스터(M3)의 드레인과 커패시터(Cvth)의 타전극을 전기적으로 연결한다(노드 A).
연결전극(468)은 도 6에서와 같이 전극선(442)에 인접하여 형성되며 접촉구(458)를 통하여 다결정 규소층(423)의 트랜지스터(M2)의 드레인영역에 접촉되어, 트랜지스터(M2)의 드레인과 연결전극(468) 상에 형성되는 유기EL 소자(OLED)의 애노드전극(미도시)을 전기적으로 연결한다.
이와 같이 형성된 전원전극선(461), 데이터선(463), 연결전극선(465, 467, 468) 위에는 평탄화막(470)이 형성된다. 그리고, 도시되지는 않았지만, 유기EL 소자의 애노드, 즉 화소전극은 평탄화막(470)을 관통하는 접촉구를 통하여 연결전극(468)에 접촉되어 트랜지스터(M2)의 드레인과 전기적으로 연결된다. 화소전극이 형성된 후에 PDL(pixel define layer)이 형성되고 PDL에 의해 정해진 발광영역의 화소전극 상에는 발광층(EML), 전자 수송층(ETL) 및 정공 수송층(HTL)을 포함하는 다층구조의 유기층이 형성된다.
이와 같이 본 실시예에 따른 배치구조에 따르면, 서로 직렬로 연결되는 커패시터(Cvth) 및 커패시터(Cst)는 직렬로 연결되는 일전극(노드 B)은 다결정 규소층(426)으로 형성하고, 타전극은 게이트층(445, 447)으로 각각 형성한다.
이하에서는 도 7 내지 도 12를 참조하여 직렬로 연결된 두 커패시터(Cst, Cvth)의 배치구조 및 연결관계를 자세하게 설명한다.
먼저, 도 7은 커패시터(Cst, Cvth)의 단면 구조를 보여주기 위한 도면으로 도 5의 Ⅱ-Ⅱ' 부분의 단면도이고, 도 8은 도 7의 개략적인 등가회로도이다.
도 7에서, 기판(400) 상에 버퍼층(410)이 형성되고 그 위에 일체로 연결된 다결정 규소층(426)과 다결정 규소층(424)이 형성된다. 다결정 규소층(426)은 전체적으로 n+ 또는 p+ 불순물로 도핑되어 커패시터(Cvth) 및 커패시터(Cst)의 일전극을 형성한다. 다결정 규소층(424)은 트랜지스터(M4)의 소스(424s), 드레인(424d) 및 채널영역(424c)을 형성한다. 도 7에서 다결정 규소층(424)의 사선영역은 트랜지스터(M4)의 소스(424s) 및 드레인영역(424d)으로 불순물로 도핑된 영역이고, 다결정 규소층(424)의 공백영역은 트랜지스터(M4)의 채널영역(424c)으로 불순물이 도핑되지 않은 영역이다. 이렇게 함으로써 다결정 규소층(426)과 다결정 규소층(424d)으로 직접 연결되므로 커패시터(Cst, Cvth)의 일전극과 트랜지스터(M4)의 드레인은 별도의 접촉구를 통한 연결전극선 없이 전기적으로 연결될 수 있다.
다결정 규소층(426) 위에는 전극(445) 및 전극(447)이 형성되어 다결정 규소층(426)과 전극(445)은 커패시터(Cst)를 형성하고, 다결정 규소층(426)과 전극(447)은 커패시터(Vth)를 형성한다. 또한 다결정 규소층(426)의 한쪽 끝단에는 접촉구(451c)를 통하여 트랜지스터(M5)의 드레인과 전기적으로 연결된 연결전극(465)이 접촉된다. 따라서 현재 선택신호(Sn)에 응답하여 트랜지스터(M5)가 턴온되면 트랜지스터(M5)의 드레인으로 인가되는 데이터전압(Vdata)이 다결정 규소층(426)에 전달된다.
다결정 규소층(424)의 채널영역(424c) 위에는 직전 주사선(Sn-1)에 해당하는 전극선(443)이 배치되어 트랜지스터(M4)의 게이트를 형성한다. 또한 다결정 규소층(424)의 트랜지스터(M4)의 소스영역(424s)에는 접촉구(457)를 통하여 전원선(461)이 접촉된다. 따라서 직전 선택신호(Sn-1)에 따라 트랜지스터(M4)가 턴온되어 전원전압(VDD)은 트랜지스터(M4)의 드레인영역(424d)을 지나 다결정 규소층(426)으로 인가된다.
도 7과 같이 구성된 트랜지스터(M5), 트랜지스터(M4), 커패시터(Cvth) 및 커패시터(Cst)는 등가적으로 도 8과 같이 나타낼 수 있다. 즉, 직전 주사선의 선택신호(Sn-1)에 로우레벨이 인가되면 트랜지스터(M4)가 턴온되어 노드(B)에는 전원전압(VDD)이 인가된다. 그 다음, 현재 주사선의 선택신호(Sn)에 로우레벨이 인가되면 트랜지스터(M5)가 턴온되어 노드(B)에는 데이터전압(Vdata)이 인가된다.
다음은 도 9 내지 도 12를 참조하여 직전 선택신호(Sn-1)가 인가될 때와 선택신호(Sn)가 인가될 때의 커패시터(Cst, Cvth)의 동작에 대하여 설명한다.
도 9는 직전 선택신호(Sn-1)가 인가될 때의 등가회로도이고 도 10은 직전 선택신호(Sn-1)가 인가될 때 다결정 규소층(426, 424) 및 전극(445, 447)의 전위를 표시한 도면이다.
도 9에서 표시된 실선은, 선택신호(Sn-1)가 로우레벨인 동안 트랜지스터(M4)가 턴온되어 전원전압(VDD)이 노드(B)로 인가되는 상태를 보여준다.
즉, 도 10에서와 같이, 다결정 규소층의 채널영역(424c)에 채널이 형성되어 소스영역(424s)에 인가된 전원전압(VDD)은 드레인영역(424d)을 통하여 다결정 규소층(426)으로 전달되어 다결정 규소층(424 426)의 전위는 VDD가 된다. 또한, 전극(445)은 접촉구(455)를 통하여 전압전압(VDD)이 인가된다. 따라서 커패시터(Cvth)는 전위가 VDD인 다결정 규소층(426)과 전극(447)이 제1 커패시터(Cvth1)를 형성하고 전위가 VDD인 전극선(461)과 전극(447)이 제2 커패시터(Cvth2)를 형성함으로써 다중층 커패시터가 된다. 제1 커패시터(Cvth1) 및 제2 커패시터(Cvth2)는 등가적으로 도 9에서와 같이 병렬적으로 연결된 커패시터가 된다. 그리고 다결정 규소층(426)과 전극(445)은 전위가 VDD로 대략 동일하므로 도 9에서 점선으로 표시한 바와 같이 커패시터로서 동작하지 않는다.
직전 선택신호(Sn-1)가 인가된 후 현재 선택신호(Sn)가 인가된다.
도 11은 현재 선택신호(Sn)가 인가될 때의 등가회로도이고 도 12는 현재 선택신호(Sn)가 인가될 때 다결정 규소층(426, 424) 및 전극(445, 447)의 전위를 표시한 도면이다.
도 11에서 표시된 실선은, 선택신호(Sn)가 로우레벨인 동안 트랜지스터(M4)는 턴오프되고 트랜지스터(M5)가 턴온되어 데이터선(463, 도 5 참조)에 인가된 데이터전압(Vdata)이 노드(B)로 인가되는 상태를 보여준다.
도 10에서, 트랜지스터(M4)가 턴오프되어 전원선(461)은 커패시터(Cvth)의 일전극인 다결정 규소층(426)과 전기적으로 차단된다. 한편, 선택신호(Sn)에 의해 트랜지스터(M5)가 턴온되어 연결전극선(465)을 통하여 다결정 규소층(426)에 데이터 전압(Vdata)이 인가된다. 또 전극(445)은 접촉구(455)를 통하여 전원선(461)과 전기적으로 연결되므로 전극(445)의 전위는 VDD가 된다. 따라서 다결정 규소층(426) 및 전극(445)은 Vdata와 VDD의 전위차 만큼을 충전하는 커패시터(Cst)가 형성된다.
이와 같이, 직렬 연결된 커패시터(Cst) 및 커패시터(Cvth)의 공통전극을 다결정 규소층으로 형성함으로써 커패시터(Cst) 및 커패시터(Cvth)의 공통전극에 트랜지스터(M4)의 드레인을 연결하기 위한 별도의 접촉구 및 연결전극선을 형성할 필요가 없어진다. 따라서 접촉구의 감소로 화소 형성 공정이 더욱 편리해 지고 연결전극선의 감소로 발광영역이 넓어져 개구율이 향상될 수 있다.
또한 커패시터(Cvth)는 다중층으로 형성되어 평면면적은 좁으면서 2개의 연결전극이 하나의 커패시터의 일전극 역할을 수행하기 때문에 충분한 용량을 확보할 수 있다. 또한, 커패시터(Cst)와 커패시터(Cvth)는 다결정 규소층(426)을 통하여 직렬 연결되므로 두 커패시터를 직렬로 연결하기 위한 별도의 연결전극을 형성할 필요가 없다. 따라서 화소 영역 내에서 두 커패시터가 차지하는 영역의 넓이를 감소시킬 수 있을 뿐만 아니라 연결전극이 형성되는 영역이 줄어서 개구율을 더욱더 향상시킬 수 있다.
본 발명의 실시예에서는 유기EL 표시장치를 예로써 설명하였으나, 본 발명은 유기EL 표시장치에 한정되는 것이 아니라 2개의 커패시터가 직렬로 연결되는 구조를 갖는 모든 표시장치 및 반도체장치에 적용될 수 있다.
즉, 본 발명의 권리범위는 앞서 설명한 실시예들과 같은 구조에 한정되는 것은 아니라, 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
본 발명에 따르면, 직렬 연결된 커패시터(Cst) 및 커패시터(Cvth)의 공통전극을 다결정 규소층으로 형성함으로써 커패시터(Cst) 및 커패시터(Cvth)의 공통전극에 트랜지스터(M4)의 드레인을 연결하기 위한 별도의 접촉구 및 연결전극선을 형성할 필요가 없어진다. 따라서 접촉구의 감소로 화소 형성 공정이 더욱 편리해 지고 연결전극선의 감소로 발광영역이 넓어져 개구율이 향상될 수 있다.
또한 커패시터(Cvth)는 다중층으로 형성되어 평면면적은 좁으면서 2개의 연결전극이 하나의 커패시터의 일전극 역할을 수행하기 때문에 충분한 용량을 확보할 수 있다. 또한, 커패시터(Cst)와 커패시터(Cvth)는 다결정 규소층을 통하여 직렬 연결되므로 두 커패시터를 직렬로 연결하기 위한 별도의 연결전극을 형성할 필요가 없다. 따라서 화소 영역 내에서 두 커패시터가 차지하는 영역의 넓이를 감소시킬 수 있기 때문에 개구율을 더욱더 향상시킬 수 있다.

Claims (14)

  1. 불순물이 도핑된 다결정 규소층;
    상기 다결정 규소층 상에 형성되는 제1 절연층;
    상기 제1 절연층 위에 형성되며, 제1 영역 및 제2 영역이 각각 분리되어 형성되는 제1 금속층;
    상기 제1 금속층 상에 형성되는 제2 절연층; 및
    상기 제2 절연층 상에 형성되며 상기 제1 금속층의 제2 영역과 전기적으로 연결되는 제2 금속층을 포함하는 커패시터.
  2. 제1항에 있어서,
    상기 제2 금속층은 상기 제1 금속층의 제1 영역의 적어도 일부와 중첩되게 형성되는 커패시터.
  3. 기판 상에 형성되는 커패시터에 있어서,
    기판 상에 일체로 형성되는 제1 도전층;
    상기 제1 도전층 상에 형성되는 제1 절연층;
    상기 제1 절연층 상에 형성되며 제1 영역 및 제2 영역으로 각각 분리되어 형성되는 제2 도전층;
    상기 제2 도전층 상에 형성되는 제2 절연층; 및
    상기 제2 절연층 상에 형성되며 적어도 상기 제2 도전층의 제1 영역과 중첩되며, 상기 제2 도전층의 제2 영역과 전기적으로 연결되는 제3 도전층을 포함하고,
    제1 기간 동안 상기 제1 도전층과 상기 제3 도전층이 동일한 전위가 인가되고, 제2 기간 동안 상기 제3 도전층은 제1 전위가 인가되고 상기 제1 도전층은 상기 제1 전위와는 다른 제2 전위가 인가되는 커패시터.
  4. 제3항에 있어서,
    상기 제1 도전층은 불순물이 도핑된 다결정 규소층인 커패시터.
  5. 제4항에 있어서,
    상기 제2 및 제3 도전층은 금속전극층인 커패시터.
  6. 제4항 또는 제5항에 있어서,
    상기 제1 도전층은 상기 제1 기간동안 턴온되는 스위칭 소자를 통하여 상기 제3 도전층과 전기적으로 연결되는 커패시터.
  7. 제6항에 있어서,
    상기 스위칭 소자는
    소스가 상기 제3 도전층에 전기적으로 연결되고, 드레인이 제1 도전층에 전기적으로 연결되는 트랜지스터인 커패시터.
  8. 제4항 또는 제5항에 있어서,
    상기 제1 도전층은 상기 제2 기간동안 턴온되는 스위칭 소자를 통하여 상기 제2 전위가 인가되는 커패시터.
  9. 제1 전극 및 상기 제1 전극과 절연되어 중첩되는 제2 전극을 구비한 제1 커패시터;
    상기 제1 전극과 일체로 형성되는 제3 전극 및 상기 제3 전극과 절연되어 중첩되는 제4 전극을 구비한 제2 커패시터;
    적어도 상기 제2 전극과 절연되어 중첩되게 형성되며 제4 전극에 전기적으로 연결되고 제1 전위가 인가되는 제5 전극과, 상기 제3 전극을 제1 기간동안 전기적으로 연결하는 제1 스위칭소자; 및
    제1 전위와 다른 제2 전위가 인가되는 제6 전극과 상기 제1 전극을 제2 기간동안 전기적으로 연결하는 제2 스위칭소자를 포함하는 커패시터 장치.
  10. 제9항에 있어서,
    일체로 형성된 상기 제1 전극 및 제3 전극은 불순물이 도핑된 다결정 규소층으로 이루어진 커패시터 장치.
  11. 제9항에 있어서,
    상기 제1 스위칭소자는 소스가 상기 제5 전극에 전기적으로 연결되고 드레인이 상기 제3 전극에 전기적으로 연결되는 트랜지스터인 커패시터 장치.
  12. 제9항에 있어서,
    상기 제2 스위칭소자는 소스가 상기 제6 전극에 전기적으로 연결되고 드레인이 상기 제1 전극에 전기적으로 연결되는 트랜지스터인 커패시터 장치.
  13. 제9항에 있어서,
    상기 제1 커패시터는,
    상기 제1 기간동안, 상기 제1 전극과 상기 제2 전극이 형성하는 제3 커패시터와 상기 제2 전극과 상기 제5 전극이 형성하는 제4 커패시터가 병렬적으로 연결되어 동작되는 커패시터 장치.
  14. 제9항에 있어서,
    상기 제2 커패시터는,
    상기 제2 기간동안, 상기 제1 전위와 제2 전위의 차에 대응하는 전압이 충전되는 커패시터 장치.
KR1020040067451A 2004-08-26 2004-08-26 커패시터 KR100670140B1 (ko)

Priority Applications (7)

Application Number Priority Date Filing Date Title
KR1020040067451A KR100670140B1 (ko) 2004-08-26 2004-08-26 커패시터
JP2005225990A JP4382721B2 (ja) 2004-08-26 2005-08-03 キャパシタ及びキャパシタ装置
US11/205,611 US8895984B2 (en) 2004-08-26 2005-08-17 Capacitor
EP05107750A EP1630870B1 (en) 2004-08-26 2005-08-24 Capacitor, display driving circuit and display device
DE602005010795T DE602005010795D1 (de) 2004-08-26 2005-08-24 Kondensator, Anzeigentreiberschaltung und Anzeigeschaltung
CNB2005100923281A CN100403384C (zh) 2004-08-26 2005-08-26 电容器电路和显示器件以及显示驱动电路
US14/552,287 US9202852B2 (en) 2004-08-26 2014-11-24 Capacitor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040067451A KR100670140B1 (ko) 2004-08-26 2004-08-26 커패시터

Publications (2)

Publication Number Publication Date
KR20060019022A KR20060019022A (ko) 2006-03-03
KR100670140B1 true KR100670140B1 (ko) 2007-01-16

Family

ID=36093476

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040067451A KR100670140B1 (ko) 2004-08-26 2004-08-26 커패시터

Country Status (6)

Country Link
US (2) US8895984B2 (ko)
EP (1) EP1630870B1 (ko)
JP (1) JP4382721B2 (ko)
KR (1) KR100670140B1 (ko)
CN (1) CN100403384C (ko)
DE (1) DE602005010795D1 (ko)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6509616B2 (en) 2000-09-29 2003-01-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and its manufacturing method
TWI317925B (en) * 2005-08-19 2009-12-01 Toppoly Optoelectronics Corp An active matrix organic light emitting diodes pixel circuit
JP2007206282A (ja) * 2006-01-31 2007-08-16 Toshiba Corp 情報処理装置、及び輝度制御方法
JP2008107785A (ja) * 2006-09-29 2008-05-08 Seiko Epson Corp 電気光学装置および電子機器
TWI442368B (zh) * 2006-10-26 2014-06-21 Semiconductor Energy Lab 電子裝置，顯示裝置，和半導體裝置，以及其驅動方法
KR100882907B1 (ko) 2007-06-21 2009-02-10 삼성모바일디스플레이주식회사 유기전계발광표시장치
KR100867926B1 (ko) 2007-06-21 2008-11-10 삼성에스디아이 주식회사 유기전계발광표시장치 및 그의 제조 방법
JP2011150294A (ja) * 2009-12-21 2011-08-04 Canon Inc 表示装置の駆動方法
KR20130016938A (ko) * 2011-08-09 2013-02-19 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR101486038B1 (ko) 2012-08-02 2015-01-26 삼성디스플레이 주식회사 유기 발광 표시 장치
TWI559064B (zh) 2012-10-19 2016-11-21 Japan Display Inc Display device
CN102956199A (zh) * 2012-10-26 2013-03-06 京东方科技集团股份有限公司 一种像素电路及显示装置
KR102124025B1 (ko) 2013-12-23 2020-06-17 엘지디스플레이 주식회사 유기발광다이오드 표시장치 및 그 제조방법
US20160012594A1 (en) * 2014-07-10 2016-01-14 Ditto Labs, Inc. Systems, Methods, And Devices For Image Matching And Object Recognition In Images Using Textures
CN106157882B (zh) * 2015-04-24 2019-01-15 上海和辉光电有限公司 像素结构
KR102464283B1 (ko) * 2015-06-29 2022-11-09 삼성디스플레이 주식회사 화소 및 이를 이용한 유기전계발광 표시장치와 그의 구동방법
KR20180025354A (ko) 2016-08-29 2018-03-09 삼성디스플레이 주식회사 유기발광 표시장치 및 이의 제조방법
KR20180038600A (ko) 2016-10-06 2018-04-17 삼성디스플레이 주식회사 표시 장치
CN107086227B (zh) * 2017-05-11 2020-02-21 京东方科技集团股份有限公司 发光电路、电子装置、薄膜晶体管及其制备方法
CN110930949A (zh) * 2019-12-17 2020-03-27 昆山国显光电有限公司 像素电路和显示面板
CN115831047A (zh) * 2020-11-27 2023-03-21 京东方科技集团股份有限公司 一种像素电路及其驱动方法、显示基板及显示装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000013840A (ko) * 1998-08-13 2000-03-06 윤종용 커패시터 및 그의 제조방법
KR20000074908A (ko) * 1999-05-27 2000-12-15 윤종용 반도체 소자의 커패시터 및 그 제조방법
JP2002151649A (ja) 2000-11-13 2002-05-24 Sharp Corp 半導体容量装置
KR20030055504A (ko) * 2001-12-26 2003-07-04 비오이 하이디스 테크놀로지 주식회사 박막트랜지스터를 이용한 디지털 엑스레이 검출기 제조방법

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5828863A (ja) 1981-08-12 1983-02-19 Nec Corp 集積回路装置
JP2622183B2 (ja) * 1990-04-05 1997-06-18 シャープ株式会社 アクティブマトリクス表示装置
JPH04241449A (ja) 1991-01-16 1992-08-28 Hitachi Ltd 半導体集積回路装置
KR950001159B1 (ko) * 1991-12-27 1995-02-11 삼성전자 주식회사 반도체 메모리장치의 박막트랜지스터 및 그 제조방법
JP3387588B2 (ja) 1992-12-16 2003-03-17 シチズン時計株式会社 液晶表示装置とその製造方法
JPH0864764A (ja) 1994-08-25 1996-03-08 Nippon Motorola Ltd ユニットキャパシタ
US5917563A (en) * 1995-10-16 1999-06-29 Sharp Kabushiki Kaisha Liquid crystal display device having an insulation film made of organic material between an additional capacity and a bus line
JP3658849B2 (ja) 1996-03-29 2005-06-08 セイコーエプソン株式会社 液晶表示素子及びその製造方法
JP3565983B2 (ja) * 1996-04-12 2004-09-15 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6288764B1 (en) * 1996-06-25 2001-09-11 Semiconductor Energy Laboratory Co., Ltd. Display device or electronic device having liquid crystal display panel
US6049132A (en) * 1996-07-12 2000-04-11 Kawasaki Steel Corporation Multiple metallization structure for a reflection type liquid crystal display
JP3900542B2 (ja) 1997-03-24 2007-04-04 セイコーエプソン株式会社 半導体容量装置及びそれを用いた半導体装置
US6191830B1 (en) 1998-03-19 2001-02-20 Philips Electronics North America Corporation Electro-optical display having split storage capacitor structure for series capacitance
US6395954B2 (en) * 1998-07-30 2002-05-28 Radioactive Isolation Consortium, Llc Advanced vitrification system frit
US6146939A (en) * 1998-09-18 2000-11-14 Tritech Microelectronics, Ltd. Metal-polycrystalline silicon-N-well multiple layered capacitor
JP3631384B2 (ja) * 1998-11-17 2005-03-23 富士通ディスプレイテクノロジーズ株式会社 液晶表示装置及び液晶表示装置の基板製造方法
US6593592B1 (en) * 1999-01-29 2003-07-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having thin film transistors
JP2000349259A (ja) 1999-06-09 2000-12-15 Sanyo Electric Co Ltd 半導体装置及びその製造方法
US6384427B1 (en) * 1999-10-29 2002-05-07 Semiconductor Energy Laboratory Co., Ltd. Electronic device
DE10128193C1 (de) 2001-06-11 2003-01-30 Infineon Technologies Ag Ein-Transistor-Speicherzellenanordnung und Verfahren zu deren Herstellung
KR100539490B1 (ko) 2002-01-28 2005-12-29 쿄세라 코포레이션 유전체 자기 조성물 및 유전체 자기
JP2003234410A (ja) 2002-02-08 2003-08-22 Fujitsu Ltd キャパシタ及びその製造方法並びに半導体装置
KR100892945B1 (ko) 2002-02-22 2009-04-09 삼성전자주식회사 액티브 매트릭스형 유기전계발광 표시장치 및 그 제조방법
JP2004151546A (ja) 2002-10-31 2004-05-27 Sharp Corp アクティブマトリクス基板および表示装置
TW594999B (en) * 2002-11-22 2004-06-21 Toppoly Optoelectronics Corp Structure of thin film transistor array and driving circuits

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000013840A (ko) * 1998-08-13 2000-03-06 윤종용 커패시터 및 그의 제조방법
KR20000074908A (ko) * 1999-05-27 2000-12-15 윤종용 반도체 소자의 커패시터 및 그 제조방법
JP2002151649A (ja) 2000-11-13 2002-05-24 Sharp Corp 半導体容量装置
KR20030055504A (ko) * 2001-12-26 2003-07-04 비오이 하이디스 테크놀로지 주식회사 박막트랜지스터를 이용한 디지털 엑스레이 검출기 제조방법
KR100488949B1 (ko) * 2001-12-26 2005-05-11 비오이 하이디스 테크놀로지 주식회사 박막트랜지스터를 이용한 디지털 엑스레이 검출기 제조방법

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
1004889490000 *

Also Published As

Publication number Publication date
US20060043527A1 (en) 2006-03-02
DE602005010795D1 (de) 2008-12-18
EP1630870B1 (en) 2008-11-05
US8895984B2 (en) 2014-11-25
JP2006065322A (ja) 2006-03-09
CN1741114A (zh) 2006-03-01
US9202852B2 (en) 2015-12-01
JP4382721B2 (ja) 2009-12-16
US20150076659A1 (en) 2015-03-19
EP1630870A1 (en) 2006-03-01
KR20060019022A (ko) 2006-03-03
CN100403384C (zh) 2008-07-16

Similar Documents

Publication Publication Date Title
CN112967682B (zh) 一种显示面板及显示装置
KR100670140B1 (ko) 커패시터
KR100684712B1 (ko) 발광 표시 장치
KR100637458B1 (ko) 유기전계 발광 표시 패널
TWI410912B (zh) 顯示器裝置及其驅動方法
US8063853B2 (en) Organic light-emitting diode display
JP4549889B2 (ja) キャパシタ及びこれを利用する発光表示装置
US20110128268A1 (en) Organic light emitting display
CN111771283A (zh) 具有金属氧化物开关的小型存储电容器的薄膜晶体管
KR100589375B1 (ko) 커패시터 및 이를 이용하는 발광 표시 장치
KR20200064230A (ko) 유기 발광 표시 장치
KR100543838B1 (ko) 일렉트로 루미네센스 표시 장치
KR100627284B1 (ko) 유기전계 발광 표시 패널
KR100637432B1 (ko) 발광 표시 장치
KR100754138B1 (ko) 유기전계발광표시장치 및 그의 제조방법
KR100627358B1 (ko) 유기전계 발광 표시 패널
EP4207166A1 (en) Array substrate and display apparatus
KR100599772B1 (ko) 유기전계 발광 표시 패널
KR100627266B1 (ko) 발광 표시 패널 및 발광 표시 장치
KR100560451B1 (ko) 발광 표시 장치
KR100637457B1 (ko) 유기전계 발광 표시 패널
KR20050050840A (ko) 유기 전계 발광 표시 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130102

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140102

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20141231

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20151230

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20170102

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20180102

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20190102

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20191223

Year of fee payment: 14