JP2008107785A - 電気光学装置および電子機器 - Google Patents

Abstract

【課題】表示品質の向上に寄与すること。
【解決手段】駆動トランジスタは、そのゲートの電位に応じた駆動電流を生成する。ＯＬＥＤ素子は、駆動電流に応じた輝度にて発光する。トランジスタは、駆動トランジスタＴdrのゲートとドレインとの導通および非導通を切り替える。容量素子は、第１電極と第２電極とを有する。第２電極は駆動トランジスタのゲートに接続される。トランジスタは、データ電位が供給されるデータ線と第１電極との間に介挿される。また、容量素子は、容量素子とデータ線との間に設けられており、電源線と駆動トランジスタのゲート間に接続されている。
【選択図】図４

Description

本発明は、有機ＥＬ（ElectroLuminescent）材料からなる発光素子など各種の電気光学素子を備えた電気光学装置を構成する要素のレイアウト、および電子機器に関する。

この種の電気光学素子は電流の供給によって階調（典型的には輝度）が変化する。この電流（以下「駆動電流」という）をトランジスタ（以下「駆動トランジスタ」という）によって制御する構成が従来から提案されている。しかしながら、この構成においては、駆動トランジスタの特性（特に閾値電圧）の個体差に起因して各電気光学素子の階調にバラツキが発生するという問題がある。この階調のバラツキを抑制するために、例えば特許文献１ないし特許文献２には、駆動トランジスタの閾値電圧の相違を補償する構成が開示されている。

図１７は、特許文献１に開示された画素回路Ｐ0の構成を示す回路図である。同図に示されるように、駆動トランジスタＴdrのゲートとドレインとの間にはトランジスタＴr1が介挿される。また、駆動トランジスタＴdrのゲートには容量素子Ｃ１の一方の電極Ｌ2が接続される。保持容量Ｃ２は、駆動トランジスタＴdrのゲートとソースとの間に介挿された容量である。一方、トランジスタＴr2は、有機発光ダイオード素子（以下「ＯＬＥＤ素子」という）１１０に指定された輝度に応じた電位（以下「データ電位」という）ＶDが供給されるデータ線１０３と容量素子Ｃ１の他方の電極Ｌ1との間に介挿されて両者の導通および非導通を切り替えるスイッチング素子である。

以上の構成において、第１に、信号Ｓ2によってトランジスタＴr1をオン状態に遷移させる。こうして駆動トランジスタＴdrがダイオード接続されると、駆動トランジスタＴdrのゲートの電位は「ＶEL−Ｖth」に収束する（Ｖthは駆動トランジスタＴdrの閾値電圧）。第２に、トランジスタＴr1をオフ状態としたうえで、信号Ｓ1によってトランジスタＴr2をオン状態として容量素子Ｃ１の電極Ｌ1とデータ線１０３とを導通させる。この動作によって、駆動トランジスタＴdrのゲートの電位は、電極Ｌ1における電位の変化分を容量素子Ｃ１と保持容量Ｃ２との容量比に応じて分割したレベル（すなわちデータ電位ＶDに応じたレベル）だけ変化する。第３に、トランジスタＴr2をオフ状態としたうえで、信号Ｓ3によってトランジスタＴelをオン状態とする。この結果、閾値電圧Ｖthに依存しない駆動電流Ｉelが駆動トランジスタＴdrおよびトランジスタＴelを経由してＯＬＥＤ素子１１０に供給される。特許文献２に開示された構成においても、駆動トランジスタＴdrの閾値電圧Ｖthを補償するための基本的な原理は同様である。

特開２００３−３３２０７２号公報（図１） 特開２００６−３０６３５号公報（図１ないし図３）

このような画素回路では、例えば図１８に示すように、データ線と電源線の間に第１の容量Ｃ１が配置される。このため、容量Ｃ１を構成する導体配線とデータ線を構成する導体配線の間で寄生容量が発生する。特に、この寄生容量を介して容量Ｃ１とデータ線１０３の間でクロストークが発生し、容量Ｃ１の電圧が変動すると、駆動トランジスタＴdrのゲートの電位やこの電位に応じた駆動電流Ｉelが変動するから、ＯＬＥＤ素子１１０の輝度の変動が発生する。

特許文献２に記載の画素回路では、容量Ｃ１，Ｃ２の周囲に金属シールドを設けて、データ線の電界の影響を低減させているが、このような構成では、金属シールドを設ける領域を確保するため、素子の高集積化が困難な問題がある。本発明は、このような事情に鑑みてなされたものであり、駆動トランジスタのゲートの電位の変動を抑制し、表示品質の向上に寄与するという課題の解決をその目的の一つとしている。

本発明は、以下の形態又は適用例として実現することが可能である。

［適用例１］電気光学装置が、第１走査線を含む複数の走査線と、第１データ線を含む複数のデータ線と、前記複数の走査線および前記複数のデータ線の交差部に応じて設けられ、第１単位回路を含む複数の単位回路と、電源電圧を供給する電源線とを含んでいる。ここで、前記第１単位回路は、ゲートの電圧に応じて駆動電流を設定する駆動トランジスタと、前記駆動電流によって駆動される電気光学素子と、第１電極と第２電極とを備えた第１容量素子と、前記第１走査線を介して供給される制御信号に基づいて前記第１データ線と前記第２電極との間の電気的接続を制御する第１スイッチング素子と、第３電極と第４電極とを備えた第２容量素子と、を備えている。さらに、前記駆動トランジスタは第１端子と第２端子とを有している。そして、前記第１端子は前記電源線に接続されている。また、前記第１電極は前記ゲートに接続されており、前記第３電極は、前記ゲート又は前記第２電極に接続されている。そして、前記第１単位回路において、前記第２容量素子の少なくとも一部は、前記第１データ線と前記第１容量素子の間に配置されている。尚、例えば、後に説明する図４又は図６の場合には、平面視した場合、第２容量素子の少なくとも一部は、第１データ線と第１容量素子の間に配置されている。

上記適用例によれば、データ線と前記第１容量素子との間に第２容量素子が配置されるので、データ線と第１容量素子との間の寄生容量を削減することができる。

［適用例２］上記電気光学装置が所定の電位を供給する電位線を備えていてもよい。ここで、前記複数のデータ線は、第２データ線を含み、前記電位線は、前記第１データ線及び第２データ線が延在する方向に設けられ、前記第１データ線と前記第２データ線の間において、前記第１容量素子は、前記第２容量素子と前記電位線との間に配置される。

尚、後に説明する図４及び図６で示すように、平面視した場合、第１データ線と第２データ線の間において、第１容量素子は、第２容量素子と電位線との間に配置されている。

［適用例３］前記複数のデータ線は、第２データ線を含んでもよい。そしてこの場合、前記第１データ線と前記第２データ線の間において、前記第１容量素子は、前記電気光学素子が配置される領域と前記第２容量素子との間に配置されてよい。

上記適用例によれば、第１データ線もしくは第２データ線と第１容量素子との間には、電気光学素子が配置される領域又は第２容量素子が配置される。したがって、第１及び第２データ線の電位変動が第１容量素子へ影響を及ぼすのを防止することができる。

［適用例４］前記電気光学素子が配置される領域の下方には、前記第１容量素子もしくは前記第２容量素子の少なくとも一部が配置されていてもよい。

［適用例５］前記第３電極は、前記第２電極に接続されていてもよい。この場合、前記第１単位回路は、前記駆動トランジスタの第１半導体膜、前記第１電極、及び前記第４電極を含んだ半導体パターン層と、前記半導体パターン層を覆う絶縁層と、前記絶縁層上に設けられた前記第２電極及び前記第３電極を含んだ配線パターン層と、を備えていてもよい。そしてこの場合、前記第２電極と前記第３電極とは、共通に設けられた膜で構成され、前記第１データ線と前記第１電極との間には、前記第４電極が設けられ、前記第４電極は前記電源線に電気的に接続されている。

上記適用例によれば、第１データ線と第１電極との間には第４電極が介在し、第４電極が電源線に接続されているため、第１データ線と第１電極との間の結合容量を低減できる。

［適用例６］前記第３電極は、前記ゲートに接続されていてもよい。この場合、前記第１単位回路は、前記駆動トランジスタの第１半導体膜、前記第１電極、及び前記第３電極を含んだ半導体パターン層と、前記半導体パターン層を覆う絶縁層と、前記絶縁層上に設けられた前記第２電極及び前記第４電極を含んだ配線パターン層と、を備えていてもよい。そしてこの場合、前記第１電極と前記第３電極とは、共通に設けられた第２半導体膜で構成されている。

上記適用例において、さらに、複数のデータ線が、前記配線パターン層もしくは前記配線パターン層よりも上層で形成されていれば、複数のデータ線と第１電極とが異なる層により形成されるため、複数のデータ線と第１電極とを立体的に離して配置でき、この間の結合容量を低減させることができる。

［適用例７］前記第３電極は、前記ゲートに接続されていてもよい。この場合、前記第１単位回路は、前記駆動トランジスタの第１半導体膜、前記第２電極、及び前記第４電極を含んだ半導体パターン層と、前記半導体パターン層を覆う絶縁層と、前記絶縁層上に設けられた前記第１電極及び前記第３電極を含んだ配線パターン層と、を備えていてもよい。そしてこの場合、前記第１電極と前記第３電極とは、共通に設けられた膜で構成されている。

［適用例８］前記第３電極は、前記第２電極に接続されていてもよい。この場合、前記第１単位回路は、前記駆動トランジスタの第１半導体膜、前記第２電極、及び前記第３電極を含んだ半導体パターン層と、前記半導体パターン層を覆う絶縁層と、前記絶縁層上に設けられた前記第１電極及び前記第４電極を含んだ配線パターン層と、を備えていてもよい。そしてこの場合、前記第２電極と前記第３電極とは、共通に設けられた膜で構成されている。

ここで、一般的に、配線パターンは半導体パターンよりも厚い。しかしながら、適用例７のように第１電極と第３電極とを共通に設けられた膜で構成する、もしくは、適用例８のように第２電極と第３電極とを共通に設けられた膜で構成することにより、これらの電極をパターニングする必要がなく、配線パターンによる凹凸が形成されない。したがって、このような構成とすることにより、これらの電極の上方に電気光学素子を凹凸が少なく面に配置することができる。

［適用例９］電気光学装置が、第１走査線を含む複数の走査線と、第１データ線を含む複数のデータ線と、前記複数の走査線および前記複数のデータ線の交差部に応じて設けられ、第１単位回路を含む複数の単位回路と、電源電圧を供給する電源線と、所定の電位を供給する電位線とを含んでいる。ここで、前記第１単位回路は、ゲートの電圧に応じて駆動電流を設定する駆動トランジスタと、前記駆動電流によって駆動される電気光学素子と、第１電極と第２電極とを備えた第１容量素子と、第３電極と第４電極とを備えた第２容量素子と、前記第１走査線を介して供給される制御信号に基づいて前記第１データ線と前記第２電極との間の電気的接続を制御する第１スイッチング素子と、第２スイッチング素子と、前記第１電極と前記電位線との電気的接続を制御する第３スイッチング素子と、を備えている。そして、前記駆動トランジスタは第１端子と第２端子とを有している。前記第１端子は前記電源線に接続されており、前記第１電極は前記ゲートに接続されている。さらに、前記第３電極は、前記ゲート又は前記第２電極に接続されており、前記第２スイッチング素子は、前記第２端子と前記ゲートとの間の電気的接続を制御する。しかも、前記第１単位回路において、前記第２容量素子の少なくとも一部は、前記第１データ線と前記第１容量素子との間に配置されている。

上記適用例の構成の場合に、第３トランジスタをオン状態にして初期化電位（上記所定の電位）を第１容量素子の第２電極に供給し、データ信号の書き込み期間に第１スイッチング素子をオン状態にしてデータ信号を第１容量素子の第２電極に書き込み、発光期間に第１スイッチング素子および第３スイッチング素子をオフ状態にすれば、発光期間において第１容量素子の第２電極はフローティング状態となる。このため、仮に、データ線と第２電極との間に大きな寄生容量が存在すると、データ線の電圧変動に伴い、第１容量素子の第１電極の電圧が変動し、駆動電流の大きさが変動する。しかしながら、適用例９の構成によれば、データ線と前記第１容量素子との間に第２容量素子が配置されるので、データ線と第１容量素子との間の寄生容量を削減することができる。

［適用例１０］電子機器が上記電気光学装置を備えていてもよい。

［適用例１１］電気光学装置が、複数の走査線と、複数のデータ線と、前記複数の走査線および前記複数のデータ線の交差部に対応して配列された複数の単位回路（例えば、図１に示す４００）と、電源電圧を供給する複数の電源線（例えば、図１に示す３３）とを含んでいてもよい。この場合、前記複数の単位回路の各々は、前記電源線と接続される第１端子、第２端子、およびゲート端子とを備え、前記第１端子と前記第２端子との間に流れる駆動電流の電流レベルが前記ゲート端子の電圧に応じて変化する駆動トランジスタと、前記駆動電流によって駆動される電気光学素子と、第１電極（例えば、図２に示すＬ1a）と第２電極（例えば、図２に示すＬ1b）とを備え、前記第１電極が前記ゲート端子に接続された第１容量素子と、前記走査線を介して供給される制御信号に基づいて前記データ線と前記第２電極との電気的接続を制御され、オン状態の場合には、前記データ線に供給されたデータ信号を前記第１容量素子を介して前記ゲート端子に供給する第１スイッチング素子（例えば、図２に示すＴr1）と、第３電極と第４電極とを備え、前記駆動トランジスタから前記電気光学素子に前記駆動電流を供給する際、前記ゲート端子又は前記第２電極の電位を保持するための第２容量素子とを備えている。さらに、前記第１容量素子と前記第２容量素子とは隣接して配置されており、前記データ線と前記第１容量素子との間に前記第２容量素子の一部または全部が配置されている。

上記適用例によれば、データ線と前記第１容量素子との間に第２容量素子が配置されるので、データ線と第１容量素子との間の寄生容量を削減することができる。これにより、データ線の電圧変動が駆動トランジスタのゲート電圧を変動させるクロストークを抑圧することができ、表示品質を大幅に向上させることができる。なお、第２容量素子の全部がデータ線と第１容量素子との間に配置される必要はなくその一部が配置されてもよい。例えば、第１容量素子と駆動トランジスタとの接続配線が第２容量素子よりもデータ線側に配置されてもよい。この場合でも、第１容量素子が第２容量素子の一部を隔ててデータ線に対向するので、寄生容量を削減することができる。

［適用例１２］上記電気光学装置が、初期化電位を供給する複数の電位線を含んでいてもよい。この場合、前記電位線は、前記データ線と平行に配置されており、ある単位回路のデータ線、前記第２容量素子、前記第１容量素子、前記電位線、および当該単位回路に隣接する単位回路のデータ線の順に配置されることが好ましい。

上記適用例によれば、第１容量素子と隣接する単位回路のデータ線との間に電位線が配置される。この電位線には固定の初期化電位が供給されるので第１容量素子と隣接する単位回路のデータ線との間の寄生容量を大幅に削減することができる。この結果、当該単位回路および隣接する単位回路のデータ線からのクロストークを抑制して、表示品質をより一層向上させることができる。尚、適用例１２において、電位線とデータ線とが平行に配置されているとは、電位線とデータ線とが交差しないように配置されていることをいう。したがって、電位線とデータ線とが交差しないことを意図して製造したにもかかわらず、製造上の理由により厳密に平行とならないものも含まれる。

［適用例１３］前記第１容量素子の前記第２電極、前記第２容量素子の前記第４電極、前記複数のデータ線、および前記複数の電位線が同一の配線層で形成され、前記電気光学素子は前記配線層の上方に位置する層で形成されてもよい。

上記適用例によれば、第２電極、第４電極、データ線、および電位線が前記配線層で形成されるので、電気光学素子を形成する層の下地の凹凸を減少させて、略平坦な下地の上に電気光学素子を形成することができる。この結果、電気光学素子の特性を均一化することができる。

［適用例１４］前記駆動トランジスタは、半導体層と、前記半導体層の上に形成される絶縁層とを備え、前記配線層は、前記絶縁層の上に形成され、前記第１容量素子の前記第１電極と前記第２容量素子の前記第３電極とは、前記半導体層で形成されていてもよい。

上記適用例によれば、半導体層に設けられた第１電極、配線層に設けられた第２電極、及びその間に設けられた絶縁膜により第１容量素子が構成され、半導体層に設けられた第３電極、配線層に設けられた第４電極、及びその間に設けられた絶縁膜により第２容量素子が構成されるので、単位面積当たりの容量値を大きくすることができる。この結果、第１容量素子および第２容量素子の占有面積を削減することができる。

［適用例１５］上記複数の単位回路の各々が、前記第２端子と前記ゲートとの電気的接続を制御する第２スイッチング素子と、前記第１電極と前記電位線との電気的接続を制御する第３スイッチング素子とをさらに備えていてもよい。この場合、前記電気光学素子が配置される領域の下方には、前記第１容量素子、前記第２容量素子、前記駆動トランジスタ、及び前記第１スイッチング素子を配置しないことが好ましい。また、前記半導体層や前記配線層が設けられる側に光を取り出すボトムエミション型により前記電気光学素子を構成する場合には、上記単位回路の各々が、前記駆動トランジスタの前記第２端子と前記ゲート端子との電気的接続を制御する第２スイッチング素子と、前記第１容量素子の前記第１電極と前記電位線との電気的接続を制御する第３スイッチング素子とをさらに備えていてもよい。この場合、前記電気光学素子が配置される領域の下方には、前記第１容量素子、前記第２容量素子、前記駆動トランジスタ、前記第１スイッチング素子を配置しないことが好ましい。また、前記電気光学素子が配置される領域の下方には、前記第２スイッチング素子、および前記第３スイッチング素子を配置しないことが好ましい。

上記適用例によれば、電気光学素子の下方には、配線や容量素子、トランジスタあるいはスイッチング素子が形成されないので、光がそれらの構造物によって遮られることがない。

［適用例１６］前記電気光学素子が配置される領域の下方には、前記第１容量素子もしくは前記第２容量素子の少なくとも一部が配置されることが好ましい。また、前記半導体層や前記配線層が設けられる側とは反対側に発光した光を取り出すトップエミション型により前記電気光学素子を構成する場合には、前記電気光学素子が配置される領域の下方には、前記第１容量素子の一部または全部、および前記第２容量素子の一部または全部が配置されることが好ましい。

上記適用例によれば、電気光学素子を形成する領域と、第１容量素子および第２容量素子を形成する領域を上下方向に立体的に重ねることができるので、開口率を向上させ、より高精細な画像を表示することが可能となる。

［適用例１７］電気光学装置が、複数の走査線と、複数のデータ線と、前記複数の走査線および前記複数のデータ線の交差部に対応して配列された複数の単位回路（例えば、図１に示す４００）と、電源電圧を供給する複数の電源線と、初期化電位を供給する複数の電位線（例えば、図１に示す３３）とを含んでいてもよい。この場合、前記複数の単位回路の各々は、前記電源線と接続される第１端子、第２端子、およびゲート端子とを備え、前記第１端子と前記第２端子との間に流れる駆動電流の電流レベルが前記ゲート端子の電圧に応じて変化する駆動トランジスタと、前記駆動電流によって駆動される電気光学素子と、第１電極（例えば、図２に示すＬ1a）と第２電極（例えば、図２に示すＬ1b）とを備え、前記第１電極が前記ゲート端子に接続された第１容量素子と、第３電極（例えば、図２に示すＬ2a）と第４電極（例えば、図２に示すＬ2b）とを備え、前記第３電極が前記ゲート端子に接続され、前記第４電極が前記電源線に接続された第２容量素子と、前記走査線を介して供給される制御信号に基づいて、前記データ線と前記第１容量素子の前記第２電極との電気的接続を制御する第１スイッチング素子（例えば、図２に示すＴr1）と、前記駆動トランジスタの前記第２端子と前記ゲート端子との電気的接続を制御する第２スイッチング素子（例えば、図２に示すＴr2）と、前記第１容量素子の前記第１電極と前記電位線との電気的接続を制御する第３スイッチング素子（例えば、図２に示すＴr3）とを備えている。そして、前記第１容量素子と前記第２容量素子とは隣接して配置されており、前記データ線と前記第１容量素子との間に前記第２容量素子の一部または全部を配置されている。

上記適用例によれば、第３トランジスタをオン状態にして初期化電位を第１容量素子の第２電極に供給し、データ信号の書き込みでは第１スイッチング素子をオン状態にしてデータ信号を第１容量素子の第２電極に書き込む。そして、発光期間では第１スイッチング素子および第３スイッチング素子をオフ状態にする。したがって、発光期間において第１容量素子の第２電極はフローティング状態となる。このため、データ線と第２電極との間に大きな寄生容量が存在すると、データ線の電圧変動に伴い、第１容量素子の第１電極の電圧が変動し、駆動電流の大きさが変動する。この電気光学装置によれば、データ線と前記第１容量素子との間に第２容量素子が配置されるので、データ線と第１容量素子との間の寄生容量を削減することができる。これにより、データ線の電圧変動が駆動トランジスタのゲート電圧を変動させるクロストークを抑圧することができ、表示品質を大幅に向上させることができる。なお、第２容量素子の全部がデータ線と第１容量素子との間に配置される必要はなくその一部が配置されてもよい。例えば、第１容量素子と駆動トランジスタとの接続配線が第２容量素子よりもデータ線側に配置されてもよい。この場合でも、第１容量素子が第２容量素子の一部を隔ててデータ線に対向するので、寄生容量を削減することができる。

また、他の形態では、電子機器が、上述した電気光学装置を備えてもよい。電子機器には、例えば、携帯電話機、パーソナルコンピュータ、あるいは電子スチルカメラが該当する。もっとも、上記電気光学装置の用途は画像の表示に限定されない。例えば、光線の照射によって感光体ドラムなどの像担持体に潜像を形成する構成の画像形成装置（印刷装置）においては、像担持体を露光する手段（いわゆる露光ヘッド）として上記電気光学装置を採用することができる。

＜Ａ：電気光学装置の構成＞
図１および図２を参照しながら、本実施形態の電気光学装置の説明をする。図１は、本実施形態に係る電気光学装置の構成を示すブロック図である。同図に示されるように、電気光学装置１は、画素領域Ａ、走査線駆動回路１００、データ線駆動回路２００、制御回路３００、および電源回路５００を備える。このうち画素領域Ａには、Ｘ方向に延在するｍ本の走査線１０と、各走査線１０に対をなしてＸ方向に延在するｍ本の電源線３１と、Ｘ方向に直交するＹ方向に延在するｎ本のデータ線１０３とが形成される。走査線１０とデータ線１０３との各交差に対応する位置には画素回路４００が配置される。したがって、これらの画素回路４００は、縦ｍ行×横ｎ列のマトリクス状に配列する。

走査線駆動回路１００は、画素領域Ａに配列する各画素回路４００を水平走査期間ごとに行単位で選択して動作させるための回路である。一方、データ線駆動回路２００は、各水平走査期間において、走査線駆動回路１００が選択した１行分（ｎ個）の画素回路４００の各々に対応するデータ電圧Ｖdataを生成して各データ線１０３に出力する。このデータ電圧Ｖdataは、各画素回路４００について指定された階調（輝度）に対応する電圧である。

制御回路３００は、クロック信号など各種の制御信号を走査線駆動回路１００およびデータ線駆動回路２００に供給することによって各回路を制御するとともに、各画素回路４００の階調を指定する画像データをデータ線駆動回路２００に供給する。一方、電源回路５００は、電源の高位側の電圧（以下「電源電圧」という）Ｖdd、低位側の電圧（以下「接地電圧」という）Ｖss、および初期化電位VSTを生成する。電源電圧Ｖddは電源線３１を介して各画素回路４００に給電される。また、接地電圧Ｖssは、所定の配線（図２に示される接地線３２）を介して総ての画素回路４００に供給される。この接地電圧Ｖssは電圧の基準となる電位である。また、初期化電位VSTは、初期化用電源線３３を介して各画素回路４００に供給する。

次に、図２を参照して、各画素回路４００の構成を説明する。同図においては、第ｉ行（ｉは１≦ｉ≦ｍを満たす整数）に属する第ｊ列目（ｊは１≦ｊ≦ｎを満たす整数）のひとつの画素回路４００のみが図示されているが、他の画素回路４００も同様の構成である。なお、画素回路４００を構成する各トランジスタの導電型は図２の例示に何ら限定されない。また、図２に示される各トランジスタの典型例は、低温ポリシリコンを半導体層に利用した薄膜トランジスタであるが、各トランジスタの形態や材料は何ら限定されない。

図２に示されるように、画素回路４００は、電源電圧Ｖddが供給される電源線３１と接地電圧Ｖssが供給される接地線３２との間に各々が介挿されたＯＬＥＤ素子４２０およびｐチャネル型のトランジスタ（以下「駆動トランジスタ」という）Ｔdrを含む。ＯＬＥＤ素子４２０は、その順方向に流れる電流（以下「駆動電流」という）に応じた輝度に発光する素子であり、有機ＥＬ材料からなる発光層を陽極と陰極との間に介在させた構造となっている。この発光層は、例えば、インクジェット方式（液滴吐出方式）のヘッドから有機ＥＬ材料の液滴を吐出し、これを乾燥させることによって形成される。ＯＬＥＤ素子４２０の陰極は接地線３２に接続される。一方、駆動トランジスタＴdrは、ＯＬＥＤ素子４２０に流れる駆動電流を制御するためのトランジスタである。

なお、ＯＬＥＤ素子４２０の材料としては、低分子・高分子またはデンドリマーなどの有機発光材料が利用される。もっとも、ＯＬＥＤ素子４２０は発光素子の一例に過ぎない。すなわち、ＯＬＥＤ素子４２０に代えて、無機ＥＬ素子や、フィールド・エミッション（ＦＥ）素子、表面導電型エミッション（ＳＥ：Surface-conduction Electron-emitter）素子、弾道電子放出（ＢＳ：Ballistic electron Surface emitting）素子、ＬＥＤ（Light Emitting Diode）素子など様々な自発光素子、さらには、電気泳動素子やエレクトロ・クロミック素子などを利用してもよい。また、光書込型のプリンタや電子複写機に利用される書込ヘッドなどの露光装置にも本実施形態と同様に本発明が適用される。さらに、例えば、バイオチップなどのセンシング装置にも本発明は適用される。

図１において便宜的に１本の配線として図示された走査線１０は、実際には図２に示されるように第１制御線１１、第２制御線１２、第３制御線１３、第４制御線１４を含む。各行の第１制御線１１には、データ電圧Ｖdataを画素回路４００に取り込む期間を規定するための第１制御信号Ｓc1[1]ないしＳc1[m]が走査線駆動回路１００から供給される。また、各行の第２制御線１２には、画素回路４００の補償期間を規定するための第２制御信号Ｓc2[1]ないしＳc2[m]が走査線駆動回路１００から供給される。また、各行の第３制御線１３には、画素回路４００の初期化期間を規定するための第３制御信号Ｓc3[1]ないしＳc3[m]が走査線駆動回路１００から供給される。また、各行の第４制御線１４には、画素回路４００の発光期間を規定するための第４制御信号Ｓc4[1]ないしＳc4[m]が走査線駆動回路１００から供給される。

また、この画素回路は、ｎチャネル型のトランジスタＴr1，トランジスタＴr2，トランジスタＴr3およびトランジスタＴr4を具備する。各トランジスタＴr1〜トランジスタＴr4のゲート電極は、各々第１制御信号Ｓc1[i]，第２制御信号Ｓc2[i]，第３制御信号Ｓc3[i]，第４制御信号Ｓc4[i]が供給される第１制御線１１，第２制御線１２，第３制御線１３，第４制御線１４に接続されている。

発光制御トランジスタＴr4は、駆動トランジスタＴdrからＯＬＥＤ素子４２０に対する駆動電流の供給の可否を制御するためのスイッチング素子として設けられており、そのドレイン電極がＯＬＥＤ素子４２０の陽極に接続されるとともにソース電極が駆動トランジスタＴdrのドレイン電極に接続されたｎチャネル型のトランジスタである。この発光制御トランジスタＴr4のゲート電極は第４制御線１４に接続されている。したがって、発光制御トランジスタＴr4は、第４制御線１４に供給される第４制御信号Ｓc4[i]がハイレベルであればオン状態となりローレベルであればオフ状態となる。

トランジスタＴr1は、そのソース電極がデータ線１０３に接続されるとともにドレイン電極が容量素子Ｃ１の第２電極Ｌ1bに接続されたｎチャネル型のトランジスタであり、容量素子Ｃ１とデータ線１０３との導通および非導通を切り替えるためのスイッチング素子として機能する。このトランジスタＴr1のゲート電極は第１制御線１１に接続される。したがって、第１トランジスタＴr1は、第１制御信号Ｓc1[i]がハイレベルであればオン状態となって第１制御信号Ｓc1[i]がローレベルであればオフ状態となる。トランジスタＴr1がオン状態であるときに、データ線の電圧Ｖdataが容量素子Ｃ１の第２電極Ｌ1bに供給される。

また、トランジスタＴr2は、駆動トランジスタＴdrの補償用に設けられており、そのドレイン電極が駆動トランジスタＴdrのドレイン電極に接続されるとともにソース電極が駆動トランジスタＴdrのゲート電極に接続されたｎチャネル型のトランジスタである。このトランジスタＴr2のゲート電極は第２制御線１２に接続される。したがって、トランジスタＴr2は、第２制御信号Ｓc2[i]がハイレベルであればオン状態となって第２制御信号Ｓc2[i]がローレベルであればオフ状態となる。トランジスタＴr2がオン状態に遷移すると駆動トランジスタＴdrはゲート電極とソース電極とが導通してダイオードとして機能するようになっている。

容量素子Ｃ１は、階調信号に応じた電圧を保持するために設けられており、その第１電極Ｌ1aと第２電極Ｌ1bとの間に電荷を保持する容量である。第１電極Ｌ1aは駆動トランジスタＴdrのゲート電極に接続され、第２電極Ｌ1bはトランジスタＴr1のドレイン電極に接続されている。また、容量素子Ｃ２は、駆動トランジスタＴdrの補償用の電圧を保持するためにもうけられており、その第１電極Ｌ2aと第２電極Ｌ2bとの間に電荷を保持する容量である。第１電極Ｌ2aは駆動トランジスタＴdrのゲート電極に接続され、第２電極Ｌ2bは電源線３１に接続されている。

トランジスタＴr3は、初期化用に設けられており、そのドレイン電極が初期化用電源線３３に接続されると共に、ソース電極が容量素子Ｃ１の第２電極Ｌ1bに接続されたｎチャネル型のトランジスタである。このトランジスタＴr3のゲート電極は第３制御線１３に接続される。したがって、トランジスタＴr3は、第３制御信号Ｓc3[i]がハイレベルであればオン状態となって第３制御信号Ｓc3[i]がローレベルであればオフ状態となる。

＜Ｂ：電気光学装置の動作＞
図３は、画素回路４００に供給される各信号の波形を示すタイミングチャートである。同図に示されるように、第１制御信号Ｓc1[1]ないしＳc1[m]は、垂直走査期間（１Ｖ）内に、水平走査期間（１Ｈ）ごとに順番にハイレベルとなる。各行の画素回路４００の駆動は、初期化、補償、書き込み、発光の各ステップの動作によって行われる。まず、初期化動作において、走査線駆動回路１００は、ｉ行目の第１制御制御信号Ｓc1[i]をローレベルとし、ｉ行目の第２制御制御信号Ｓc2[i]，第３制御制御信号Ｓc3[i]，第４制御制御信号Ｓc4[i]をハイレベルとする。これにより、トランジスタＴr1がオフ，トランジスタＴr2，トランジスタＴr3，トランジスタＴr4がオンとなる。このとき、初期化用電源線３３の初期化電位ＶST（例えば低電位）が第１容量素子Ｃ1の第２電極Ｌ1bに供給される一方、第１電極Ｌ1aがトランジスタＴr2およびトランジスタＴr4を介してＯＬＥＤ素子４２０に接続される。これにより、第１容量素子Ｃ1の両端の電位が初期化され、容量素子Ｃ１に蓄積された電荷が排出される。

この後、補償動作において、走査線駆動回路１００は、第２制御制御信号Ｓc2[i]のみハイレベルとし、第１制御制御信号Ｓc1[i]，第３制御制御信号Ｓc3[i]，第４制御制御信号Ｓc4[i]をローレベルとする。これにより、トランジスタＴr2がオン，トランジスタＴr1，トランジスタＴr3，トランジスタＴr4がオフとなって、駆動トランジスタＴdrのゲート電極の電圧ＶGが「Ｖdd−Ｖth」に収束し、容量素子Ｃ２には−Ｖthの電圧が保持された状態になる。ここで、Ｖthは駆動トランジスタＴdrのしきい値である。

この後、書き込み動作において、データ線駆動回路２００は、制御回路３００からの指示に応じて対応する各データ線１０３に書き込み電圧Ｖdataを供給し、走査線駆動回路１００は、第１制御制御信号Ｓc1[i]のみハイレベルとし、第２制御制御信号Ｓc2[i]，第３制御制御信号Ｓc3[i]，第４制御制御信号Ｓc4[i]をローレベルとする。これにより、トランジスタＴr1がオン，トランジスタＴr2，トランジスタＴr3，トランジスタＴr4がオフとなって、データ線１０３の電圧Ｖdataが第１容量素子Ｃ１の第２電極Ｌ1bに供給される。第２電極Ｌ1bの電圧は、初期化動作にて設定された初期化電位ＶSTからデータ電圧Ｖdataに変化する。こうして第２電極Ｌ1bの電圧がΔＶ（ΔＶ＝ＶST−Ｖdata）だけ変化すると、第１容量素子Ｃ１と第２容量素子Ｃ２との容量カップリングによって、駆動トランジスタＴdrのゲート電極の電圧ＶGは、第２電極Ｌ1bにおける電圧の変化分ΔＶを第１容量素子Ｃ１の静電容量Ｃaと第２容量素子Ｃ２との静電容量Ｃbとの比率に応じて分割したレベルだけその直前の電圧（Ｖdd−Ｖth）から変化する。接続点ＮGにおける電圧ＶGの変化分は「ΔＶ・Ｃa／（Ｃa＋Ｃb）」と表現されるから、書き込み動作により、接続点ＮGの電圧ＶGは、次式のようになる。
ＶG＝Ｖdd−Ｖth−ΔＶ・Ｃa／（Ｃa＋Ｃb） …(1)

書き込みが終了した後、走査線駆動回路１００は、第４制御制御信号Ｓc4[i]のみハイレベルとし、第１制御制御信号Ｓc1[i] ，第２制御制御信号Ｓc2[i]，第３制御制御信号Ｓc3[i]をローレベルとする。これにより、トランジスタＴr４がオン，トランジスタＴr1，トランジスタＴr2，トランジスタＴr3がオフとなって、ＯＬＥＤ素子４２０には、駆動トランジスタＴdrのゲート・ソース間電圧に応じた駆動電流Ｉelが流れる。駆動トランジスタＴdrのソース電極を基準としたときのゲート電極の電圧は「−（ＶG−Ｖdd）」であるから、駆動電流Ｉelは、次式で示される。
Ｉel＝(1/2）β（Ｖdd−ＶG−Ｖth）² …(2)
この式(2)に式(1)を代入すると、次式のように変形できる。
Ｉel＝(1/2）β（ｋ・ΔＶ）² …(3)
ただし、ｋは「Ｃa／（Ｃa＋Ｃb）」である。この式(3)に示されるように、ＯＬＥＤ素子４２０に供給される駆動電流Ｉelは、データ電圧Ｖdataと電源電圧Ｖddとの差分ΔＶ（＝Ｖdd−Ｖdata）のみによって決定され、駆動トランジスタＴdrの閾値電圧Ｖthには依存しない。すなわち、本実施形態においても、各画素回路４００における駆動トランジスタＴdrの閾値電圧Ｖthのバラツキを補償して、ＯＬＥＤ素子４２０を高い精度で所期の輝度に発光させることができる。

＜Ｃ：容量素子等の構造＞
図４は、上述のように構成された電気光学装置の１画素分の構造を概念的に示す平面図であり、図５は図４中のａ−ａ’断面図である。なお、図４では、半導体層（半導体パターン層とも呼ぶ），ゲート配線層（図中の「第１配線層」；下部配線パターン層とも呼ぶ）およびソース配線層（図中の「第２配線層」；上部配線パターン層とも呼ぶ）のみを図示しているが、これらの層は図５に示すように、例えばガラス等の基板上に形成されており、各層間には絶縁層等の層が介在しているが、図示の便宜上省略している。また、ソース配線層（上部配線パターン層）の上には、絶縁層（上部絶縁層とも呼ぶ）が形成されており、この絶縁層（上部絶縁層）の上には端子Ｔ０を介してソース配線層に接続されるＯＬＥＤ素子４２０が形成されている。さらに、このＯＬＥＤ素子４２０上に共通電極（接地）が形成されているが、これらは図示を省略している。

上述の各トランジスタＴr1〜Ｔr4，Ｔdrは、半導体層（半導体パターン層）とゲート配線層（下部配線パターン層）とを含んだ構造によって構成されている。ゲート配線層と半導体層の間には下部絶縁層が設けられており、半導体層に設けられた共通電極（Ｌ1a，Ｌ2aに相当）と、ゲート配線層に設けられた電極（Ｌ1b，Ｌ2b）の間で容量素子Ｃ１および容量素子Ｃ２が形成されている。この電気光学装置では、容量素子Ｃ２は容量素子Ｃ１とデータ線１０３の間に配置されている。

具体的に本実施形態では、次の通りである。ガラス基板の表面などの下地表面上に、駆動トランジスタＴdrおよびトランジスタＴr1〜Ｔr4のそれぞれのチャネル領域が規定されたそれぞれの半導体膜と、容量素子Ｃ１の第１電極Ｌ1aと、容量素子Ｃ２の第１電極Ｌ2aと、を含んだ半導体パターン層が設けられている。チャネル領域が規定された半導体膜と、第１電極Ｌ1aおよび第１電極Ｌ2aとは、下地表面上に形成されたベタの半導体膜に対する不純物注入を選択的に実施し、さらにパターニングすることで、形成し分けられている。選択的な不純物注入によって、第１電極Ｌ1aと、第１電極Ｌ2aと、の導電率は、チャネル領域が規定された半導体膜の導電率よりも良好であるが、本実施形態では、第１電極Ｌ1aも第１電極Ｌ2aも「半導体層」すなわち「半導体パターン層」の一部であると定義している。

そして、半導体パターン層は下部絶縁層に覆われている。この下部絶縁層上には、データ線１０３と、容量素子Ｃ１の第２電極Ｌ1bと、容量素子Ｃ２の第２電極Ｌ2bと、初期化用電源線３３と、を含んだ下部配線パターン層が設けられている。さらに、下部配線パターン層は、上部絶縁層によって覆われている。

このようなレイアウトを採用したのは、以下の理由による。すなわち、データ線１０３には１水平走査期間Ｈごとに、各行の画素回路４００に書き込むデータ電圧Ｖdataが供給される。したがって、データ線１０３の電位は１水平走査期間Ｈごとに変動する。選択されていない行では、トランジスタＴr1がオフ状態になるので、理想的には第１容量素子Ｃ１の第２電極Ｌ1bの電位は変化しない。しかしながら、実際のレイアウトでは、第２電極Ｌ1bとデータ線１０３との間に寄生容量が存在する。このため、寄生容量を介して第２電極Ｌ1bとデータ線１０３とが容量カップリングし、第２電極Ｌ1bの電位が変動する。第２電極Ｌ1bの電位の変動を抑制するためには、寄生容量を減少させることが重要である。仮に、第１容量素子Ｃ１が第２容量素子Ｃ２よりもデータ線１０３に近く配置されると、寄生容量が大きくなり、第２電極Ｌ1bの電位が大きく変動する。そこで、第１容量素子Ｃ１とデータ線１０３の間に第２容量素子Ｃ２を設け、第１容量素子Ｃ１をデータ線１０３の距離を長くした。

このレイアウトによれば、寄生容量を減少させて容量素子Ｃ１とデータ線１０３の間のクロストークを減少させることができる。これにより、容量素子Ｃ１の電位の変動による駆動トランジスタＴdrのゲートの電位の変動を抑制し、表示品質の向上に寄与することができる。図４中のａ−ａ’断面図である図５に示されるように、本実施形態においては、データ線１０３、容量素子Ｃ１の第２電極Ｌ1ｂ、及び容量素子Ｃ２の第２電極Ｌ2bとは、第１配線層で設けられ、容量素子Ｃ１の第１電極Ｌ1a及び容量素子Ｃ２の第１電極Ｌ2aは半導体層で設けられている。このように、容量素子Ｃ１の第１電極Ｌ1a及び容量素子Ｃ２の第１電極Ｌ2aと、データ線１０３とは異なる層で形成されていることが好ましい。ここで、容量素子Ｃ１の第１電極Ｌ1aは、電源電圧Ｖddが供給される電源線３１に接続されている。したがって、第１電極Ｌ1aには電源電圧Ｖddが供給されているが、第１電極Ｌ1aは固定電位を供給された他の配線に接続されていてもよい。
また、この実施形態では、容量素子Ｃ１の第１電極Ｌ1aと、容量素子Ｃ２の第１電極Ｌ2aを半導体層に設けた共通電極としているため、レイアウト面積を低減させて、高集積化に寄与することができる。さらに、容量素子Ｃ１の第１電極Ｌ1a，容量素子Ｃ２の第１電極Ｌ2a，データ線１０３，初期化用電源線３３等を第１配線層の同一平面上で形成しているため、透明電極層の凹凸を減少させて、発光機能層の平面性を向上させることができる。これにより、表示品質の向上に寄与することができる。

＜Ｄ：変形例＞
以上の各形態には様々な変形を加えることができる。

（１）例えば上述の実施形態では、図４および図５に示すように、ＯＬＥＤ素子４２０をボトムエミッション型として構成した例について説明したが、例えば図６および図７に示すように、トップエミッション型として構成することもできる。図７に示すトップエミッション型のＯＬＥＤ素子４２０では、光が上方へ射出される。このため、反射メタルを設け、発光機能層から下方に向けた光を反射する。トップエミション型では、ＯＬＥＤ素子４２０の下方の領域に回路素子をレイアウトすることができる。この例では、第１容量素子Ｃ１および第２容量素子Ｃ２が配置される。

図６に示すように、Ｘ方向に対し、データ線１０３→第２容量素子Ｃ２→第１容量素子Ｃ１→初期化用電源線３３→データ線１０３…といった順序でレイアウトされる。トップエミション型では、ＯＬＥＤ素子４２０を形成する領域は第１容量素子Ｃ１を配置できるので、第１容量素子Ｃ１は、当該画素回路４００のデータ線１０３ａとは第２容量素子Ｃ２を介して離れるが、隣接する画素回路のデータ線１０３ｂと距離が近くなる。しかしながら、第１容量素子Ｃ１とデータ線１０３ｂとの間には初期化用電源線３３が配置される。この初期化用電源線３３には固定の初期化電位ＶSTが供給されるので、第１容量素子Ｃ１とデータ線１０３ｂとの間の寄生容量を小さくすることができる。これにより、容量素子Ｃ１と隣接する画素回路のデータ線１０３ｂとの間のクロストークを減少させ、表示画像の品質を向上させることがきる。くわえて、ＯＬＥＤ素子４２０と各種の回路素子とを立体的にレイアウトできるので、開口率を向上させ、より高精細な画像を表示することが可能となる。

（２）上記実施形態において、容量素子Ｃ２の第１電極Ｌ2a（第３電極）は、容量素子Ｃ１の第１電極Ｌ1a（第１電極）に電気的に接続されている。しかしながら、図８に示すように、容量素子Ｃ２の第１電極Ｌ2a（第３電極）は、容量素子Ｃ１の第２電極Ｌ1b（第２電極）に電気的に接続されていてもよい。

（３）上記実施形態において、データ線１０３は、下部絶縁層上に設けられた下部配線パターン層に含まれている。しかしながら、図９および図１０に示すように、データ線１０３ｍが、下部配線パターン層７０４を覆う上部絶縁層７０５上に設けられた上部配線パターン層７０６に含まれてもよい。

（４）図４乃至図７においては、容量素子Ｃ２の第１電極Ｌ2a（第３電極）は、駆動トランジスタＴdrのゲートに電気的に接続されている。この場合には、容量素子Ｃ１の第１電極Ｌ1a（第１電極）と容量素子Ｃ２の第１電極Ｌ2a（第３電極）とは、半導体パターン層において共通の半導体膜により構成されている。データ線１０３は、半導体パターン層を覆う下部絶縁層上に位置していることから、このようにすることにより、共通の半導体膜とデータ線１０３とを立体的に離反させることができる。したがって、共通の半導体膜とデータ線１０３との間の結合容量を低減させることができる。

一方で、図１１（ａ）および（ｂ）に示すように、容量素子Ｃ２の第１電極Ｌ2a（第３電極）が容量素子Ｃ１の第２電極Ｌ1b（第２電極）に電気的に接続されている場合には、容量素子Ｃ１の第２電極Ｌ1b（第２電極）と容量素子Ｃ２の第１電極Ｌ2a（第３電極）とが、共通の半導体膜により構成されてもよい。

この場合、具体的には、ガラス基板７０１の表面などの下地表面上に、駆動トランジスタＴdrのチャネル領域が規定される半導体膜（不図示）と、容量素子Ｃ１の第２電極Ｌ1b（第２電極）と、容量素子Ｃ２の第１電極Ｌ2a（第３電極）と、を含んだ半導体パターン層７０２が設けられている。そして、半導体パターン層７０２は、下部絶縁層７０３に覆われている。さらに、下部絶縁層７０３上に、容量素子Ｃ１の第１電極Ｌ1a（第１電極）と、容量素子Ｃ２の第２電極Ｌ2b（第４電極)と、を含んだ下部配線パターン層７０４が設けられている。なお、本変形例では下部配線パターン層７０４に、データ線１０３も含まれる。また、下部配線パターン層７０４は、上部絶縁層７０５によって覆われている。

このようにすることにより、容量素子Ｃ１の第１電極Ｌ1a（第１電極）、容量素子Ｃ２の第２電極Ｌ2b（第４電極）、及びデータ線１０３とが共通の下部配線パターン層７０４に含まれる。しかも、容量素子Ｃ２の第２電極Ｌ2b（第４電極）が容量素子Ｃ１の第１電極Ｌ1a（第１電極）とデータ線１０３との間に介在するため、これらの結合容量を低減させることができる。なお、容量素子Ｃ２の第２電極Ｌ2b（第４電極）は、定電位の配線に接続されることが好ましい。例えば、定電位の配線とは電源線３１である。

また、図１２（ａ）および（ｂ）に示すように、容量素子Ｃ２の第１電極Ｌ2a（第３電極）が駆動トランジスタＴdrのゲートに電気的に接続されている場合には、容量素子Ｃ１の第１電極Ｌ1a（第１電極）と、容量素子Ｃ２の第１電極Ｌ2a（第３電極）と、データ線１０３とは、下部絶縁層７０３上に設けられた下部配線パターン層７０４に含まれていてもよい。さらに、容量素子Ｃ１の第１電極Ｌ1a（第１電極）と容量素子Ｃ２の第１電極Ｌ2a（第３電極）とは共通の電極膜により構成されてもよい。

この場合、具体的には、ガラス基板７０１の表面などの下地表面上に、駆動トランジスタＴdrのチャネル領域が規定される半導体膜（不図示）と、容量素子Ｃ１の第２電極Ｌ1b（第２電極）と、容量素子Ｃ２の第２電極Ｌ2b（第４電極）と、を含んだ半導体パターン層７０２が設けられている。そして、この半導体パターン層７０２は、下部絶縁層７０３に覆われている。さらに、下部絶縁層７０３上に、容量素子Ｃ１の第１電極Ｌ1a（第１電極）と、容量素子Ｃ２の第１電極Ｌ2a（第３電極）と、を含んだ下部配線パターン層７０４が設けられている。そして、下部配線パターン層７０４において、容量素子Ｃ１の第１電極Ｌ1a（第１電極）と容量素子Ｃ２の第１電極Ｌ2a（第３電極）とは、共通の電極膜により構成されている。なお、本変形例でもこの下部配線パターン層７０４に、データ線１０３も含まれる。また、下部配線パターン層７０４は、上部絶縁層７０５によって覆われている。

さらに、この構成をトップエミッション型の構成に適用した場合には、図７と比して、容量素子Ｃ１の第１電極Ｌ1a（第１電極）と容量素子Ｃ２の第１電極Ｌ2a（第３電極）との間で下部配線パターン層７０４をパターニングする必要がない。例えば、半導体パターン層７０２に含まれる膜の厚さは１００ｎｍ程度であり、下部配線パターン層７０４に含まれる膜の厚さは５００ｎｍ程度である。一般的に、配線パターンは半導体パターンよりも厚いため、容量素子Ｃ１と容量素子Ｃ２との間で半導体パターン層７０２をパターニングする場合の方が下部配線パターン層７０４をパターニングするよりも凹凸を低減させることができる。したがって、このような構成とすることにより、発光素子の凹凸を低減させることができる。

さらに、図１３（ａ）および（ｂ）に示すように、容量素子Ｃ２の第１電極Ｌ2a（第３電極）が容量素子Ｃ１の第２電極Ｌ1b（第２電極）に電気的に接続されている場合には、容量素子Ｃ２の第１電極Ｌ2a（第３電極）と、容量素子Ｃ１の第２電極Ｌ1b（第２電極）と、が下部絶縁層７０３上に設けられた下部配線パターン層７０４に含まれてもよい。

この場合、具体的には、ガラス基板７０１の表面などの下地表面上に、駆動トランジスタＴdrのチャネル領域が規定される半導体膜（不図示）と、容量素子Ｃ１の第１電極Ｌ1a（第１電極）と、容量素子Ｃ２の第２電極Ｌ2b（第４電極）と、を含んだ半導体パターン層７０２が設けられている。そして、この半導体パターン層７０２は、下部絶縁層７０３に覆われている。さらに、下部絶縁層７０３上に、容量素子Ｃ１の第２電極Ｌ1b（第２電極）と、容量素子Ｃ２の第１電極Ｌ2a（第３電極）と、を含んだ下部配線パターン層７０４が設けられている。ここで、下部配線パターン層７０４において、容量素子Ｃ１の第２電極Ｌ1b（第２電極）と、容量素子Ｃ２の第１電極Ｌ2a（第３電極）とは、共通の電極膜により構成されている。なお、下部配線パターン層７０４は、上部絶縁層７０５によって覆われている。

この場合においても、容量素子Ｃ１の第２電極Ｌ1b（第２電極）と容量素子Ｃ２の第１電極Ｌ2a（第３電極）との間で下部配線パターン層７０４をパターニングする必要がない。したがって、この場合においても、容量素子Ｃ１及びＣ２での凹凸を低減させることができる。

（５）また、例えば画素回路４００を構成する各トランジスタの導電型は適宜に変更される。例えば、図２における駆動トランジスタＴdrはｎチャネル型であってもよい。この場合においても、電源線３１に供給される電位Ｖｄｄは、駆動トランジスタＴdrのゲートに供給されたときにこの駆動トランジスタＴdrをオン状態とする電位に設定される。

なお、上記実施形態および変形例において、ガラス基板７０１などの基板の表面が保護膜で覆われていてもよい。基板の表面に保護膜が位置する場合でも、本明細書では、その保護膜と、その下地の基板と、を含めて「基板」と表記する。

＜Ｅ：応用例＞
次に、電気光学装置１を利用した電子機器について説明する。図１４は、以上に説明した何れかの形態に係る電気光学装置１を表示装置として採用したモバイル型のパーソナルコンピュータの構成を示す斜視図である。パーソナルコンピュータ２０００は、表示装置としての電気光学装置１と本体部２０１０とを備える。本体部２０１０には、電源スイッチ２００１およびキーボード２００２が設けられている。この電気光学装置１は電気光学素子にＯＬＥＤ素子を使用しているので、視野角が広く見易い画面を表示できる。

図１５に、実施形態に係る電気光学装置１を適用した携帯電話機の構成を示す。携帯電話機３０００は、複数の操作ボタン３００１およびスクロールボタン３００２、ならびに表示装置としての電気光学装置１を備える。スクロールボタン３００２を操作することによって、電気光学装置１に表示される画面がスクロールされる。

図１６に、実施形態に係る電気光学装置１を適用した携帯情報端末（ＰＤＡ：Personal Digital Assistants）の構成を示す。情報携帯端末４０００は、複数の操作ボタン４００１および電源スイッチ４００２、ならびに表示装置としての電気光学装置１を備える。電源スイッチ４００２を操作すると、住所録やスケジュール帳といった各種の情報が電気光学装置１に表示される。

なお、電気光学装置が適用される電子機器としては、図１４から図１６に示したもののほか、デジタルスチルカメラ、テレビ、ビデオカメラ、カーナビゲーション装置、ページャ、電子手帳、電子ペーパー、電卓、ワードプロセッサ、ワークステーション、テレビ電話、ＰＯＳ端末、プリンタ、スキャナ、複写機、ビデオプレーヤ、タッチパネルを備えた機器等などが挙げられる。また、電気光学装置の用途は画像の表示に限定されない。例えば、光書込み型のプリンタや電子複写機といった画像形成装置においては、用紙などの記録材に形成されるべき画像に応じて感光体を露光する書込みヘッドが使用されるが、この種の書込みヘッドとしても上記電気光学装置は利用される。ここで、電子回路とは、各実施形態のように表示装置の画素を構成する画素回路のほか、画像形成装置における露光の単位となる回路をも含む概念である。

実施形態に係る電気光学装置の構成を示すブロック図。 画素回路の構成を示す回路図。 各信号の波形を示すタイミングチャート。 電気光学装置の要部の構成を概念的に示す平面図。 電気光学装置の要部の構成を概念的に示す断面図。 変形例に係る電気光学装置の要部の構成を概念的に示す平面図。 変形例に係る電気光学装置の要部の構成を概念的に示す断面図。 変形例に係る画素回路の構成を示す回路図。 変形例に係る電気光学装置の要部の構成を概念的に示す平面図。 変形例に係る電気光学装置の要部の構成を概念的に示す断面図。 （ａ）および（ｂ）は、変形例に係る電気光学装置の要部の構成を概念的に示す平面図および断面図である。 （ａ）および（ｂ）は、変形例に係る電気光学装置の要部の構成を概念的に示す平面図および断面図である。 （ａ）および（ｂ）は、変形例に係る電気光学装置の要部の構成を概念的に示す平面図および断面図である。 本実施形態の電子機器の具体的な形態を示す斜視図。 本実施形態の電子機器の具体的な形態を示す斜視図。 本実施形態の電子機器の具体的な形態を示す斜視図。 従来の画素回路の構成を示す回路図。 従来の画素回路の構成を示す平面図。

符号の説明

１…電気光学装置、１１，１２，１３，１４…制御線、３１…電源線、３２…接地線、３３…初期化用電源線、１００…走査線駆動回路、１０３…データ線、２００…データ線駆動回路、４００…画素回路、４２０…ＯＬＥＤ素子、５００…電源回路、Ａ…画素領域、Ｔdr…駆動トランジスタ、Ｔr4…発光制御トランジスタ、Ｔr1，Ｔr2，Ｔr3…トランジスタ、Ｓc1，Ｓc2，Ｓc3，Ｓc4 …制御信号。

Claims (10)

1. 第１走査線を含む複数の走査線と、
   第１データ線を含む複数のデータ線と、
   前記複数の走査線および前記複数のデータ線の交差部に応じて設けられ、第１単位回路を含む複数の単位回路と、
   電源電圧を供給する電源線とを含み、
   前記第１単位回路は、
   ゲートの電圧に応じて駆動電流を設定する駆動トランジスタと、
   前記駆動電流によって駆動される電気光学素子と、
   第１電極と第２電極とを備えた第１容量素子と、
   前記第１走査線を介して供給される制御信号に基づいて前記第１データ線と前記第２電極との間の電気的接続を制御する第１スイッチング素子と、
   第３電極と第４電極とを備えた第２容量素子と、
   を備え、
   前記駆動トランジスタは第１端子と第２端子とを有し、前記第１端子は前記電源線に接続されており、
   前記第１電極は前記ゲートに接続されており、
   前記第３電極は、前記ゲート又は前記第２電極に接続されており、
   前記第１単位回路において、前記第２容量素子の少なくとも一部は、前記第１データ線と前記第１容量素子の間に配置されている、
   ことを特徴とする電気光学装置。
2. 所定の電位を供給する電位線をさらに備え、
   前記複数のデータ線は、第２データ線を含み、
   前記電位線は、前記第１データ線及び第２データ線が延在する方向に設けられ、
   前記第１データ線と前記第２データ線の間において、前記第１容量素子は、前記第２容量素子と前記電位線との間に配置される、
   ことを特徴とする請求項１に記載の電気光学装置。
3. 前記複数のデータ線は、第２データ線を含み、
   前記第１データ線と前記第２データ線の間において、前記第１容量素子は、前記電気光学素子が配置される領域と前記第２容量素子との間に配置される、
   ことを特徴とする請求項１に記載の電気光学装置。
4. 前記電気光学素子が配置される領域の下方には、前記第１容量素子もしくは前記第２容量素子の少なくとも一部が配置される、
   ことを特徴とする請求項１または請求項２に記載の電気光学装置。
5. 前記第３電極は、前記第２電極に接続されており、
   前記第１単位回路は、
   前記駆動トランジスタの第１半導体膜、前記第１電極、及び前記第４電極を含んだ半導体パターン層と、
   前記半導体パターン層を覆う絶縁層と、
   前記絶縁層上に設けられた前記第２電極及び前記第３電極を含んだ配線パターン層と、を備え、
   前記第２電極と前記第３電極とは、共通に設けられた膜で構成され、
   前記第１データ線と前記第１電極との間には、前記第４電極が設けられ、
   前記第４電極は前記電源線に電気的に接続されている、
   ことを特徴とする請求項１乃至４のいずれか１項に記載の電気光学装置。
6. 前記第３電極は、前記ゲートに接続されており、
   前記第１単位回路は、
   前記駆動トランジスタの第１半導体膜、前記第１電極、及び前記第３電極を含んだ半導体パターン層と、
   前記半導体パターン層を覆う絶縁層と、
   前記絶縁層上に設けられた前記第２電極及び前記第４電極を含んだ配線パターン層と、を備え、
   前記第１電極と前記第３電極とは、共通に設けられた第２半導体膜で構成される、
   ことを特徴とする請求項１乃至４のいずれか１項に記載の電気光学装置。
7. 前記第３電極は、前記ゲートに接続されており、
   前記第１単位回路は、
   前記駆動トランジスタの第１半導体膜、前記第２電極、及び前記第４電極を含んだ半導体パターン層と、
   前記半導体パターン層を覆う絶縁層と、
   前記絶縁層上に設けられた前記第１電極及び前記第３電極を含んだ配線パターン層と、を備え、
   前記第１電極と前記第３電極とは、共通に設けられた膜で構成される、
   ことを特徴とする請求項１乃至４のいずれか１項に記載の電気光学装置。
8. 前記第３電極は、前記第２電極に接続されており、
   前記第１単位回路は、
   前記駆動トランジスタの第１半導体膜、前記第２電極、及び前記第３電極を含んだ半導体パターン層と、
   前記半導体パターン層を覆う絶縁層と、
   前記絶縁層上に設けられた前記第１電極及び前記第４電極を含んだ配線パターン層と、を備え、
   前記第２電極と前記第３電極とは、共通に設けられた膜で構成される、
   ことを特徴とする請求項１乃至４のいずれか１項に記載の電気光学装置。
9. 第１走査線を含む複数の走査線と、
   第１データ線を含む複数のデータ線と、
   前記複数の走査線および前記複数のデータ線の交差部に応じて設けられ、第１単位回路を含む複数の単位回路と、
   電源電圧を供給する電源線と、
   所定の電位を供給する電位線とを含み、
   前記第１単位回路は、
   ゲートの電圧に応じて駆動電流を設定する駆動トランジスタと、
   前記駆動電流によって駆動される電気光学素子と、
   第１電極と第２電極とを備えた第１容量素子と、
   第３電極と第４電極とを備えた第２容量素子と、
   前記第１走査線を介して供給される制御信号に基づいて前記第１データ線と前記第２電極との間の電気的接続を制御する第１スイッチング素子と、
   第２スイッチング素子と、
   前記第１電極と前記電位線との電気的接続を制御する第３スイッチング素子と、
   を備え、
   前記駆動トランジスタは第１端子と第２端子とを有し、前記第１端子は前記電源線に接続されており、
   前記第１電極は前記ゲートに接続されており、
   前記第３電極は、前記ゲート又は前記第２電極に接続されており、
   前記第２スイッチング素子は、前記第２端子と前記ゲートとの間の電気的接続を制御し、
   前記第１単位回路において、前記第２容量素子の少なくとも一部は、前記第１データ線と前記第１容量素子との間に配置されてなる、
   ことを特徴とする電気光学装置。
10. 請求項１乃至９のうちいずれか１項に記載の電気光学装置を備えたことを特徴とする電子機器。

Images