JP4549889B2 - キャパシタ及びこれを利用する発光表示装置 - Google Patents

キャパシタ及びこれを利用する発光表示装置 Download PDF

Info

Publication number
JP4549889B2
JP4549889B2 JP2005054545A JP2005054545A JP4549889B2 JP 4549889 B2 JP4549889 B2 JP 4549889B2 JP 2005054545 A JP2005054545 A JP 2005054545A JP 2005054545 A JP2005054545 A JP 2005054545A JP 4549889 B2 JP4549889 B2 JP 4549889B2
Authority
JP
Japan
Prior art keywords
capacitor
transistor
layer
electrode
polycrystalline silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2005054545A
Other languages
English (en)
Other versions
JP2005340772A (ja
Inventor
源奎 郭
▲ケン▼男 金
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Mobile Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020040036854A external-priority patent/KR100589375B1/ko
Priority claimed from KR1020040037277A external-priority patent/KR100627284B1/ko
Application filed by Samsung Mobile Display Co Ltd filed Critical Samsung Mobile Display Co Ltd
Publication of JP2005340772A publication Critical patent/JP2005340772A/ja
Application granted granted Critical
Publication of JP4549889B2 publication Critical patent/JP4549889B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5223—Capacitor integral with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0852—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor being a dynamic memory with more than one capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED

Description

本発明は、キャパシタ及びこれを利用した発光表示パネルに関し、特に基板上に形成されるキャパシタ及びこのキャパシタを含む発光表示パネルに関する。
周知のように平板表示装置は、二つの基板の間に側壁を立てて密閉された容器を製造し、この容器の内部に適切な素材を配置して所望の画面を表示する装置であって、最近、マルチメディアの発達と共にその重要性が増大している。
これに相応して印加される電圧によって液晶が撹乱されながら光が散乱される原理を利用する液晶表示装置（ＬＣＤ）、電子線による蛍光体発光を利用する電界放出表示装置（ＦＥＤ）、有機物質の電界発光を利用する有機電界発光表示装置（以下、有機ＥＬ表示装置という）などの多様な平面形ディスプレイ装置が開発されて実用化されている。
このような表示装置を駆動する方式には、受動マトリックス方式と薄膜トランジスタ（ＴＦＴという）を利用した能動マトリックス方式などがある。
受動マトリックス方式は、正極と負極を直交するように形成し、ラインを選択・駆動するのに対して、能動マトリックス方式は、薄膜トランジスタを各ＩＴＯ画素電極に連結して薄膜トランジスタのゲート電極に連結されたキャパシタの容量によって維持される電圧によって駆動する方式である。
図１は、従来の能動マトリックス方式の有機ＥＬ表示装置の画素の等価回路図である。図１のように、有機ＥＬ表示装置の画素回路は、有機ＥＬ素子ＯＬＥＤ、２つのトランジスタＳＭ、ＤＭ及びキャパシタＣを含む。
駆動トランジスタＤＭは、電源電圧ＶＤＤにソースが連結され、ゲートとソースとの間にキャパシタＣが連結されている。キャパシタＣは、トランジスタＤＭのゲート・ソース間電圧ＶＧＳ（＝ＶＧ-ＶＳ）を一定期間維持する。スイッチングトランジスタＳＭは、現在走査線Ｓｎからの低レベル選択信号に応答してデータ線Ｄｍからのデータ電圧を駆動トランジスタＤＭに伝達する。
有機ＥＬ素子ＯＬＥＤは、カソードが基準電圧線Ｖｓｓに連結され、駆動トランジスタＤＭを通して印加される電流に対応して発光する。
このように、各画素回路に薄膜トランジスタ及びキャパシタを含む能動マトリックス方式は、キャパシタ容量によって維持される電圧で駆動するので、各表示画素は１フレーム間、続けてデータ信号に対応する映像を表示することができ、受動マトリックス方式に比べて表示特性が優れているので、現在受動マトリックス方式よりも広く用いられている。
図２は、従来の表示パネルに形成されているキャパシタの構成を概略的に示す断面図である。
絶縁基板ＳＴ上に障壁性バッファー層ＢＬが形成され、さらにその上にキャパシタの第１電極を形成する導電層ＣＬ１が形成される。導電層ＣＬ１上には、絶縁層ＤＬが形成され、絶縁層ＤＬ上にはキャパシタの第２電極である導電層ＣＬ２が形成される。こうして、導電層ＣＬ１と導電層ＣＬ２とからなるキャパシタが形成される。画素回路が形成される領域内には、このようなキャパシタが、表示パネルの特性によって要求される容量に応じた広さで形成される。
しかし、能動マトリックス方式表示パネルの画素領域には、所定の広さを有するキャパシタだけでなく薄膜トランジスタを形成しなければならない。これは、表示用の光学素子を形成する領域の広さが減少することを意味する。
つまり、表示パネルの開口率が減少する可能性があり、これは表示パネルの表示特性の低下を招く。特に、有機ＥＬ表示装置は、駆動トランジスタのしきい電圧を補うため、２つ以上のキャパシタ及び複数の薄膜トランジスタを含む画素回路を使用する傾向があり、開口率が更に減少する可能性がある。
従って、画素領域において、わずかな面積でも必要な容量を形成できるキャパシタの構造が切実に要求されるのが実情である。
本発明の目的とする第１の技術的課題は、基板上の占有面積が少なくても十分な電気容量を有する多層構造のキャパシタを提供することである。
本発明の第２の技術的課題は、別途の連結導体を使わずに、２つのキャパシタが直列に連結される構造を有するキャパシタ装置を提供することである。
本発明の第３の技術的課題は、多層構造のキャパシタを含む発光表示装置を提供することである。
本発明の第４の技術的課題は、別途の連結導体を使わずに、直列に連結される構造を有する２つのキャパシタを含む発光表示装置を提供することである。
前記技術的課題を達成するため、本発明の第一の特徴によるキャパシタは、少なくとも一つのトランジスタ及びキャパシタを備える画素回路を複数個含む発光表示パネルに形成されるキャパシタであって、不純物がドーピングされて導電性を有する多結晶シリコン層；前記多結晶シリコン層上に形成される第１絶縁層；前記第１絶縁層上に形成される第１導電層；前記第１導電層上に形成される第２絶縁層；及び前記第２絶縁層上に形成されて、前記多結晶シリコン層と接続孔を通して電気的に連結される第２導電層を有する。
前記第２及び第３導電層は金属層であり、前記多結晶シリコン層は、前記少なくとも一つのトランジスタのソース領域とドレーン領域を形成する多結晶シリコン層と同一ドーピング濃度を有することができる。本発明の第２の特徴によるキャパシタ装置は、互いに直列に連結される第１及び第２キャパシタを含むキャパシタ装置であって、互いに分離形成される第１領域及び第２領域を含んで、不純物がドーピングされて導電性を有する多結晶シリコン層；前記多結晶シリコン層上に形成される第１絶縁層；前記多結晶シリコン層の第１及び第２領域上の前記第１絶縁層上に一体に形成される第１導電層を含み、前記第１領域と前記第１導電層とが前記第１キャパシタを形成し、前記第２領域と前記第１導電層とが前記第２キャパシタを形成する。
前記第１導電層は金属層である。
前記キャパシタ装置には、前記第１導電層上に形成される第２絶縁層；前記多結晶シリコン層の第１領域上の前記第２絶縁層上に形成されて、前記多結晶シリコン層の第１領域と接続孔を通して電気的に連結される第２導電層がさらに形成される。
前記第１導電層及び前記第２導電層は金属層である。
本発明の第３の特徴による発光表示装置は、第１方向に伸びて、選択信号を伝達する複数の走査線、前記走査線に絶縁され、交差して第２方向にのびて、データ信号を伝達する複数のデータ線、前記走査線と前記データ線とに各々連結される複数の画素回路を含む発光表示装置であって、前記画素回路は、前記データ線に連結される第１トランジスタ；前記第１トランジスタを通して前記データ線から伝えられるデータ信号に対応する電圧を充電するキャパシタ；前記キャパシタの第１電極が制御電極に連結されて前記キャパシタに充電された電圧に対応する電流を出力する第２トランジスタ；及び前記第２トランジスタから出力される電流に対応して発光する発光素子；を含み、前記キャパシタは、不純物がドーピングされて導電性を有する多結晶シリコン層である第１導電層；前記第１導電層上に形成される第１絶縁層；前記第１絶縁層上に形成される第２導電層；前記第２導電層上に形成される第２絶縁層；及び前記第２絶縁層上に形成されて、前記第１導電層と接続孔を通して電気的に連結される第３導電層；を含む。
前記第１導電層は、前記第１及び第２トランジスタのソース及びドレーン領域を形成する多結晶シリコン層と同一層に形成されて、同一導電型を有することができる。
前記第２導電層は、金属層であり、前記走査線と同一層に形成されて、前記第３導電層は、金属層であり、前記データ線は、同一層に形成されることができる。
本発明の第４の特徴による発光表示装置は、第１方向にのびて、選択信号を伝達する複数の走査線、前記走査線に絶縁されて交差しながら第２方向にのびていてデータ信号を伝達する複数のデータ線、前記走査線と前記データ線とに各々連結される複数の画素回路を含む発光表示装置であって、前記画素回路は、前記データ線に電気的に連結される第１電極と、前記選択信号に応答して導通し前記データ信号を出力する第２電極と、を有する第１トランジスタ；前記第１トランジスタの第２電極に電気的に連結される第１電極を有し、前記データ信号に対応する電圧を充電する第１キャパシタ；前記第１キャパシタに貯蔵された電圧に対応する電流を出力する第２トランジスタ；前記第１キャパシタの第１電極に連結される第２キャパシタ；及び前記第２トランジスタから出力される電流に対応して発光する発光素子；を含み、前記画素回路が形成される画素領域において、前記第１キャパシタの第２電極を形成する第１導電領域及び前記第２キャパシタの第２電極を形成する第２導電領域を含む第１導電層；前記第１導電層上に形成される第１絶縁層；及び前記第１導電層上の第１及び第２導電領域上の前記第１絶縁層上に一体に形成されて、前記第１キャパシタの第１電極及び前記第２キャパシタの第１電極になる第２導電層；が形成される。
前記第１導電層は、不純物がドーピングされて導電性を有する多結晶シリコン層である。
前記第１導電層は、前記第１乃至第３トランジスタのうちの少なくとも一つと同一な導電型を有することができる。
前記第２導電層上には第２絶縁層が形成され、前記第１導電層の第１導電領域上の前記第２絶縁層上に、前記電源線が形成できる。前記第１導電層の第１導電領域は、前記画素回路に電源を供給する電源線に接続孔を通して電気的に連結される。
前記ＶＤＤ電源線は、前記第１導電層の第１導電領域と大体同一形状に重なるように形成されることができる。
前記第２導電層は、前記第１トランジスタの第２電極に接続孔を通して電気的に連結される。
本発明の第５の特徴による発光表示パネルは、第１方向に伸びて、選択信号を伝達する複数の走査線、前記走査線に絶縁、交差して第２方向に伸びて、データ電流を伝達する複数のデータ線、及び前記走査線と前記データ線とに各々連結される複数の画素回路を含む発光表示パネルであって、前記画素回路は、前記選択信号に応答して導通して、前記データ電流を伝達する第１トランジスタ；前記第１トランジスタを通して伝えられる前記データ電流に対応する電流を出力する第２トランジスタ；前記第２トランジスタのソース電極及びゲート電極の間に連結される第１キャパシタ；第１制御信号線と前記第２トランジスタのゲートの間に連結され、前記第１キャパシタとカップリングされて前記第２トランジスタのゲートに印加される電圧を調節する第２キャパシタ；前記選択信号に応答して導通して、前記データ電流を前記第２トランジスタのソース電極に伝達する第３トランジスタ；及び前記第２トランジスタから出力される電流に対応して発光する発光素子を含み、前記第１及び第２キャパシタが形成される領域において、前記第１キャパシタの第１電極を形成する第１領域及び前記第２キャパシタの第１電極を形成する第２領域を含んで、不純物によりドーピングされて導電性を有する第１多結晶シリコン層；前記第１多結晶シリコン層上に形成される第１絶縁層；及び前記第１多結晶シリコン層の第１及び第２領域上の前記第１絶縁層上に一体に形成されて、前記第１キャパシタの第２電極及び前記第２キャパシタの第２電極になる第１導電層が形成される。
前記第１及び第２キャパシタが形成される領域において、前記第１導電層上には第２絶縁層が形成され、前記第１多結晶シリコン層の第１領域上の前記第２絶縁層上に第２導電層が形成され、前記第２導電層は接続孔を通して前記第１多結晶シリコン層の第１領域に接続できる。
前記第２導電層は、前記第１キャパシタの第１電極及び前記第２トランジスタのソース電極に電源電圧を伝達するＶＤＤ電源線である。
前記第１多結晶シリコン層は、前記発光素子が形成される領域のある一辺に沿って隣接して配置される。
前記第１多結晶シリコン層の第１領域は、前記第１多結晶シリコン層の第２領域よりも広くなる。
前記第１乃至第３トランジスタのソース、ドレーン領域は、各々不純物がドーピングされて導電性を有する第２、３、４多結晶シリコン層で形成されて、前記第１多結晶シリコン層は、前記第２多結晶シリコン層と同一タイプの不純物によりドーピングできる。
前記第１多結晶シリコン層におけるドーピング濃度は、前記第２、３及び４多結晶シリコン層の中で、一つ以上の多結晶シリコン層のドーピング濃度と大体同じ濃度を有することができる。
前記画素回路は、前記第２トランジスタから出力される電流を選択的に前記発光素子に伝達する第４トランジスタをさらに含むことができる。
本発明による３層構造を有するキャパシタは、第１導電層、第２導電層、及び第１導電層と接続される第３導電層からなり、第１導電層及び第３導電層が同一電位を有する第１電極であり、第２導電層が第２電極のキャパシタである。従って、２層構造のキャパシタと比べて、第１電極の広さが大体２倍になるので、狭い広さにおいても大容量を有することができる。
また、このような３層構造のキャパシタを利用した表示パネルは、キャパシタが占める領域を減らすことができて開口率が向上する。
これに加えて、二つ以上のキャパシタが直列に連結される構成を含む画素回路の場合、第１導電層、第２導電層、第３導電層の中で、第２電極として中央に位置する電極を延長して２つのキャパシタが直列に連結されるノードを形成することで、２つのキャパシタを直列に連結するための別途の連結電極を必要としないので、２つのキャパシタが占める領域を減らすことができて表示パネルの開口率を一層向上させることができる。
以下では、添付図を参照にして、本発明の実施例について本発明の属する技術分野において通常の知識を有する者が容易に実施できるように詳細に説明する。しかし、本発明は多様な形態で実現でき、ここで説明する実施例に限定されない。図面から本発明をより明確に説明するため、説明と関係ない部分は省略した。明細書全体を通して類似した部分については同一符号を付けた。
ある部分が他の部分と連結されているとする時、直接的に連結されている場合のみだけでなく、その中間に他の素子を隔てて連結されている場合も含む。
また、層、膜、領域、板などの部分が他の部分上にあるとする時、他の部分の“真上に”ある場合のみだけでなく、その中間に他の部分を介する場合も含む。
まず、図３を参照して本発明の第１実施例によるキャパシタについて詳細に説明する。図３は、本発明の第１実施例による多層キャパシタの構造を示す断面図である。
図３に示すように、ガラスなどの絶縁基板１０００上に酸化シリコンなどの障壁性バッファー層１１００が形成され、その上にキャパシタの第１電極を形成する導電層として不純物がドーピングされた多結晶シリコン層１２００が形成される。多結晶シリコン層１２００上には第１絶縁層１３００が形成される。
第１絶縁層１３００上には、キャパシタの第２電極になる導電層として、第１金属層１４００が形成される。従って、第１電極は多結晶シリコン層１２００からなり、第２電極は第１金属層１４００からなるキャパシタが形成される。これに加えて、第１金属層１４００上には、第２絶縁層１５００が形成され、第２絶縁層１５００上には第２金属層１６００が形成される。
第２金属層１６００は、接続孔１５１０を通して、多結晶シリコン層１２００に接続される。従って、第２金属層１６００は、多結晶シリコン層１２００と同一電位を形成してキャパシタの第１電極になる。
つまり、多結晶シリコン層１２００と第２金属層１６００とが各々第１電極、第１金属層１４００が第２電極となり、キャパシタを作る。
このようなキャパシタの第１電極が第２電極の下部層と上部層とに重なるように備えられることによって、キャパシタ電極の有効面積が増加してキャパシタ容量が増加する。このような３層構造のキャパシタは、占有基板面積を電極１枚の片側面積よりも狭く形成しても図２に示す従来型２層構造のキャパシタと同一容量を有することができる。従って、表示パネルの画素領域において、キャパシタが占める領域を減らすことができて、表示パネルの開口率を向上させることができる。
次に、図４乃至図８を参照して、本発明の第２実施例による有機ＥＬ表示装置について詳細に説明する。
図４乃至図８で、走査線に関する用語を定義すると、現在選択信号を伝達する走査線を“現在走査線”、現在選択信号が伝えられる前に選択信号を伝達した走査線を“直前走査線”、現在選択信号が伝えられた後に、選択信号を伝達する走査線を“次の走査線”という。
また、現在画素Ｐｎの構成要素の図面符号を与え、直前画素Ｐｎ-１の構成要素の図面符号は、現在画素Ｐｎの構成要素の図面符号と同一番号及び符号に（′）を追加して表示した。
そして、図面符号に対応する引出し線について、先端に矢印がない引出し線は、引出し線が着く部分だけを表示しており、先端に矢印がある引出し線は、矢印付近に配置される複数の部分からなる一つの素子、例えばトランジスタを表示する。
図４は、本発明の第２実施例による有機ＥＬ表示装置の構成を概略的に示す図である。図４のように、有機ＥＬ表示装置は、表示パネル１００、走査駆動部２００及びデータ駆動部３００を含む。
表示パネル１００は、列方向（縦）に伸びる複数のデータ線Ｄ１-Ｄｍ、行方向（横）に伸びる複数の走査線（ゲート線とも言うが、以下では、走査線と呼ぶ）Ｓ１-Ｓｎ、及び複数の画素回路１１０を含む。
データ線Ｄ１-Ｄｍは、夫々画像信号を示すデータ信号を対応する各列の画素回路１１０に伝達し、走査線Ｓ１-Ｓｎは、選択信号を対応する各行の画素回路１１０に伝達する。
画素回路１１０は、隣接する二つのデータ線Ｄ１-Ｄｍと隣接する二つの走査線Ｓ１-Ｓｎによって定義される画素領域に形成される。
走査駆動部２００は、走査線Ｓ１-Ｓｎに各々選択信号を順次に印加して、データ駆動部３００は、データ線Ｄ１-Ｄｍに画像信号と対応するデータ電圧を印加する。
図５は、本発明の第２実施例による有機ＥＬ表示装置の画素回路１１０の一例を示す等価回路図である。
図５には、説明の便宜上、ｍ番目のデータ線Ｄｍと現在走査線Ｓｎ及び直前走査線Ｓｎ-１に連結される画素回路のみを示した。
図５に示すように、画素回路は、複数のトランジスタＭ１-Ｍ５、二つのキャパシタＣｓｔ、Ｃｖｔｈ、及び有機ＥＬ素子ＯＬＥＤを含む。
トランジスタＭ１は、有機ＥＬ素子ＯＬＥＤを駆動するための駆動トランジスタであって、電源Ｖｄｄと有機ＥＬ素子ＯＬＥＤとの間に接続されて、ゲートに印加される電圧によってトランジスタＭ２を通して有機ＥＬ素子ＯＬＥＤに流れる電流を制御する。
トランジスタＭ１のゲートとキャパシタＣｖｔｈの第１電極とがノードＡで接続され、キャパシタＣｖｔｈの第２電極を接続しているノードＢと電源Ｖｄｄとの間にはキャパシタＣｓｔとトランジスタＭ４とが並列接続される。
トランジスタＭ５は、現在走査線Ｓｎからの低レベル選択信号に応答して導通し、データ線Ｄｍから印加されたデータ電圧をキャパシタＣｖｔｈのノードＢに伝達する。
トランジスタＭ４は、直前走査線Ｓｎ-１からの低レベル選択信号に応答してキャパシタＣｖｔｈのノードＢを電源Ｖｄｄに直接連結する。
トランジスタＭ３は、直前走査線Ｓｎ-１からの低レベル選択信号に応答してトランジスタＭ１をダイオード連結させる。
トランジスタＭ２は、トランジスタＭ１のドレーンを有機ＥＬ素子ＯＬＥＤのアノードに接続し、発光制御線Ｅｎからの低レベル選択信号に応答して、トランジスタＭ１と有機ＥＬ素子ＯＬＥＤとの間を遮断する。有機ＥＬ素子ＯＬＥＤは、トランジスタＭ２を通して入力される電流に対応して光を放出する。
次に、画素回路の動作について、詳細に説明する。
まず、直前走査線Ｓｎ-１に低レベルの走査電圧が印加されると、トランジスタＭ３が導通して、トランジスタＭ１はダイオード連結状態となる。従って、トランジスタＭ１のゲートとソースとの間の電圧が、トランジスタＭ１のしきい電圧Ｖｔｈになるまで変化する。
この時、トランジスタＭ１のソースが、電源Ｖｄｄに連結されているので、トランジスタＭ１のゲート、つまりキャパシタＣｖｔｈのノードＡに印加される電圧は、電源電圧ＶＤＤとしきい電圧Ｖｔｈとの合計（ベクトル和）になる。
また、トランジスタＭ４も導通するので、キャパシタＣｖｔｈのノードＢには、電圧ＶＤＤが印加されて、キャパシタＣｖｔｈに充電される電圧ＶＣｖｔｈは、数式１によって求められる。
Figure 0004549889
ここで、ＶＣｖｔｈはキャパシタＣｖｔｈに充電される電圧で、ＶＣｖｔｈＡはキャパシタＣｖｔｈのノードＡに印加される電圧、ＶＣｖｔｈＢは、キャパシタＣｖｔｈのノードＢに印加される電圧である。
また、Ｎタイプのチャンネルを有するトランジスタＭ２は、発光制御線Ｅｎの低レベルの信号に応答して遮断されて、トランジスタＭ１に流れる電流が有機ＥＬ素子ＯＬＥＤに流れることを防止し、このとき、現在走査線Ｓｎには高レベルの信号が印加されるのでトランジスタＭ５も遮断される。
次に、現在走査線Ｓｎに低レベルの走査電圧が印加されると、トランジスタＭ５が導通してデータ電圧ＶｄａｔａがノードＢに印加される。また、キャパシタＣｖｔｈにはトランジスタＭ１のしきい電圧Ｖｔｈに該当する電圧が充電されているので、トランジスタＭ１のゲートにはデータ電圧ＶｄａｔａとトランジスタＭ１のしきい電圧Ｖｔｈとの合計に対応する電圧が印加される。つまり、トランジスタＭ１のゲート-ソース間電圧Ｖｇｓは、次の数式２によって求められる。この時、発光制御線Ｅｎには、低レベルの信号が印加されてトランジスタＭ２は遮断される。
Figure 0004549889
その次に、発光制御線Ｅｎの高レベルに応答してトランジスタＭ２が導通してトランジスタＭ１のゲート-ソース電圧ＶＧＳに対応する電流ＩＯＬＥＤが有機ＥＬ素子ＯＬＥＤに供給されて、有機ＥＬ素子ＯＬＥＤが発光する。
電流ＩＯＬＥＤは数式３によって求められる。
Figure 0004549889
ここで、ＩＯＬＥＤは、有機ＥＬ素子ＯＬＥＤに流れる電流、Ｖｇｓは、トランジスタＭ１のソースとゲートとの間の電圧、ＶｔｈはトランジスタＭ１のしきい電圧、Ｖｄａｔａはデータ電圧、βは定数値を示す。
このように、本発明の実施例による画素回路は、各画素に位置するトランジスタＭ１のしきい電圧Ｖｔｈが互いに異なっても、このしきい電圧Ｖｔｈの偏差がキャパシタＣｖｔｈによって補償されるので、有機ＥＬ素子ＯＬＥＤに供給される電流は一定になる。
図６は、図５に示された画素回路の配置構造の一例を示す平面図であり、図７は、図６のＩ〜Ｉ′部分の断面図であり、図８は、図６のＩＩ-ＩＩ′部分の断面図である。
図６及び図７のように、ガラスなどの絶縁基板１上に酸化シリコンなどからなる障壁性バッファー層１０が形成され、バッファー層１０上に多結晶シリコン層の各領域２１、２２、２３、２４、２５、２６、２７が形成される。
半導体層である多結晶シリコン層領域２１は、図面右側下部分に‘Ｕ’字形状に形成されて、現在画素のスイッチングトランジスタＭ５のソース、ドレーン、チャンネル領域を形成する。
多結晶シリコン層領域２２は、ＥＬ素子ＯＬＥＤの右側に列方向に長く形成され、接続孔５２ｂを通して電源電圧ＶＤＤを供給され、現在画素のキャパシタＣｓｔの第１電極を形成する。
多結晶シリコン層領域２３は、多結晶シリコン層領域２２の一端と隣接して形成され、接続孔５４ｃを通してトランジスタＭ１のゲート（第２金属層の領域４４）に接続され、キャパシタＣｖｔｈの第１電極（ノードＡ）を形成する。
多結晶シリコン層領域２４は、列方向に長く形成されてトランジスタＭ２のソース、ドレーン、チャンネル領域を形成する。
多結晶シリコン層領域２５は、多結晶シリコン層領域２４と連結されて大体‘ｎ’字形状に形成され、トランジスタＭ３のソース、ドレーン、チャンネル領域を形成する。
多結晶シリコン層領域２６は、ＥＬ素子ＯＬＥＤ′と隣接する位置に横方向で長く形成されて、トランジスタＭ１のソース、ドレーン、チャンネル領域を形成する。
多結晶シリコン層領域２７は、多結晶シリコン層領域２５と隣接した位置に列方向に長く形成されて、トランジスタＭ４のソース、ドレーン、チャンネル領域を形成する。
多結晶シリコン層領域２１′は、多結晶シリコン層領域２７と隣接する位置に‘Ｕ’字形状に形成されて、直前画素のスイッチングトランジスタＭ５′のソース、ドレーン、チャンネル領域を形成する。
ここで、キャパシタＣｓｔ、Ｃｖｔｈの第１電極を形成する多結晶シリコン層領域２２、２３はトランジスタのソース、ドレーン、チャンネル領域を形成する複数の多結晶シリコン層の領域２１、２４、２５、２６の中のいずれか一つの領域と同じドーピング濃度を有することができる。
このように形成される多結晶シリコン層の各領域２１、２２、２３、２４、２５、２６、２７上にゲート絶縁膜３０が形成される。
ゲート絶縁膜３０上には第１金属層の各領域であるゲート電極線４１、４３、４１′と個別のゲート電極４４と個別のキャパシタ電極４２とが形成される。
具体的には、現在走査線Ｓｎに対応するゲート電極４１、キャパシタＣｓｔ及びＣｖｔｈの共通第２電極４２、発光制御線Ｅｎに対応するゲート電極４３及び駆動トランジスタＭ１のゲート電極４４などがゲート絶縁膜３０上に形成される。
ゲート電極４１は、横方向に長くのびて、多結晶シリコン層２１と交差するように形成されて、トランジスタＭ５のゲート電極になる。また、多結晶シリコン層領域２５′、２７′もゲート電極４１と交差して、次の画素Ｐｎ+１のトランジスタＭ３及びトランジスタＭ４のゲート電極を形成する。
共通第２電極４２は連結電極であって、多結晶シリコン層領域２２及び２３と重なって列方向に長く形成されて、現在画素ＰｎのキャパシタＣｓｔ及びキャパシタＣｖｔｈの連結電極（ノードＢ）を形成する。
ゲート電極４３は、ゲート電極４１と平行に横方向に伸びて、トランジスタＭ２のゲート電極を形成する。
ゲート電極４４は、大体長方形で、多結晶シリコン層領域２６の中央部に形成されて、現在画素ＰｎのトランジスタＭ１用ゲート電極を形成する。
次に、ゲート電極４１′は、直前走査線Ｓｎ-１に対応する電極であって、走査線４１と平行に横方向にのびて、多結晶シリコン層領域２５及び多結晶シリコン層領域２７と交差するように形成されて、現在画素ＰｎのトランジスタＭ３及びトランジスタＭ４のゲート電極になる。
ゲート電極群４１、４１′、４２、４３、４４の上には、層間絶縁膜５０が形成される。層間絶縁膜５０上には第２金属層の各領域であるデータ線６１、ＶＤＤ電源線６２及び電極線６３、６４、６５、６６、６７が形成される。
データ線６１は、列方向に長くのびて、層間絶縁膜５０及びゲート絶縁膜３０を貫通する接続孔５１ａを通して多結晶シリコン層領域２１に連結されて、トランジスタＭ５のソース電極を形成する。
連結線６３は、データ線６１と大体平行に隣接して、列方向に長くのびて層間絶縁膜５０及びゲート絶縁膜３０を貫通する接続孔５１ｂ及び層間絶縁膜５０を貫通する接続孔５２ａを通して多結晶シリコン層領域２１及び連結電極４２を連結して、トランジスタＭ５のドレーンとノードＢとを連結する。
また、電源線６２は、層間絶縁膜５０及びゲート絶縁膜３０を貫通する接続孔５２ｂを通して多結晶シリコン層２２と接続されてキャパシタＣｓｔの第１電極に電源電圧を供給する。
連結線６４は、層間絶縁膜５０を貫通する接続孔５３ａ、及び層間絶縁膜５０とゲート絶縁膜３０とを貫通する接続孔５３ｂを通して、多結晶シリコン層４２及び多結晶シリコン層２７と接続されて、キャパシタＣｓｔおよびＣｖｔｈの連結電極（ノードＢ）とトランジスタＭ４のドレーンとを連結する。
連結線６５は、層間絶縁膜５０及びゲート絶縁膜３０を貫通する接続孔５４ａ及び接続孔５４ｂと層間絶縁膜５０を貫通する接続孔５４ｃとを通して、各々多結晶シリコン層領域２３、２５及びゲート電極４４と接続されてキャパシタＣｖｔｈの第１電極（ノードＡ）、トランジスタＭ３のドレーン及びトランジスタＭ１のゲート電極４４を連結する。
連結線６６は、層間絶縁膜５０及びゲート絶縁膜３０を貫通する接続孔５５ａ及び接続孔５５ｂを通して各々多結晶シリコン層領域２５、２６と接続されてトランジスタＭ３のソース及びトランジスタＭ１のドレーンを連結する。
連結線６７は、層間絶縁膜５０及びゲート絶縁膜３０を貫通する接続孔５６を通して多結晶シリコン層領域２４と接続されてトランジスタＭ２のドレーンを形成する。
このように形成されたデータ線６１、電源線６２及び連結線６３、６４、６５、６６、６７上には平坦化膜７０が形成される。
そして、画素電極７５が、平坦化膜７０を貫通する接続孔７１を通して連結線６７に接続されて、トランジスタＭ２のドレーンと連結される。画素電極７５が形成された後に、画素定義領域が形成されて画素電極７５上には発光層ＥＭＬ、電子輸送層ＥＴＬ及び正孔輸送層ＨＴＬを含む多層構造の有機層８５が形成される。前述のように、キャパシタＣｖｔｈとキャパシタＣｓｔとはＥＬ素子ＯＬＥＤと隣接した位置の連結電極４２を用いて直列連結される。
図８を参照して、キャパシタＣｖｔｈ及びキャパシタＣｓｔの構造をより詳細に説明する。
図８のように、接続孔５２ｂを通して多結晶シリコン層領域２２と電気的に同一電位を有する電源線６２は、共にキャパシタＣｖｔｈの第１電極になって、連結電極４２が、キャパシタＣｖｔｈ、Ｃｓｔの第２電極ノードＢになる。また、キャパシタＣｓｔと直列に連結されるキャパシタＣｖｔｈは、連結電極４２が第２電極になって、多結晶シリコン層領域２３が第１電極になる。従って、連結電極４２は、キャパシタＣｓｔの第２電極であると同時にキャパシタＣｖｔｈの第２電極になる。
このように、キャパシタＣｓｔを多重層形式で構成することによって、占有基板面積が狭くても連結電極が両キャパシタの信号電極の役割を果たして、データ線電圧を蓄積するため、十分な電気容量を確保することができる。また、キャパシタＣｓｔとキャパシタＣｖｔｈとは、連結電極４２を通して、直列連結されるので、両キャパシタを直列に連結するための別途の電極を形成する必要がない。従って、画素領域内で両キャパシタが占める基板面積を減少させることができて、開口率を増加させることができる。
次に、図９乃至図１３を参照して、本発明の第３実施例による有機ＥＬ表示装置について説明する。
図９は、本発明の第３実施例による有機ＥＬ表示装置の構成を概略的に示す。第３実施例による有機ＥＬ表示装置は、第２実施例による有機ＥＬ表示装置と異なり、データ信号としてデータ電流Ｉｄａｔａがデータ線に印加される電流記入方式を用いている。
図９を参照すると、本実施例の有機ＥＬ表示装置は、表示パネル５００、走査駆動部４００及びデータ駆動部３００を含む。表示パネル５００は、図面の行方向に長く延長された複数の走査線Ｓ１〜Ｓｎ、発光制御線Ｅ１〜Ｅｎ及びブースト制御線Ｂ１〜Ｂｎと、列方向に長く延長された複数のデータ線Ｄ１〜Ｄｍ、複数の電源線ＶＤＤ及び複数の画素５１０とを含む。
ここで、画素５１０は、隣接する任意の二つの走査線Ｓｋ-１、Ｓｋと隣接する任意の二つのデータ線Ｄｋ-１、Ｄｋによって定義される画素領域に形成され、各画素５１０は、走査線Ｓ１〜Ｓｎ、発光制御線Ｅ１〜Ｅｎ、ブースト制御線Ｂ１〜Ｂｎ及びデータ線Ｄ１〜Ｄｍから伝えられる信号によって駆動される。
そして、走査駆動部４００は、各時点で動作させようとする当該ラインの画素の中でデータ信号を処理できるよう、当該ラインを選択するための選択信号を順次に走査線Ｓ１〜Ｓｎに伝達するとともに、有機ＥＬ素子ＯＬＥＤの発光を制御するための発光制御信号を順次に発光制御線Ｅ１〜Ｅｎに伝達する。
また、走査駆動部４００は、ブースト制御線を通して当該ラインの画素にブースト信号を印加してブースト制御線に連結された二つのキャパシタＣ１、Ｃ２のカップリングによって駆動トランジスタのゲート電圧上昇幅を決定する。これにより、有機ＥＬ素子ＯＬＥＤに供給される電流を所望の値に設定することができる。
そして、データ駆動部３００は、第１実施例のデータ駆動部３００と同一であり、走査線Ｓ１〜Ｓｎを通して伝えられる選択信号が順次に印加される毎に、選択信号が印加されたラインの画素に対応するデータ信号をデータ線Ｄ１〜Ｄｍに印加する。
このように構成される走査駆動部４００とデータ駆動部３００とは、各々表示パネル５００が形成された基板に電気的に連結される。これとは異なり、走査駆動部４００及び/またはデータ駆動部３００を表示パネル５００のガラス基板上に直接装着することができて、表示パネル５００の基板に走査線、データ線及びトランジスタと同一層で形成されている駆動回路に代替する事も出来る。
または、走査駆動部４００及び/またはデータ駆動部３００を表示パネル５００の基板に接着して、電気的に連結されたＴＣＰ、ＦＰＣまたはＴＡＢにチップなどの形態で装着する事も出来る。
図１０は、図９の表示パネル５００の画素回路５１０に対応する等価回路図である。
図１０において、画素回路５１０は、駆動トランジスタＴ３、発光制御トランジスタＴ４、スイッチングトランジスタＴ１、Ｔ２と、有機ＥＬ素子ＯＬＥＤ、そして、２つのキャパシタＣ１、Ｃ２を含む。トランジスタは全部がＰＭＯＳ多結晶トランジスタである。前出の図５とは、駆動トランジスタの極性が反転している。これらの素子の動作について具体的に説明すると、スイッチングトランジスタＴ１は、データ線Ｄｍと駆動トランジスタＴ３のゲートとの間に連結され、走査線Ｓｎからの選択信号に応答してデータ線Ｄｍから入力されたデータ電流ＩＤＡＴＡをトランジスタＴ３に伝達する。
スイッチングトランジスタＴ２は、トランジスタＴ３のドレーンとデータ線Ｄｍとの間に連結され、走査線Ｓｎからの選択信号に応答してトランジスタＴ１と共に導通し、駆動トランジスタＴ３をダイオード連結させる。
そして、駆動トランジスタＴ３は、電源線Ｖｍにソースが連結され、トランジスタＴ２、Ｔ４にドレーンが連結されている。この駆動トランジスタＴ３のゲート-ソース間電圧は、データ電流ＩＤＡＴＡに対応して決定される。
キャパシタＣ２は、駆動トランジスタＴ３のゲートとソースとの間に連結されて、この駆動トランジスタＴ３のゲート-ソース電圧を一定期間維持する。キャパシタＣ１は、ブースト制御線Ｂｎと駆動トランジスタＴ３のゲートとの間に連結されて、トランジスタＴ３のゲート電圧を調節する。
このようにキャパシタを連結することによって、キャパシタＣ１、Ｃ２の接続ノードの電圧は、ブースト制御線Ｂｎから入力されたブースト信号の電圧上昇幅ΔＶＢに対応して上昇し、駆動トランジスタＴ３のゲート電圧ＶＧの増加量ΔＶＧは、数式４によって求められる。従って、トランジスタＴ１、Ｔ２、Ｔ３の寄生キャパシタンス成分に対応してブースト信号の電圧上昇幅ΔＶＢを調節することで、駆動トランジスタＴ３のゲート電圧ＶＧの上昇幅ΔＶＧを所望の値に設定することができる。つまり、有機ＥＬ素子ＯＬＥＤに供給する電流ＩＯＬＥＤを所望の値に設定することができる。
Figure 0004549889
次に、発光制御トランジスタＴ４は、発光制御線Ｅｎからの低レベル発光信号に応答して駆動トランジスタＴ３から出力される電流を有機ＥＬ素子ＯＬＥＤに供給する。有機ＥＬ素子ＯＬＥＤは、発光制御トランジスタＴ４と基準電圧ＶＳＳとの間に連結されて駆動トランジスタＴ３、Ｔ４に流れる電流の量に対応する光を発する。
このように行われる画素回路の動作に対して、以下、詳細に説明する。
まずデータ信号の書き込み段階では、走査線Ｓｎを通して印加される低レベル選択信号によってスイッチングトランジスタＴ１、Ｔ２が導通する。
これにより、駆動トランジスタＴ３がダイオード連結され、データ線Ｄｍで吸い込むデータ電流ＩＤＡＴＡが、スイッチングトランジスタＴ２を経て駆動トランジスタＴ３に流れようとする。これと同時に、発光走査線Ｅｎを通して印加される高レベル発光信号によって発光制御トランジスタＴ４は、遮断されるため、駆動トランジスタＴ３と有機ＥＬ素子ＯＬＥＤとは、電気的に遮断されている。
この時、駆動トランジスタＴ３のゲートとソースとの間の電圧の絶対値（以下、“ゲート-ソース電圧”という）ＶＧＳとこのトランジスタＴ３に流れる電流ＩＤＡＴＡとの間には、数式５の関係が成立するので、駆動トランジスタＴ３のゲート-ソース電圧ＶＧＳは、数式６によって求められる。
Figure 0004549889
ここで、βは定数値でありＶＴＨは、駆動トランジスタＴ３のしきい電圧の絶対値である。
Figure 0004549889
ここで、ＶＧは駆動トランジスタＴ３のゲート電圧であり、ＶＤＤは駆動トランジスタＴ３のソース電圧であって、電源線ＶＤＤから駆動トランジスタＴ３に供給される電圧である。
次に発光開始の段階では、走査線Ｓｎの高レベル選択信号と発光制御線Ｅｎの低レベル発光信号とによってスイッチングトランジスタＴ１及びＴ２が遮断され、発光制御トランジスタＴ４が導通する。
この時、トランジスタＴ１、Ｔ２、Ｔ３の寄生キャパシタンス成分を検討すると、キャパシタＣ２に比べてＴ３の寄生容量は無視できる程度に小さいが、Ｔ１及びＴ２のゲートからソース・ドレーン電極までの容量は走査線Ｓｎの電圧変化をＴ３ゲートに伝える重要な要素である。発光開始の段階では走査線Ｓｎの電圧が、選択信号の変化によって低レベルから高レベルまで‘ΔＶＳ’だけ上昇する。従って、キャパシタＣ１、Ｃ２の電気的、静電的または電磁気的なカップリングによって駆動トランジスタＴ３のゲート電圧ＶＧは上昇して、その上昇幅ΔＶＧは数式７により求められる。
Figure 0004549889
ここで、ＣＰ＝トランジスタＴ１、Ｔ２のゲートからソース・ドレーンまでの容量、Ｂｎ電圧は不変、と仮定する。
ここで、Ｃ１及びＣ２は、各キャパシタＣ１、Ｃ２のキャパシタンスである。
駆動トランジスタＴ３のゲート電圧ＶＧが、ΔＶＧだけ増加したが、このトランジスタＴ３に流れる電流ＩＯＬＥＤは、下記の数式８によって求められる。つまり、駆動トランジスタＴ３のゲート電圧ＶＧが増加しただけ、トランジスタＴ３のゲート-ソース電圧ＶＧＳの大きさが小さくなるので、トランジスタＴ３のドレーン電流ＩＯＬＥＤの大きさをデータ電流ＩＤＡＴＡに比べて小さくすることができる。そして、発光制御線Ｅｎの発光信号によって発光制御トランジスタＴ４が導通しているので、駆動トランジスタＴ３の電流ＩＯＬＥＤが有機ＥＬ素子ＯＬＥＤに供給されて発光が行われる。
Figure 0004549889
また、数式８を解くと、データ電流ＩＤＡＴＡは数式９によって求められるので、データ電流ＩＤＡＴＡを、有機ＥＬ素子ＯＬＥＤに流れる電流ＩＯＬＥＤよりも大きい値に設定することができる。このことは、データ線電圧が変化するときの、データ線充電時間を短縮できる、つまり、動作の高速化を意味する。
Figure 0004549889
以上の説明は、走査信号Ｓｎの変化がスイッチトランジスタの電極間静電容量によってカップリングし、駆動トランジスタＴ３のゲート電圧ＶＧを増加させる現象の検討であったが、同様なことは、ブースト信号Ｂｎによっても発生する。この場合の電圧変化は予定のことであって、既に図１０に関して説明した数式４で与えられる。
図１１は、図９に示した画素回路５１０の内部構造例を示し、等価回路は図１０による。
図１１で、画素回路の範囲は、第１方向（図面のＹ軸方向）に延長されるデータ線５１０、データ線５１０と交差する方向（図面のＸ軸方向）に配列された走査線５２０、データ線５１０から一定間隔で離隔した状態で走査線５２０に直交する方向（図面のＹ軸方向）に分岐・延長される電源線５３０、走査線５２０に平行に配置された発光制御線５４０、及び発光制御線５４０と一定の間隔を維持しながら平行に配置されたブースト制御線５５０によって限定される。
この時、画素回路を構成するスイッチングトランジスタＴ１、駆動トランジスタＴ３、スイッチングトランジスタＴ２及び発光制御トランジスタＴ４は、走査線５２０と発光制御線５４０との間に準備された空間に配置される。
これにより、ブースト制御線５５０が前記画素回路を構成する素子等と重ならないため、この画素回路素子の干渉によるブースト信号の信号歪曲を防止することができる。従って、安定的にブースト信号をキャパシタに入力することができるので、以前よりも正確にデータ電流ＩＤＡＴＡを有機ＥＬ素子ＯＬＥＤに伝達することができる。
前記画素回路の配置構造について詳しく述べる前に、電源条件として、電源線５３０に印加するＶＤＤが正極で、発光ダイオードＯＬＥＤのカソードに印加するＶＳＳが負極であると仮定する。このとき、スイッチングトランジスタＴ１は、走査線５２０とデータ線５１０との交差点付近に形成されたチャンネル上にゲート電極が形成され、ソース・ドレーン電極の一方が接続孔ｈ１を通してデータ線５１０と連結されている。ソース・ドレーン電極の他方は接続孔ｈ２、ｈ３を通して駆動トランジスタＴ３のゲート電極と連結されている。
そして、トランジスタＴ２は、データ線５１０と発光制御線５４０との交差点付近に形成されており、ソース・ドレーン電極の一方が接続孔ｈ１を通してデータ線５１０に連結されている。ゲート電極は、スイッチングトランジスタＴ１のゲート電極と共通で形成される。
また、ソース・ドレーン電極の他方は多結晶シリコン層を通して駆動トランジスタＴ３のドレーン電極と連結される。
一方、駆動トランジスタＴ３は、走査線５２０と電源線５３０との交差点付近に形成されており、ゲート電極が接続孔ｈ３を通してスイッチングトランジスタＴ１のソース・ドレーン電極の他方と連結されている。そして、Ｔ３のソース電極が接続孔ｈ４を通じて電源線５３０と連結されており、ドレーン電極が多結晶シリコン層を通して発光制御トランジスタＴ４のソース電極と連結されている。
次に、発光制御トランジスタＴ４は、発光制御線５４０の一部にゲート電極が形成され、ドレーン電極が画素電極に接続孔ｈ５を通して連結され、再び画素電極が接続孔ｈ６を通して有機ＥＬ素子ＯＬＥＤと連結される。
一方、有機ＥＬ素子ＯＬＥＤは、図面上部の発光制御線５４０、下方のブースト制御線５５０、左側のデータ線５１０、及び右側の電源線５３０によって囲まれた空間に配置されている。
この時、有機ＥＬ素子ＯＬＥＤは、電源線５３０と対向する辺６０１の長さが発光制御線５４０と対向する辺６０２（図示せず）の長さよりも長い長方形の形状に構成される。
また、キャパシタＣ１、Ｃ２は、有機ＥＬ素子ＯＬＥＤの長辺６０１に隣接して電源線５３０と重なるように配置されて、多層電極構造に形成されている。電極は、Ｃ１，Ｃ２ともに３枚あり、ゲート電極層７５０を中間導体にして、上方には電源線５３０を形成する金属などの導電層、下方には不純物を導入した導電性の多結晶シリコン層７３０が位置する。多結晶シリコン層７３０には間隙７３７を形成して２枚の極板に分離し、それぞれキャパシタＣ１、Ｃ２の極板になっている。
図１２は、図１１のＩ-Ｉ’部分の断面図であり、図１３は、図１２に示されたキャパシタＣ１、Ｃ２の構造を概略的に示す図である。
図１２で、ガラスなどの基板７１０上に酸化シリコンまたは窒化シリコンなどから作る障壁性バッファー層７２０が形成されており、このバッファー層上に多結晶シリコン層が形成される。
基板７１０に形成された多結晶シリコン層７３５ａは、キャパシタＣ１の第１電極を形成し、多結晶シリコン層７３５ｂは、キャパシタＣ２の第１電極を形成する。
ここで多結晶シリコン層７３５ａ、７３５ｂは、画素回路のＰ型トランジスタＴ１乃至Ｔ４を形成する多結晶シリコン層と同じように、所定の不純物、本実施例ではリンか砒素のような５価のＰ型元素、でドーピングされる。
このように形成された多結晶シリコン層７３５ａ、７３５ｂ上には、ゲート絶縁膜７４０が形成され、ゲート絶縁膜７４０上にはゲート電極層７５０が形成される。またゲート電極層７５０は、単一領域ではあるが、キャパシタＣ１及びキャパシタＣ２の中間導体を形成し、駆動トランジスタＴ３のゲートに、接続孔ｈ７、ｈ３を経て接続する。
ゲート電極層７５０上には、層間絶縁膜７６０が形成され、層間絶縁膜７６０上には電源線５３０が形成される。
電源線５３０は、接続孔ｈ８を通して多結晶シリコン層７３５ｂと接続されてキャパシタＣ２の静電容量を増加させ、第１電極である多結晶シリコン層７３５ｂと同じ電位になってキャパシタＣ２の第１電極としての役割を果たす。
これに対し、図１３のように、キャパシタＣ１は第１電極が多結晶シリコン層７３５ａで、第２電極がゲート電極層７５０であるキャパシタであるが、その上方を通過する電源線５３０は第３電極として、第２電極から見たときの対地容量を増加させるため、ブースト信号の負荷を重くする問題がある。
キャパシタＣ２は第１電極が多結晶シリコン層７３５ｂ及び電源線５３０であり、第２電極がゲート電極層７５０である多重層（３層）キャパシタである。つまり、キャパシタＣ２は、電源線５３０とゲート電極層７５０との間と、ゲート電極層７５０と多結晶シリコン層７３５ｂとの間にキャパシタを形成する。
この時、キャパシタＣ２は、有機ＥＬ素子ＯＬＥＤを発光させる駆動電圧を貯蔵するストレージ・キャパシタとして動作して、キャパシタＣ１は、キャパシタＣ２とのカップリングを通してキャパシタＣ２に貯蔵された駆動電圧を上げるブーストキャパシターとして動作する。
電源線５３０上には、層間絶縁膜７８０が形成され、その上にはパッシベーション・バッファー層７９０が形成される。このバッファー層７９０は、必要によって省略できる。
このように本発明の第３実施例による有機ＥＬ装置ＯＬＥＤによると、３層からなるキャパシタを利用することで狭い画素面積でも比較的大容量のキャパシタを実現することができる。従って、画素が配置される領域でキャパシタが占める空間を減らし、有機ＥＬ素子が形成される空間をもっと確保することができて開口率の向上につながる。
以上、本発明の実施例として有機ＥＬ表示装置を説明したが、本発明は有機ＥＬ表示装置に限られるだけではなく、２つのキャパシタが直列に連結される構造を有する全ての表示装置及び半導体装置に適用できる。
つまり、本発明の権利範囲は、実施例のような構造に限定されることはなく、請求範囲で定義している本発明の基本概念を利用した当業者の多様な形態も本発明の権利範囲に属するものとする。
一般的な有機ＥＬ表示パネルの画素の等価回路図である。 従来の表示パネルに形成されるキャパシタの構成を概略的に示す断面図である。 本発明の第１実施例による多層キャパシタの構造を示す断面図である。 本発明の第２実施例による有機ＥＬ表示装置の構成を概略的に示す図である。 図４の有機ＥＬ表示装置の画素回路の一例を示す等価回路図である。 図５の画素回路の配置構造の一例を示す平面図である。 図６のＩ〜Ｉ′部分の断面図である。 図６のＩＩ-ＩＩ′部分の断面図である。 本発明の第３実施例による有機ＥＬ表示装置の構成を概略的に示す図である。 図９の表示パネル５００の画素回路５１０に対応する等価回路図である。 図１０に示された画素回路の配置構造の一例を示す平面図である。 図１１のＩ-Ｉ部分の断面図である。 図１２に示された第１及び第２キャパシタ（Ｃ１、Ｃ２）の構造を概略的に示す図である。
符号の説明
Ｃ キャパシタ
Ｄｍ データ線
ＤＭ、ＳＭ スイッチングトランジスタ
ＯＬＥＤ 有機ＥＬ素子
Ｓｎ 現在走査線
ＶＤＤ 電源電圧
ＶＧＳ ゲート−ソース電圧
Ｖｓｓ 基準電圧
ＢＬ バッファー層
ＣＬ１、ＣＬ２ 導電層
ＤＬ 絶縁層
ＳＴ 基板
１０００ 基板
１１００ バッファー層
１２００ 多結晶シリコン層
１３００ 絶縁層
１４００ 金属層
１５００ 絶縁層
１５１０ 接続孔
１６００ 金属層
Ｐｎ 現在画素
Ｐｎ−１ 直前画素
Ｄ１−Ｄｍ データ線
Ｓ１−Ｓｎ 走査線
１００ 表示パネル
１１０ 画素回路
２００ 走査駆動部
３００ データ駆動部
Ａ ノード
Ｃｓｔ、Ｃｖｔｈ キャパシタ
ＩＯＬＥＤ 電流
Ｍ１−Ｍ５ トランジスタ
Ｖｄａｔａ データ電圧
ＶＤＤ 電源
Ｖｇｓ ゲート−ソース間電圧
ＥＭＬ 発光層
ＥＴＬ 電子輸送層
ＨＴＬ 正孔輸送層
Ｅｎ 発光制御線
１ 絶縁性基板
１０ 障壁性バッファー層
２１−２７ 多結晶シリコン層の各領域
２５′、２７′ 多結晶シリコン層領域
３０ 第１絶縁膜
４１−４４ 第１金属層の各領域
５０ 第２絶縁膜（層間絶縁膜）
５１ａ、５１ｂ、５２ａ、５２ｂ、５３ａ、５３ｂ、５４ａ、５４ｂ
５５ａ、５５ｂ、７１ 各接続孔
６１−６７ 第２金属層の各領域
６１ データ線
６２ 電源電極線
６３−６７ 各接続線
７０ 平坦化膜
７５ 画素電極
８５ ＯＬＥＤの多層構造有機層
Ｃｓｔ、Ｃｖｔｈ キャパシタ
２２ 多結晶シリコン層
４２ ゲート電極
５２ｂ 接続孔
６２ 電源線
Ｂ１−Ｂｎ ブースト制御線
Ｄ１−Ｄｍ データ線
Ｅ１−Ｅｎ 発光制御線
Ｓ１−Ｓｎ 走査線
ＶＤＤ 電源線
３００ データ駆動部
４００ 走査駆動部
５００ 表示パネル
５１０ 画素
Ｃ１、Ｃ２ キャパシタ
ｈ１−ｈ６ 接続孔
５１０ データ線
５２０ 走査線
５３０ 電源線
５４０ 発光制御線
５５０ ブースト制御線
６０１ 長辺
６０２ 短辺
７３７ 孔隙
７５０ 電極層
７１０ 基板
７３５ａ、７３５ｂ 多結晶シリコン層
７３５ｂ 多結晶シリコン層
７５０ 電極層
７８０ 層間絶縁膜
７９０ パッシベーション・バッファー層

Claims (19)

  1. 互いに直列に連結される第１及び第２キャパシタを含むキャパシタ装置において、
    互いに分離して形成される第１領域及び第２領域を含み、不純物がドーピングされて導電性を有する多結晶シリコン層と；
    前記多結晶シリコン層上に形成される第１絶縁層と；
    前記多結晶シリコン層の第１及び第２領域上の前記第１絶縁層上に一体に形成される第１導電層と；
    を含み、
    前記第１領域と前記第１導電層とが前記第１キャパシタを形成し、
    前記第２領域と前記第１導電層とが前記第２キャパシタを形成するキャパシタ装置において、
    前記第１導電層上に形成される第２絶縁層と；
    前記多結晶シリコン層の第１領域上の前記第２絶縁層上に形成されて、前記多結晶シリコン層の第１領域と接続孔を通して電気的に連結される第２導電層と；
    がさらに形成されることを特徴とするキャパシタ装置。
  2. 前記第１導電層及び前記第２導電層は、金属層であることを特徴とする請求項１に記載のキャパシタ装置。
  3. 第１方向に伸びて、選択信号を伝達する複数の走査線、前記走査線に絶縁・交差して第２方向に伸びてデータ信号を伝達する複数のデータ線、及び前記走査線と前記データ線とに各々連結される複数の画素回路を含む発光表示装置において、
    前記画素回路は、
    前記データ線に連結される第１トランジスタと；
    前記第１トランジスタを通して前記データ線から伝えられるデータ信号に対応する電圧を充電するキャパシタと；
    前記キャパシタの第１電極が制御電極に連結されて前記キャパシタに充電された電圧に対応する電流を出力する第２トランジスタと；
    前記第２トランジスタから出力される電流に対応する光を発する発光素子と；を含み、
    前記キャパシタは、
    不純物がドーピングされて導電性を有する多結晶シリコン層である第１導電層と；
    前記第１導電層上に形成される第１絶縁層と；
    前記第１絶縁層上に形成される第２導電層と；
    前記第２導電層上に形成される第２絶縁層と；
    前記第２絶縁層上に形成されて前記第１導電層と接続孔を通して電気的に連結される第３導電層と；
    を含むことを特徴とする発光表示装置。
  4. 前記第１導電層は、前記第１及び第２トランジスタのソース及びドレーン領域を形成する多結晶シリコン層と同一層に形成され、同一導電型を有することを特徴とする請求項３に記載の発光表示装置。
  5. 前記第２導電層は、金属層であり、前記走査線と同一層に形成され、
    前記第３導電層は、金属層であり、前記データ線が同一層に形成されることを特徴とする請求項３に記載の発光表示装置。
  6. 第１方向に伸びて、選択信号を伝達する複数の走査線、前記走査線に絶縁・交差して第２方向に伸びてデータ信号を伝達する複数のデータ線、及び前記走査線と前記データ線とに各々連結される複数の画素回路を含む発光表示装置において、
    前記画素回路は、
    前記データ線に電気的に連結される第１電極、及び前記選択信号に応答して導通して前記データ信号を出力する第２電極を有する第１トランジスタと；
    前記第１トランジスタの第２電極に電気的に連結される第１電極を有し、前記データ信号に対応する電圧を充電する第１キャパシタと；
    前記第１キャパシタに保存された電圧に対応する電流を出力する第２トランジスタと；
    前記第１キャパシタの第１電極に直列連結される第１電極を有する第２キャパシタと；
    前記第２トランジスタから出力された電流に対応する光を放出する発光素子と；を含み、
    前記画素回路が形成される画素領域に、
    前記第１キャパシタの第２電極を形成する第１導電領域及び前記第２キャパシタの第２電極を形成する第２導電領域を含む第１導電層と；
    前記第１導電層上に形成される第１絶縁層と；
    前記第１導電層の第１及び第２導電領域上の前記第１絶縁層上に一体に形成されて前記第１キャパシタの第１電極及び前記第２キャパシタの第１電極になる第２導電層と；が形成されることを特徴とする発光表示装置。
  7. 前記第１導電層は、不純物がドーピングされて導電性を有する多結晶シリコン層であることを特徴とする請求項６に記載の発光表示装置。
  8. 前記第２導電層上には第２絶縁層が形成され、
    前記第１導電層の第１導電領域上の前記第２絶縁層上に電源線が形成されることを特徴とする請求項７に記載の発光表示装置。
  9. 前記第１導電層の第１導電領域は、前記画素回路に電源を供給する電源線に接続孔を通して電気的に連結されることを特徴とする請求項８に記載の発光表示装置。
  10. 前記電源線は、前記第１導電層の第１導電領域と同一形状に重なるように形成することを特徴とする請求項９に記載の発光表示装置。
  11. 前記第２導電層は、前記第１トランジスタの第２電極に接続孔を通して電気的に連結されることを特徴とする請求項１０に記載の発光表示装置。
  12. 第１方向に伸びて、選択信号を伝達する複数の走査線、前記走査線に絶縁・交差して第２方向に伸びてデータ電流を伝達する複数のデータ線、及び前記走査線と前記データ線とに各々連結される複数の画素回路を含む発光表示パネルにおいて、
    前記画素回路は、
    前記選択信号に応答して導通して前記データ電流を伝達する第１トランジスタと；
    前記第１トランジスタを通して伝えられた前記データ電流に対応する電流を出力する第２トランジスタと；
    前記第２トランジスタのソース電極とゲート電極との間に連結される第１キャパシタと；
    第１制御信号線と前記第２トランジスタのゲートとの間に連結され、前記第１キャパシタとカップリングされて前記第２トランジスタのゲートに印加される電圧を調節する第２キャパシタと；
    前記選択信号に応答して導通して前記データ電流を前記第２トランジスタのソース電極に伝達する第３トランジスタと；
    前記第２トランジスタから出力される電流に対応する光を放出する発光素子と；を含み、
    前記第１及び第２キャパシタが形成される領域に、
    前記第１キャパシタの第１電極を形成する第１領域及び前記第２キャパシタの第１電極を形成する第２領域を含み、不純物としてドーピングされて導電性を有する第１多結晶シリコン層と；
    前記第１多結晶シリコン層上に形成される第１絶縁層と；
    前記第１多結晶シリコン層の第１及び第２領域上の前記第１絶縁層上に一体に形成されて、前記第１キャパシタの第２電極及び前記第２キャパシタの第２電極になる第１導電層と；が形成されることを特徴とする発光表示パネル。
  13. 前記第１及び第２キャパシタが形成される領域に、
    前記第１導電層上には第２絶縁層が形成され、
    前記第１多結晶シリコン層の第１領域上の前記第２絶縁層上に第２導電層が形成され、
    前記第２導電層は、接続孔を通して前記第１多結晶シリコン層の第１領域に接続されることを特徴とする請求項１２に記載の発光表示パネル。
  14. 前記第２導電層は、前記第１キャパシタの第１電極及び前記第２トランジスタのソース電極に電源電圧を伝達する電源線であることを特徴とする請求項１２に記載の発光表示パネル。
  15. 前記第１多結晶シリコン層は、前記発光素子が形成される領域の一辺に沿って隣接するように配置されることを特徴とする請求項１２に記載の発光表示パネル。
  16. 前記第１多結晶シリコン層の第１領域は、前記第１多結晶シリコン層の第２領域よりも広いことを特徴とする請求項１２に記載の発光表示パネル。
  17. 前記第１乃至第３トランジスタのソース及びドレーン領域は、各々不純物がドーピングされて導電性を有する第２、３、及び４多結晶シリコン層で形成され、
    前記第１多結晶シリコン層は、前記第２多結晶シリコン層と同一タイプの不純物がドーピングされたことを特徴とする請求項１２に記載の発光表示パネル。
  18. 前記第１多結晶シリコン層におけるドーピング濃度は、前記第２、３及び４多結晶シリコン層の中で、一つ以上の多結晶シリコン層のドーピング濃度と同じ濃度を有することを特徴とする請求項１７に記載の発光表示パネル。
  19. 前記画素回路は、前記第２トランジスタから出力される電流を選択的に前記発光素子に伝達する第４トランジスタをさらに含むことを特徴とする請求項１２に記載の発光表示パネル。
JP2005054545A 2004-05-24 2005-02-28 キャパシタ及びこれを利用する発光表示装置 Active JP4549889B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020040036854A KR100589375B1 (ko) 2004-05-24 2004-05-24 커패시터 및 이를 이용하는 발광 표시 장치
KR1020040037277A KR100627284B1 (ko) 2004-05-25 2004-05-25 유기전계 발광 표시 패널

Publications (2)

Publication Number Publication Date
JP2005340772A JP2005340772A (ja) 2005-12-08
JP4549889B2 true JP4549889B2 (ja) 2010-09-22

Family

ID=35374380

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005054545A Active JP4549889B2 (ja) 2004-05-24 2005-02-28 キャパシタ及びこれを利用する発光表示装置

Country Status (2)

Country Link
US (2) US7378739B2 (ja)
JP (1) JP4549889B2 (ja)

Families Citing this family (52)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030086166A (ko) * 2002-05-03 2003-11-07 엘지.필립스 엘시디 주식회사 유기전계 발광소자와 그 제조방법
JP2006030635A (ja) * 2004-07-16 2006-02-02 Sony Corp 表示装置
JP4580775B2 (ja) * 2005-02-14 2010-11-17 株式会社 日立ディスプレイズ 表示装置及びその駆動方法
GB0506899D0 (en) * 2005-04-05 2005-05-11 Plastic Logic Ltd Multiple conductive layer TFT
KR100721943B1 (ko) * 2005-08-12 2007-05-25 삼성에스디아이 주식회사 유기전계발광표시장치
KR100635511B1 (ko) * 2005-09-30 2006-10-17 삼성에스디아이 주식회사 유기 전계발광 표시장치
JP5013697B2 (ja) * 2005-10-19 2012-08-29 三洋電機株式会社 表示装置
TWI291310B (en) * 2005-12-01 2007-12-11 Au Optronics Corp Organic light emitting diode (OLED) display panel and method of forming polysilicon channel layer thereof
TWI321768B (en) * 2006-01-19 2010-03-11 Chi Mei El Corp Display and driving method for pixel thereof
CN101154348B (zh) * 2006-09-29 2012-09-05 精工爱普生株式会社 电光学装置和电子设备
JP2008107785A (ja) * 2006-09-29 2008-05-08 Seiko Epson Corp 電気光学装置および電子機器
TWI442368B (zh) 2006-10-26 2014-06-21 Semiconductor Energy Lab 電子裝置，顯示裝置，和半導體裝置，以及其驅動方法
JP5179849B2 (ja) * 2006-12-28 2013-04-10 株式会社半導体エネルギー研究所 半導体装置
KR100846984B1 (ko) * 2007-02-27 2008-07-17 삼성에스디아이 주식회사 유기전계발광 표시장치 및 그의 제조방법
KR100823199B1 (ko) * 2007-04-05 2008-04-18 삼성에스디아이 주식회사 유기 발광 표시 장치
KR100867926B1 (ko) 2007-06-21 2008-11-10 삼성에스디아이 주식회사 유기전계발광표시장치 및 그의 제조 방법
JP5251034B2 (ja) * 2007-08-15 2013-07-31 ソニー株式会社 表示装置および電子機器
TWI371223B (en) * 2008-02-20 2012-08-21 Chimei Innolux Corp Organic light emitting display device and fabrications thereof and electronic device
KR100936871B1 (ko) 2008-04-03 2010-01-14 삼성모바일디스플레이주식회사 유기전계발광 표시 장치 및 그의 제조 방법
JP5536349B2 (ja) * 2009-01-30 2014-07-02 エルジー ディスプレイ カンパニー リミテッド 画像表示装置
US9047815B2 (en) * 2009-02-27 2015-06-02 Semiconductor Energy Laboratory Co., Ltd. Method for driving semiconductor device
CN101887905B (zh) * 2009-05-11 2014-01-01 群创光电股份有限公司 图像显示***及其制造方法
KR101073174B1 (ko) * 2009-07-31 2011-10-12 삼성모바일디스플레이주식회사 화소 및 이를 구비한 유기전계발광 표시장치
US8766400B2 (en) * 2009-08-20 2014-07-01 Ching-Yu Ni Electronic device containing passive components and fabrication method thereof
WO2011064819A1 (ja) * 2009-11-27 2011-06-03 パナソニック株式会社 発光表示装置
US8642363B2 (en) * 2009-12-09 2014-02-04 Nano And Advanced Materials Institute Limited Monolithic full-color LED micro-display on an active matrix panel manufactured using flip-chip technology
KR101056233B1 (ko) * 2010-03-16 2011-08-11 삼성모바일디스플레이주식회사 화소 및 이를 구비한 유기전계발광 표시장치
KR101736319B1 (ko) 2010-12-14 2017-05-17 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
JP5508301B2 (ja) * 2011-01-18 2014-05-28 パナソニック株式会社 発光表示装置
KR101770969B1 (ko) * 2011-01-21 2017-08-25 삼성디스플레이 주식회사 터치 센싱 기판 및 이의 제조 방법
JP2012237919A (ja) * 2011-05-13 2012-12-06 Sony Corp 画素回路、表示装置、電子機器、及び、画素回路の駆動方法
KR101813192B1 (ko) * 2011-05-31 2017-12-29 삼성디스플레이 주식회사 화소 및 이를 포함하는 표시장치, 및 그 구동방법
JP6050054B2 (ja) 2011-09-09 2016-12-21 株式会社半導体エネルギー研究所 半導体装置
KR20130060934A (ko) * 2011-11-30 2013-06-10 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조방법
US10043794B2 (en) 2012-03-22 2018-08-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
JP5516655B2 (ja) * 2012-06-19 2014-06-11 ソニー株式会社 画像表示装置
TWI467301B (zh) * 2012-10-24 2015-01-01 Au Optronics Corp 顯示面板
KR101618701B1 (ko) * 2013-01-10 2016-05-10 삼성디스플레이 주식회사 액정 표시 장치
KR102117614B1 (ko) * 2013-10-18 2020-06-02 삼성디스플레이 주식회사 박막트랜지스터 기판 및 기판의 신호선 리페어 방법
JP6169005B2 (ja) * 2014-01-17 2017-07-26 株式会社ジャパンディスプレイ 発光素子表示装置
JP6459318B2 (ja) * 2014-09-03 2019-01-30 セイコーエプソン株式会社 有機エレクトロルミネッセンス装置および電子機器
KR102382026B1 (ko) * 2015-01-19 2022-04-04 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102486877B1 (ko) * 2016-04-28 2023-01-11 삼성디스플레이 주식회사 디스플레이 장치
KR102620018B1 (ko) * 2016-09-30 2024-01-02 삼성디스플레이 주식회사 유기 발광 표시 장치 및 이의 오픈 쇼트 검사방법
CN107507567B (zh) * 2017-10-18 2019-06-07 京东方科技集团股份有限公司 一种像素补偿电路、其驱动方法及显示装置
KR102490895B1 (ko) * 2017-12-14 2023-01-25 삼성디스플레이 주식회사 디스플레이 장치 및 그 제조방법
CN108428730B (zh) 2018-05-16 2021-01-26 京东方科技集团股份有限公司 Oled显示基板及其制作方法、显示装置
KR20200081968A (ko) * 2018-12-28 2020-07-08 엘지디스플레이 주식회사 발광 표시장치
CN112542543B (zh) * 2019-09-20 2023-04-07 云谷（固安）科技有限公司 一种电容器和显示面板
US11869411B2 (en) * 2019-12-20 2024-01-09 Hefei Boe Joint Technology Co., Ltd. Display substrate, manufacturing method thereof, and display device
CN113160750B (zh) * 2021-03-09 2023-04-28 京东方科技集团股份有限公司 显示基板及其驱动方法、显示装置
KR20230139824A (ko) * 2022-03-22 2023-10-06 삼성디스플레이 주식회사 표시 장치 및 이의 구동 방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10163451A (ja) * 1996-12-02 1998-06-19 Hitachi Ltd 半導体記憶装置
JP2002341790A (ja) * 2001-05-17 2002-11-29 Toshiba Corp 表示画素回路
WO2003044762A1 (en) * 2001-11-21 2003-05-30 Seiko Epson Corporation Active matrix substrate, electro-optical apparatus, and electronic device

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0509631A1 (en) * 1991-04-18 1992-10-21 Actel Corporation Antifuses having minimum areas
US5629539A (en) * 1994-03-09 1997-05-13 Kabushiki Kaisha Toshiba Semiconductor memory device having cylindrical capacitors
US6054751A (en) * 1996-09-18 2000-04-25 Denso Corporation Semiconductor integrated circuit
US6699745B1 (en) * 1997-03-27 2004-03-02 Texas Instruments Incorporated Capacitor and memory structure and method
US6198123B1 (en) * 1997-08-29 2001-03-06 Cardiac Pacemakers, Inc. Shielded integrated circuit capacitor connected to a lateral transistor
JPH1187645A (ja) * 1997-09-01 1999-03-30 Mitsubishi Electric Corp 半導体装置およびその製造方法
US6034433A (en) * 1997-12-23 2000-03-07 Intel Corporation Interconnect structure for protecting a transistor gate from charge damage
US6387753B1 (en) * 1997-12-30 2002-05-14 Texas Instruments Incorporated Low loss capacitor structure
JP3630551B2 (ja) * 1998-04-02 2005-03-16 株式会社東芝 半導体記憶装置及びその製造方法
US6016000A (en) * 1998-04-22 2000-01-18 Cvc, Inc. Ultra high-speed chip semiconductor integrated circuit interconnect structure and fabrication method using free-space dielectrics
KR100526867B1 (ko) 1998-08-13 2006-02-20 삼성전자주식회사 커패시터 및 그의 제조방법
US6157252A (en) * 1998-09-09 2000-12-05 The Engineering Consortium, Inc. Battery polarity insensitive integrated circuit amplifier
US6303977B1 (en) * 1998-12-03 2001-10-16 Texas Instruments Incorporated Fully hermetic semiconductor chip, including sealed edge sides
US6590227B2 (en) * 1999-12-27 2003-07-08 Semiconductor Energy Laboratory Co., Ltd. Active matrix display device
US6680514B1 (en) * 2000-12-20 2004-01-20 International Business Machines Corporation Contact capping local interconnect
KR100420122B1 (ko) * 2001-07-21 2004-03-02 삼성전자주식회사 강유전체 메모리 장치 및 그 제조방법
KR100488949B1 (ko) 2001-12-26 2005-05-11 비오이 하이디스 테크놀로지 주식회사 박막트랜지스터를 이용한 디지털 엑스레이 검출기 제조방법
JP2003195809A (ja) 2001-12-28 2003-07-09 Matsushita Electric Ind Co Ltd Ｅｌ表示装置とその駆動方法および情報表示装置
US6853052B2 (en) 2002-03-26 2005-02-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having a buffer layer against stress
TWI255432B (en) 2002-06-03 2006-05-21 Lg Philips Lcd Co Ltd Active matrix organic electroluminescent display device and fabricating method thereof
US6724612B2 (en) 2002-07-09 2004-04-20 Honeywell International Inc. Relative humidity sensor with integrated signal conditioning
KR100480641B1 (ko) * 2002-10-17 2005-03-31 삼성전자주식회사 고 커패시턴스를 지니는 금속-절연체-금속 커패시터, 이를구비하는 집적회로 칩 및 이의 제조 방법
US7126200B2 (en) * 2003-02-18 2006-10-24 Micron Technology, Inc. Integrated circuits with contemporaneously formed array electrodes and logic interconnects
JP4025232B2 (ja) * 2003-04-07 2007-12-19 株式会社東芝 半導体記憶装置及びその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10163451A (ja) * 1996-12-02 1998-06-19 Hitachi Ltd 半導体記憶装置
JP2002341790A (ja) * 2001-05-17 2002-11-29 Toshiba Corp 表示画素回路
WO2003044762A1 (en) * 2001-11-21 2003-05-30 Seiko Epson Corporation Active matrix substrate, electro-optical apparatus, and electronic device

Also Published As

Publication number Publication date
US20080217624A1 (en) 2008-09-11
JP2005340772A (ja) 2005-12-08
US20050258466A1 (en) 2005-11-24
US7671368B2 (en) 2010-03-02
US7378739B2 (en) 2008-05-27

Similar Documents

Publication Publication Date Title
JP4549889B2 (ja) キャパシタ及びこれを利用する発光表示装置
JP4150012B2 (ja) 有機電界発光表示パネル
US7864140B2 (en) Light-emitting display
JP4396848B2 (ja) 発光表示装置
JP4838571B2 (ja) 発光表示装置およびその製造方法
KR101152120B1 (ko) 표시 장치 및 그 구동 방법
US7592982B2 (en) Light emitting panel and light emitting display
JP4382721B2 (ja) キャパシタ及びキャパシタ装置
US7518579B2 (en) Light emitting panel and light emitting display
US10930725B2 (en) Organic light emitting diode display device
KR20200064230A (ko) 유기 발광 표시 장치
KR102602275B1 (ko) 유기 발광 표시 장치
KR100589375B1 (ko) 커패시터 및 이를 이용하는 발광 표시 장치
KR100560449B1 (ko) 발광 표시 패널 및 발광 표시 장치
KR102517126B1 (ko) 표시 장치
KR102537379B1 (ko) 발광 표시 장치
KR100627284B1 (ko) 유기전계 발광 표시 패널
KR102643466B1 (ko) 유기 발광 표시 장치
KR100627358B1 (ko) 유기전계 발광 표시 패널
KR100637431B1 (ko) 발광 표시 패널 및 발광 표시 장치
KR100637457B1 (ko) 유기전계 발광 표시 패널
KR100570758B1 (ko) 발광 표시 패널 및 발광 표시 장치
KR20050113696A (ko) 유기전계 발광 표시 패널
KR20050104586A (ko) 발광 표시 장치

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070306

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080715

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081015

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20081208

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090225

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090324

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090624

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090714

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091014

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091104

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100201

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100223

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100521

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100608

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100707

R150 Certificate of patent or registration of utility model

Ref document number: 4549889

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130716

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130716

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130716

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250