KR100754138B1 - 유기전계발광표시장치 및 그의 제조방법 - Google Patents

유기전계발광표시장치 및 그의 제조방법 Download PDF

Info

Publication number
KR100754138B1
KR100754138B1 KR1020060016424A KR20060016424A KR100754138B1 KR 100754138 B1 KR100754138 B1 KR 100754138B1 KR 1020060016424 A KR1020060016424 A KR 1020060016424A KR 20060016424 A KR20060016424 A KR 20060016424A KR 100754138 B1 KR100754138 B1 KR 100754138B1
Authority
KR
South Korea
Prior art keywords
layer
insulating film
metal layer
insulating
line
Prior art date
Application number
KR1020060016424A
Other languages
English (en)
Other versions
KR20070083129A (ko
Inventor
박영종
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020060016424A priority Critical patent/KR100754138B1/ko
Publication of KR20070083129A publication Critical patent/KR20070083129A/ko
Application granted granted Critical
Publication of KR100754138B1 publication Critical patent/KR100754138B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Optics & Photonics (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 발명의 목적은 기생캐피시터의 크기를 줄여 소비전력을 감소시키고 신호의 지연을 방지하도록 하는 유기발광표시장치 및 그의 제조방법을 제공하는 것이다.
본 발명은 투명기판, 상기 투명기판 상에 형성되는 버퍼층, 상기 버퍼층 상에 형성되며, 적어도 하나의 박막트랜지스터의 채널영역이 형성되는 반도체층, 상기 반도체층 상부에 형성되는 제 1 절연막, 상기 제 1 절연막 상부에 형성되며 주사선과 게이트 전극과 적어도 하나의 캐패시터의 제 1 전극으로 형성되는 제 1 금속층, 상기 제 1 금속층의 상부에 형성되는 제 2 절연막, 상기 제 2 절연막의 상부에 형성되는 제 3 절연막 및 상기 제 2 절연막과 상기 제 3 절연막을 통해 상기 반도체층과 접촉하여 상기 적어도 하나의 박막트랜지스터의 소스드레인 전극과 상기 적어도 하나의 캐패시터의 제 2 전극으로 형성되는 제 2 금속층을 포함하는 유기발광표시장치 및 그의 제조방법을 제공하는 것이다.

Description

유기전계발광표시장치 및 그의 제조방법{ORGANIC LIGHT EMITTING DISPLAY AND THE MAKING METHOD THE SAME}
도 1은 일반적인 유기발광표시장치의 화소의 구조를 나타내는 레이아웃도이다.
도 2는 도 1에 도시된 유기발광표시장치Ⅱ-Ⅱ의 단면을 나타내는 단면도이다.
도 3은 본 발명에 따른 유기전계발광표시장치의 구조를 나타내는 구조도이다.
도 4는 도 3에 도시된 유기전계발광표시장치의 구조를 나타내는 레이아웃도이다.
도 5는 도 3에 도시된 유기발광표시장치의 Ⅴ-Ⅴ단면을 나타내는 단면도이다.
***도면의 주요부분에 대한 부호설명***
10: 화소부 20: 데이터구동부
30: 주사구동부 40: 전원공급부
Sn: 주사선 Dm-1,Dm: 데이터선
VDD: 화소전원선
본 발명은 유기발광표시장치에 관한 것으로, 더욱 상세히 설명하면, 애노드 전극의 전류밀도의 불균일을 줄여 색불균일을 방지하도록 하는 화소 및 유기발광표시장치에 관한 것이다.
최근, 음극선관(Cathode Ray Tube)의 단점인 무게와 부피를 줄일 수 있는 각종 평판 표시장치들이 개발되고 있다. 평판 표시장치로는 액정 표시장치(Liquid Crystal Display), 전계방출 표시장치(Field Emission Display), 플라즈마 표시패널(Plasma Display Panel) 및 유기 발광 소자(Organic Light emitting Device: 이하 OLED 라 한다)를 이용한 유기 발광 표시장치 등이 있다.
평판표시장치 중 유기발광소자는 전자와 정공의 재결합으로 형광물질을 발광시키는 자발광소자로서, 액정 표시장치와 같이 별도의 광원을 필요로 하는 발광소자에 비하여 음극선관과 같은 빠른 응답속도를 가지는 장점을 갖고 있다.
유기발광소자의 애노드 전극은 화소회로에 접속되고 캐소드 전극은 제 2 전압전원 (VSS)에 접속된다. 그리고 유기발광소자는 애노드 전극과 캐소드 전극 사이에 형성된 발광층(Emitting Layer : EML), 전자 수송층(Electron Transport Layer : ETL) 및 정공 수송층(Hole Transport Layer : HTL)을 포함한다. 또한, OLED는 전자 주입층 (Electron Injection Layer : EIL)과 정공 주입층(Hole Injection Layer : HIL)을 추가적으로 포함할 수 있다.
이러한, 유기발광소자에서 애노드 전극과 캐소드 전극 사이에 전압을 인가하면 캐소드 전극으로부터 발생된 전자는 전자 주입층 및 전자 수송층을 통해 발광층 쪽으로 이동하고, 애노드 전극으로부터 발생된 정공은 정공 주입층 및 정공 수송층을 통해 발광층 쪽으로 이동한다.
이에 따라, 발광층에서는 전자 수송층과 정공 수송층으로부터 공급되어진 전자와 정공이 충돌하여 재결합함에 의해 빛이 발생하게 된다.
도 1은 일반적인 유기발광표시장치의 화소의 구조를 나타내는 레이아웃도이고, 도 2는 도 1에 도시된 유기발광표시장치Ⅱ-Ⅱ의 단면을 나타내는 단면도이다. 도 1 및 도 2를 참조하여 설명하면, 투명기판(100) 상에 버퍼층(102)을 형성하고 그 상부에 반도체층(104)을 형성한다. 반도체층(104)은 섬 형태로 구성된다. 그리고, 그 상부에 제 1 절연막(106)을 형성한 후 게이트전극(108)과 캐패시터의 제 1 전극(109a)과 주사선(109b)으로 사용되는 제 1 금속층을 형성한다. 제 1 금속층을 형성한 후 이온도핑 공정을 수행하며 그 상부에 제 2 절연막(110)을 형성한다. 그리고, 제 2 절연막(110)의 상부에 컨텍홀을 형성하고 제 2 금속층(112)을 형성하여 소스, 드레인 전극을 형성한다. 소스, 드레인 전극이 형성될 때 데이터선(112(D))과 화소전원선(112(VDD))도 제 2 금속층(112)에 의해 형성되며, 데이터선과 화소전원선은 주사선과 교차하는 형태로 배열된다.
그리고, 그 상부에 제 3 절연막(114)을 형성한 후 컨텍홀을 형성한 후 애노드 전극(118)을 형성하여 애노드 전극이 소스전극과 연결되도록 한다. 그리고, 그 상부에 PDL(Pixek Definition Layer:120)를 형성한 후 발광소자(122,124)를 형성한다.
상기와 같이 구성되는 유기발광표시장치에서 데이터선 또는 화소전원선은 주사선과 교차하게 되어 교차한 영역에 기생캐패시터가 형성되게 된다.
주사선과 데이터선 또는 화소전원선에 의해 발생된 기생캐패시터에 의해 주사신호와 데이터신호는 기생캐패시터에 충전되는 시간을 필요로 하게 된다. 즉, 기생캐피시터에 전류가 충전된 후에 주사신호와 데이터신호가 정확한 크기로 전달되게 되어 데이터신호 또는 주사신호가 기생캐패시터에 의해 지연되는 문제점이 있다. 또한 기생캐패시터에 의해 전류가 충전되게 되어 전류소모량이 크게 되는 문제점이 있다.
따라서, 본 발명은 상기 종래 기술의 문제점을 해결하기 위하여 창출된 것으로, 본 발명의 목적은 기생캐피시터의 크기를 줄여 소비전력을 감소시키고 신호의 지연을 방지하도록 하는 유기발광표시장치 및 그의 제조방법을 제공하는 것이다.
상기 목적을 달성하기 위하여 본 발명의 제 1 측면은, 투명기판, 상기 투명기판 상에 형성되는 버퍼층, 상기 버퍼층 상에 형성되며, 적어도 하나의 박막트랜지스터의 채널영역이 형성되는 반도체층, 상기 반도체층 상부에 형성되는 제 1 절연막, 상기 제 1 절연막 상부에 형성되며 주사선과 게이트 전극과 적어도 하나의 캐패시터의 제 1 전극으로 형성되는 제 1 금속층, 상기 제 1 금속층의 상부에 형성되는 제 2 절연막, 상기 제 2 절연막의 상부에 형성되는 제 3 절연막 및 상기 제 2 절연막과 상기 제 3 절연막을 통해 상기 반도체층과 접촉하여 상기 적어도 하나의 박막트랜지스터의 소스드레인 전극과 상기 적어도 하나의 캐패시터의 제 2 전극으로 형성되는 제 2 금속층을 포함하는 유기발광표시장치를 제공하는 것이다.
본 발명의 제 2 측면은, 주사신호가 전달되는 적어도 하나의 주사선, 데이터신호가 전달되며 상기 주사선과 교차하는 적어도 하나의 데이터선, 화소전원이 전달되며 상기 주사선과 교차하는 적어도 하나의 화소전원선, 상기 주사선과 상기 데이터선과 상기 화소전원선과 연결되어 빛을 발광하는 화소 및 상기 주사선이 상기 데이터선 또는 상기 화소전원선과 전기적으로 절연되도록 상기 주사선 상부에 형성되는 복수의 절연막을 포함하는 유기발광표시장치를 제공하는 것이다.
본 발명의 제 3 측면은, 버퍼층이 형성된 투명기판 상에 섬 형태의 반도체층을 형성하는 단계, 상기 반도체층이 형성된 투명기판 상에 제 1 절연막을 형성하는 단계, 상기 제 1 절연막의 상부에 게이트전극과 캐패시터의 제 1 전극으로 구성되는 제 1 금속층을 형성하는 단계 및 상기 제 1 금속층이 형성된 상기 제 1 절연막의 상부에 제 2 및 제 3 절연막을 형성하고, 소정의 영역에 컨텍홀을 형성하여 제 2 금속층을 형성하여 상기 제 2 금속층이 상기 반도체층과 접촉하도록 하는 단계를 포함하는 유기발광표시장치의 제조방법을 제공하는 것이다.
이하, 본 발명의 실시예를 첨부한 도면을 참조하여 설명하면 다음과 같다.
도 3은 본 발명에 따른 유기전계발광표시장치의 구조를 나타내는 구조도이다. 도 3을 참조하여 설명하면, 유기전계발광표시장치는 화소부(10), 데이터구동부(20), 주사구동부(30) 및 전원공급부(40)를 포함한다.
화소부(10)는 화상을 표시하는 수단으로, 복수의 주사선(S1,S2,...,Sn-1,Sn)과 복수의 데이터선(D1,D2...Dm-1,Dm) 및 복수의 화소전원선(VDD)이 배열되며 복수의 주사선(S1,S2,...,Sn-1,Sn), 복수의 데이터선(D1,D2...Dm-1,Dm) 및 복수의 화소전원선에 의해 정의되는 영역에 화소(11)가 형성되며, 주사선(S1,S2,...,Sn-1,Sn)과 데이터선(D1,D2...Dm-1,Dm)에 인가되는 주사신호와 데이터신호에 대응하여 화소전원선(VDD)을 통해 전원을 공급받아 발광하는 복수의 화소(11)로 이루어진다. 그리고, 각 화소(11)는 발광소자와 발광소자를 구동하는 구동회로를 포함한다.
그리고, 화소부(10)에서 복수의 데이터선(D1,D2...Dm-1,Dm), 복수의 주사선(S1,S2,...,Sn-1,Sn) 및 복수의 화소전원선(VDD)은 서로 교차되어 형성되며, 이에 따라 복수의 데이터선(D1,D2...Dm-1,Dm) 및 복수의 화소전원선(VDD)과 복수의 주사선(S1,S2,...,Sn-1,Sn) 사이에 용량성부하(기생캐패시터)가 형성된다. 용량성부하의 크기가 크면 신호 지연, 전력소모 등의 문제점이 발생하므로, 용량성부하의 크기를 작게 하기 위해 복수의 데이터선(D1,D2...Dm-1,Dm) 및 화소전원선(VDD)과 복수의 주사선(S1,S2,...,Sn-1,Sn)이 교차하는 부분에서 복수의 데이터선(D1,D2...Dm-1,Dm) 및 화소전원선(VDD)과 복수의 주사선(S1,S2,...,Sn-1,Sn)폭을 작게 한다.
데이터구동부(20)는 화소부(10)의 데이터선(D1,D2...Dm-1,Dm)과 연결되어 데이터 신호를 화소에 인가하는 수단으로, 주사선(S1,S2,...,Sn-1,Sn)에 의해 선택되어진 복수의 화소(11)에 데이터 신호를 인가한다.
주사구동부(30)는 화소부(10)의 특정한 행을 선택하도록 하는 선택신호를 발생하여 화소부(10)의 주사선(S1,S2,...,Sn-1,Sn)에 전달하는 수단이다.
전원공급부(400)는 화소전원선(VDD)과 연결되어 화소(11)에 화소전원을 공급하며 화소전원보다 낮은 전압인 제 2 전원(VSS)을 전달한다. 또한, 데이터구동부(20)와 주사구동부(30)의 구동전압을 생성하여 전달한다.
도 4는 도 3에 도시된 유기전계발광표시장치의 구조를 나타내는 레이아웃도이다. 도 4를 참조하여 설명하면, 유기전계발광표시장치의 일부를 나타낸 것으로 2×1의 화소가 표시되어 있으며, 제 3 절연막(211)이 주사선(Sn)과 데이터선(Dm-1,Dm) 및 화소전원선(VDD)의 사이에 형성되어 있다.
투명기판(100) 위에 폴리 실리콘 등을 이용하여 제 1 및 제 2 트랜지스터(MS,MD)의 반도체층(미도시)을 형성한 후 그 상부에 산화막 등을 이용하여 제 1 절연막(미도시)을 형성한 후 제 1 금속층 등을 이용하여 수평하게 형성되는 주사선(Sn)과 제 1 및 제 2 트랜지스터(MS,MD)의 게이트 전극과 스토리지 캐패시터(Cst)의 제 1 전극을 형성한다. 주사선(Sn)과 제 1 및 제 2 트랜지스터(MS,MD)의 게이트 전극과 스토리지 캐패시터(Cst)의 제 1 전극은 몰리브덴 혹은 몰리브덴 합금으로 구성된다. 그리고, 그 상부에 제 2 절연막을 형성한 후 다시 그 상부에 제 3 절연막(211)을 형성한다. 도면상에 제 3 절연막(211)은 화소의 전체면에 나타나 있지만, 제 3 절연막(211)은 주사선과 데이터선(Dm-1,Dm) 및 화소전원선(VDD)이 교차하는 영역에만 형성되어 있을 수도 있다. 그리고, 그 상부에 컨텍홀을 형성한 후 제 2 금속층 등을 이용하여 주사선(Sn)과 수직으로 형성되는 데이터선(Dm-1,Dm) 및 화소전원선(VDD)과 스토리지 캐패시터(SC)의 제 2 전극과 제 1 및 제 2 트랜지스터(M1,M2)의 소스 드레인 전극을 형성한다. 이때, 데이터선(Dm-1,Dm), 화소전원선(VDD) 및 스토리지 캐패시터(Cst)의 제 2 전극은 타이타늄/알루미늄/타이타늄의 조합으로 구성된다. 그리고, 그 상부에 유기발광소자(OLED)를 형성하여 드레인 전극과 유기발광소자(OLED)의 애노드 전극이 연결되도록 한다.
이때, 주사선(Sn)과 데이터선(Dm-1,Dm) 및 화소전원선(VDD)은 교차하여 형성하게 되어 용량성부하(기생캐패시터)가 형성된다. 캐패시터의 용량은 하기의 수학식 1과 같다.
Figure 112006012382219-pat00001
여기서, Q는 캐패시터의 용량, ε은 유전계수, A는 캐패시터의 전극의 면적, d는 캐패시터의 전극간의 거리를 나타낸다.
상기의 수학식 1에 의하면, 캐패시터의 용량은 전극의 면적과 비례하고 전극의 간격과 반비례를 하게 된다. 따라서, 주사선(Sn)과 데이터선(Dm-1,Dm) 및 화소전원선(VDD) 사이에 제 2 절연막과 제 3 절연막이 위치하게 되면 제 3 절연막에 의해 주사선과 데이터선 또는 주사선과 화소전원선 사이의 간격이 커져 주사선과 데이터선 또는 주사선과 화소전원선에 의해 발생하는 캐패시터의 전극간의 거리가 커지게 된다. 따라서, 수학식 1에 의하면 캐패시터의 용량이 작아지게 된다. 상기와 같은 이유로, 캐패시터에 충전되는 전류량과 충전에 필요한 시간이 줄어들게 된다.
따라서, 주사선(Sn)과 데이터선(Dm-1,Dm)은 주사신호와 데이터신호가 전달될때 주사선, 데이터선 및 화소전원선에 의해 형성되는 캐패시터에 의한 영향을 적게 받아 신호의 지연이 발생할 우려가 적어진다.
도 5는 도 3에 도시된 유기발광표시장치의 Ⅴ-Ⅴ단면을 나타내는 단면도이다. 도 5를 참조하여 설명하면, 투명기판(200) 상에 버퍼층(202)을 형성하고 그 상부에 반도체층(204)을 형성한다. 반도체층(204)은 섬 형태로 구성된다. 그리고, 그 상부에 제 1 절연막(206)을 형성한 후 게이트전극(208)과 주사선(209b)과 캐패시터의 제 1 전극(209a)으로 사용되는 제 1 금속층을 형성한다. 제 1 금속층을 형성한 후 이온도핑 공정을 수행하며 그 상부에 제 2 절연막(210)을 형성한다. 그리고, 제 2 절연막(210)의 상부에 제 3 절연막(211)을 형성한다. 그리고, 제 2 절연막(210)과 제 3 절연막(211)을 통한 컨텍홀을 형성하고 제 2 금속층(212)을 형성하여 소스, 드레인 전극을 형성한다. 소스, 드레인 전극이 형성될 때 데이터선(212(D))과 화소전원선(212(VDD))도 제 2 금속층(212)에 의해 형성된다. 이때, 제 2 절연막(210)과 제 3 절연막(211)은 동일한 물질로 형성될 수도 있고 다른 물질로 형성될 수도 있다. 그리고, 제 3 절연막(211)은 제 2 절연막(210) 상부에 전체적으로 형성된다.
그리고, 그 상부에 제 4 절연막(214)을 형성한 후 컨텍홀을 형성한 후 애노드 전극을 형성하여 애노드 전극이 소스전극과 연결되도록 한다. 그리고, 그 상부에 PDL(Pixek Definition Layer:220)를 형성한 후 발광소자를 형성한다.
따라서, 제 3 절연막(211)에 의해 주사선과 데이터선 또는 화소전원선 간에 생기는 기생캐패시터의 크기는 주사선과 데이터선 또는 화소전원선 간의 거리가 커져 상기의 수학식 1에 따라 기생캐패시터의 용량이 작아지게 된다.
도 6은 유기발광표시장치의 또다른 실시예를 나타내는 단면도이다. 도 6을 참조하여 설명하면, 도 5와의 차이점은 제 3 절연막(211)이 주사선과 데이터선(212(D)) 및 주사선과 화소전원선(212(VDD))이 교차하는 영역에 형성되며, 주사선과 데이터선(212(D)) 사이 또는 주사선과 화소전원선(212(VDD)) 사이에 형성된다. 따라서, 주사선과 데이터선(212(D)) 및 주사선과 화소전원선간(212(VDD))의 간격이 제 3 절연막(211)에 의해 커져 주사선과 데이터선 및 주사선과 화소전원선에 의해 생기는 캐패시터의 용량이 수학식 1에 의해 작아지게 된다. 여기서, 제 3 절연막(211)이 화소전원선(212(VDD))의 하부에만 나타나 있으나 이는 주사선과 화소전원선(212(VDD))이 겹쳐지는 부분만 도면 상에 나타나 있고 주사선과 데이터선(212(D))이 겹쳐지는 부분은 도면 상에 나타나 있지 않기 때문인 것으로, 본 발명은 주사선과 화소전원선(212(VDD)) 만 겹쳐지는 부분에 제 3 절연막(211)이 형성되는 것으로 한정하지 않고 주사선과 데이터선(212(D))이 겹쳐지는 부분에도 제 3 절연막(211)이 형성되는 것을 포함한다.
본 발명에 따른 유기발광표시장치 및 그의 제조방법에 의하면, 화소부에 형성되는 기생캐패시터의 용량이 작아지게 되어 기생캐패시터에 충전되는 전류량이 감소되어 소비전력이 감소하며 기생캐패시터에 주사신호 또는 데이터신호가 전달되는 시간을 줄여 신호가 지연되는 것을 방지한다.
본 발명의 바람직한 실시예가 특정 용어들을 사용하여 기술되어 왔지만, 그러한 기술은 단지 설명을 하기 위한 것이며, 다음의 청구범위의 기술적 사상 및 범위로부터 이탈되지 않고 여러 가지 변경 및 변화가 가해질 수 있는 것으로 이해되어져야 한다.

Claims (12)

  1. 투명기판;
    상기 투명기판 상에 형성되는 버퍼층;
    상기 버퍼층 상에 형성되며, 적어도 하나의 박막트랜지스터의 채널영역이 형성되는 반도체층;
    상기 반도체층 상부에 형성되는 제 1 절연막;
    상기 제 1 절연막 상부에 형성되며 주사선과 게이트 전극과 적어도 하나의 캐패시터의 제 1 전극으로 형성되는 제 1 금속층;
    상기 제 1 금속층의 상부에 형성되는 제 2 절연막;
    상기 제 2 절연막의 상부에 형성되는 제 3 절연막; 및
    상기 제 2 절연막과 상기 제 3 절연막을 통해 상기 반도체층과 접촉하여 상기 적어도 하나의 박막트랜지스터의 소스드레인 전극과 상기 적어도 하나의 캐패시터의 제 2 전극으로 형성되는 제 2 금속층을 포함하는 유기발광표시장치.
  2. 제 1 항에 있어서,
    상기 제 3 절연막은 상기 제 2 절연막의 상부에 섬처럼 형성되어 상기 제 1 금속층과 상기 제 2 금속층이 교차하는 부분에만 형성되는 유기발광표시장치.
  3. 제 1 항에 있어서,
    상기 제 3 절연막은 상기 제 2 절연막의 상부 전체에 형성되는 유기발광표시장치.
  4. 제 1 항에 있어서,
    상기 제 2 절연막과 상기 제 3 절연막은 서로 다른 물질인 유기발광표시장치.
  5. 제 1 항에 있어서,
    상기 제 1 금속층을 통해 주사신호가 전달되고, 상기 제 2 금속층을 통해 데이터신호 또는 화소전원이 전달되는 유기발광표시장치.
  6. 제 1 항에 있어서,
    상기 제 1 금속층은 몰리브덴 혹은 몰리브덴 합금으로 구성되는 유기발광표시장치.
  7. 제 1 항에 있어서,
    상기 제 2 금속층은 타이타늄/알루미늄/타이타늄의 조합으로 구성되는 유기발광표시장치.
  8. 주사신호가 전달되는 적어도 하나의 주사선;
    데이터신호가 전달되며 상기 주사선과 교차하는 적어도 하나의 데이터선;
    화소전원이 전달되며 상기 주사선과 교차하는 적어도 하나의 화소전원선;
    상기 주사선과 상기 데이터선과 상기 화소전원선과 연결되어 빛을 발광하는 화소; 및
    상기 주사선이 상기 데이터선 또는 상기 화소전원선과 전기적으로 절연되도록 상기 주사선 상부에 형성되는 복수의 절연막을 포함하는 유기발광표시장치.
  9. 제 8 항에 있어서,
    상기 복수의 절연막 중 적어도 하나의 절연막은 상기 데이터선 또는 상기 화소전원선이 상기 주사선과 교차되는 영역의 하부에만 형성되는 유기발광표시장치.
  10. 버퍼층이 형성된 투명기판 상에 섬 형태의 반도체층을 형성하는 단계;
    상기 반도체층이 형성된 투명기판 상에 제 1 절연막을 형성하는 단계;
    상기 제 1 절연막의 상부에 게이트전극과 캐패시터의 제 1 전극으로 구성되는 제 1 금속층을 형성하는 단계; 및
    상기 제 1 금속층이 형성된 상기 제 1 절연막의 상부에 제 2 및 제 3 절연막을 형성하고, 소정의 영역에 컨텍홀을 형성하여 제 2 금속층을 형성하여 상기 제 2 금속층이 상기 반도체층과 접촉하도록 하는 단계를 포함하는 유기발광표시장치의 제조방법.
  11. 제 10 항에 있어서,
    상기 제 3 절연막은 상기 제 1 금속층과 상기 제 2 금속층이 교차하는 영역에만 형성되도록 하는 유기발광표시장치의 제조방법.
  12. 제 10 항에 있어서,
    상기 제 3 절연막은상기 제 2 절연막의 상부 전체에 형성되는 유기발광표시장치의 제조방법.
KR1020060016424A 2006-02-20 2006-02-20 유기전계발광표시장치 및 그의 제조방법 KR100754138B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060016424A KR100754138B1 (ko) 2006-02-20 2006-02-20 유기전계발광표시장치 및 그의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060016424A KR100754138B1 (ko) 2006-02-20 2006-02-20 유기전계발광표시장치 및 그의 제조방법

Publications (2)

Publication Number Publication Date
KR20070083129A KR20070083129A (ko) 2007-08-23
KR100754138B1 true KR100754138B1 (ko) 2007-08-31

Family

ID=38612559

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060016424A KR100754138B1 (ko) 2006-02-20 2006-02-20 유기전계발광표시장치 및 그의 제조방법

Country Status (1)

Country Link
KR (1) KR100754138B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100993416B1 (ko) 2009-01-20 2010-11-09 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를 구비하는 평판 표시 장치
KR101805753B1 (ko) 2011-06-13 2017-12-08 삼성디스플레이 주식회사 유기 발광 표시 장치

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040005000A (ko) * 2002-07-08 2004-01-16 엘지.필립스 엘시디 주식회사 액티브 매트릭스형 유기전계발광 소자
JP2004079509A (ja) * 2002-05-17 2004-03-11 Semiconductor Energy Lab Co Ltd 表示装置
KR20060000848A (ko) * 2004-06-29 2006-01-06 삼성에스디아이 주식회사 박막트랜지스터 및 그 제조방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004079509A (ja) * 2002-05-17 2004-03-11 Semiconductor Energy Lab Co Ltd 表示装置
KR20040005000A (ko) * 2002-07-08 2004-01-16 엘지.필립스 엘시디 주식회사 액티브 매트릭스형 유기전계발광 소자
KR20060000848A (ko) * 2004-06-29 2006-01-06 삼성에스디아이 주식회사 박막트랜지스터 및 그 제조방법

Also Published As

Publication number Publication date
KR20070083129A (ko) 2007-08-23

Similar Documents

Publication Publication Date Title
CN100367325C (zh) 晶体管、制造其的方法、及包括其的发光显示器
US8362692B2 (en) Organic light emitting display device
JP4382721B2 (ja) キャパシタ及びキャパシタ装置
CN103247690B (zh) 半导体器件和包括该半导体器件的平板显示器
EP1659633A2 (en) Flat panel display and its method of fabrication
US20070115226A1 (en) Organic light-emitting diode display
US8368675B2 (en) Organic light emitting display device
KR20000071311A (ko) 일렉트로 루미네선스 표시 장치
JPH11231805A (ja) 表示装置
KR100739065B1 (ko) 유기 발광 표시장치 및 이의 제조 방법
KR100589375B1 (ko) 커패시터 및 이를 이용하는 발광 표시 장치
KR20080069076A (ko) 유기발광디스플레이
US7129524B2 (en) Organic electroluminescent device and method for fabricating the same
KR20170080223A (ko) 유기전계 발광표시장치 및 그 제조방법
KR100805599B1 (ko) 유기전계발광표시장치 및 그의 제조방법
KR100754138B1 (ko) 유기전계발광표시장치 및 그의 제조방법
KR101073163B1 (ko) 유기전계 발광 표시장치
KR100748310B1 (ko) 유기전계발광표시장치 및 그의 제조방법
KR20150077169A (ko) 유기발광다이오드 표시장치 및 이의 제조방법
KR102013893B1 (ko) 평판표시장치 및 그의 제조방법
KR100700848B1 (ko) 유기전계발광표시장치
KR101322139B1 (ko) 유기전계발광소자 및 이의 화소 구조
KR100638085B1 (ko) 유기 전계 발광 표시장치
JP2004317916A (ja) 有機ｅｌ表示装置
KR100638084B1 (ko) 유기 전계 발광 표시 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120730

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20130731

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20160801

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20180802

Year of fee payment: 12