TWI559064B - Display device - Google Patents

Display device Download PDF

Info

Publication number
TWI559064B
TWI559064B TW102134352A TW102134352A TWI559064B TW I559064 B TWI559064 B TW I559064B TW 102134352 A TW102134352 A TW 102134352A TW 102134352 A TW102134352 A TW 102134352A TW I559064 B TWI559064 B TW I559064B
Authority
TW
Taiwan
Prior art keywords
conductive layer
potential power
electrode
display device
line
Prior art date
Application number
TW102134352A
Other languages
English (en)
Other versions
TW201416783A (zh
Inventor
Kazuyoshi Omata
Hiroyuki Kimura
Makoto Shibusawa
Hiroshi Tabatake
Original Assignee
Japan Display Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2012231740A external-priority patent/JP6116186B2/ja
Priority claimed from JP2013012286A external-priority patent/JP6186127B2/ja
Priority claimed from JP2013032359A external-priority patent/JP6228735B2/ja
Application filed by Japan Display Inc filed Critical Japan Display Inc
Publication of TW201416783A publication Critical patent/TW201416783A/zh
Application granted granted Critical
Publication of TWI559064B publication Critical patent/TWI559064B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3258—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the voltage across the light-emitting element
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B44/00—Circuit arrangements for operating electroluminescent light sources
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B45/00—Circuit arrangements for operating light-emitting diodes [LED]
    • H05B45/20—Controlling the colour of the light
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B45/00—Circuit arrangements for operating light-emitting diodes [LED]
    • H05B45/60—Circuit arrangements for operating LEDs comprising organic material, e.g. for operating organic light-emitting diodes [OLED] or polymer light-emitting diodes [PLED]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H10K59/351—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels comprising more than three subpixels, e.g. red-green-blue-white [RGBW]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G09G2300/0452—Details of colour pixel setup, e.g. pixel composed of a red, a blue and two green components
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0852—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor being a dynamic memory with more than one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0262—The addressing of the pixel, in a display other than an active matrix LCD, involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependent on signals of two data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0252—Improving the response speed
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2003—Display of colours
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G09G3/3241—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element the current through the light-emitting element being set using a data current provided by the data driver, e.g. by using a two-transistor current mirror
    • G09G3/325—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element the current through the light-emitting element being set using a data current provided by the data driver, e.g. by using a two-transistor current mirror the data current flowing through the driving transistor during a setting phase, e.g. by using a switch for connecting the driving transistor to the data driver
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B20/00—Energy efficient lighting technologies, e.g. halogen lamps or gas discharge lamps
    • Y02B20/30—Semiconductor lamps, e.g. solid state lamps [SSL] light emitting diodes [LED] or organic LED [OLED]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Geometry (AREA)
  • Optics & Photonics (AREA)
  • Electroluminescent Light Sources (AREA)
  • Control Of El Displays (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Description

顯示裝置
本發明之實施形態係關於一種顯示裝置。
近年來，活用薄型、輕量、低耗電之特徵，以液晶顯示裝置為代表之平面顯示裝置之需求急劇增大。其中，將接通像素與斷開像素電性分離、且於各像素設有具有保持向接通像素之影像信號之功能之像素開關的主動矩陣式顯示裝置正被利用於以行動資訊機器為首之各種器件中。
作為此種平面型之主動矩陣式顯示裝置，關注有使用自發光元件之有機EL顯示裝置，且正積極進行研究開發。有機EL顯示裝置具有如下特徵，即，由於無需背光裝置，具有高速應答性而適於動畫播放，進而於低溫下亮度亦不降低故亦適於寒冷地之使用。
一般而言，有機EL顯示裝置具有以複數列、複數行排列設置之複數之像素。各像素係由作為自發光元件之有機EL元件、及向有機EL元件供給驅動電流之像素電路構成，且藉由控制有機EL元件之發光亮度而進行顯示動作。
作為像素電路之驅動方式，已知有藉由電壓信號而進行之方式。又，提出有一種顯示裝置，藉由開關電壓電源，將其切換為低、高，且自影像信號配線輸出影像信號及初始化信號之兩者，而削減像素之構成元件數及配線數，從而減少像素之佈局面積，藉此謀求高精細化。
[先前技術文獻] [專利文獻]
[專利文獻1]美國專利第6,229,506號說明書
[專利文獻2]日本專利特開2007-310311號公報
[專利文獻3]日本專利特開2011-145622號公報
然而，近年來，進一步要求像素之高精細化。若像素之尺寸縮小，則變得難以將各像素之複數之元件配置於特定區域內。
本發明係鑒於以上之方面研究而成者，其目的在於提供一種高精細之顯示裝置。
一實施形態之顯示裝置具備：複數之半導體層；第1絕緣膜，其係設於上述複數之半導體層之上方；第1導電層，其係設於上述第1絕緣膜上，且由金屬形成；第2絕緣膜，其係設於上述第1絕緣膜及第1導電層上；及顯示元件，其具有設於上述第2絕緣膜上之第2導電層；且上述第1導電層及第2導電層係相互對向而形成電容部。
又，一實施形態之顯示裝置具備：第1絕緣膜，其係設於相互形成於不同層之複數之半導體層、第1導電層及第2導電層之上方；第3導電層，其係設於上述第1絕緣膜上且連接於高電位電源及低電位電源之任一者；第2絕緣膜，其係設於上述第1絕緣膜及第3導電層上；及顯示元件，其具有設於上述第2絕緣膜上之第4導電層；且 上述第3導電層及第4導電層係相互對向而形成電容部。
10‧‧‧驅動部
12‧‧‧控制器
AE‧‧‧連接電極
BCT‧‧‧輸出開關
BE‧‧‧連接電極
BG‧‧‧控制信號
CH‧‧‧接觸孔
CH1‧‧‧接觸孔
CH2‧‧‧接觸孔
CH3‧‧‧接觸孔
CH4‧‧‧接觸孔
CH5‧‧‧接觸孔
CH6‧‧‧接觸孔
CH7‧‧‧接觸孔
Cad‧‧‧輔助電容
CE‧‧‧對向電極
CKV‧‧‧時脈
Cs‧‧‧保持電容
DE‧‧‧汲極電極
DP‧‧‧顯示面板
DRT‧‧‧驅動電晶體
EE‧‧‧連接電極
G‧‧‧閘極電極
GI‧‧‧閘極絕緣膜
OE‧‧‧導電層
OLED‧‧‧二極體
ORG‧‧‧有機物層
P‧‧‧圖素
Pd‧‧‧顯示期間
PE‧‧‧像素電極
PI‧‧‧間隔壁絕緣層
Pig‧‧‧閘極初始化期間
Pis‧‧‧源極初始化期間
PL‧‧‧平坦化膜
Po‧‧‧偏移消除期間
PS‧‧‧鈍化膜
PSH‧‧‧高電位電源線
PSL‧‧‧低電位電源線
PSL1‧‧‧低電位電源線
PSL2‧‧‧低電位電源線
Pvdd‧‧‧高電位
Pvss‧‧‧低電位
Pw‧‧‧影像信號寫入期間
PX‧‧‧像素
QE‧‧‧導電層
R1‧‧‧顯示區域
R2‧‧‧非顯示區域
RG‧‧‧控制信號
RST‧‧‧重設開關
SC‧‧‧半導體層
SE‧‧‧源極電極
SG‧‧‧控制信號
Sga‧‧‧第1掃描線
Sgb‧‧‧第2掃描線
Sgc‧‧‧第3掃描線
Sgr‧‧‧重設配線
SLa‧‧‧高電位電源線
SLb‧‧‧低電位電源電極
SLc‧‧‧重設電源線
SST‧‧‧像素開關
STV‧‧‧起始信號
SUB‧‧‧絕緣基板
UC‧‧‧底塗層
Vini‧‧‧初始化信號
VL‧‧‧影像信號線
Vrst‧‧‧重設電位
Vth‧‧‧驅動電晶體DRT之閾值電壓
XDR‧‧‧信號線驅動電路
YDR1‧‧‧掃描線驅動電路
YDR2‧‧‧掃描線驅動電路
II‧‧‧層間絕緣膜
圖1係概略表示第1實施形態之顯示裝置之俯視圖。
圖2係圖1之顯示裝置之像素之等效電路圖。
圖3係概略表示圖1之顯示裝置可採用之構造之一例之部分剖面圖。
圖4係表示上述第1實施形態之顯示裝置之部分剖面圖，且係表示驅動電晶體、電源線、連接電極、導電層及像素電極之圖。
圖5係表示上述第1實施形態之顯示裝置之俯視圖，且係表示圖3及圖4所示之導電層之全體之概略構造的圖。
圖6係將上述連接電極及導電層放大而表示之俯視圖。
圖7係表示上述第1實施形態之像素之配置構成之一例的概略圖。
圖8係表示採用上述第1實施形態之像素之配置構成，使偏移消除動作進行1次之情形時之、掃描線驅動電路之控制信號的時序圖。
圖9係表示採用上述第1實施形態之像素之配置構成，使偏移消除動作進行2次之情形時之、掃描線驅動電路之控制信號的時序圖。
圖10係表示上述第1實施形態之顯示裝置之變化例之部分剖面圖，且係表示驅動電晶體、電源線、連接電極、導電層及像素電極之圖。
圖11係表示上述第1實施形態之顯示裝置之另一變化例之部分剖面圖，且係表示驅動電晶體、電源線、導電層及像素電極之圖。
圖12係第2實施形態之顯示裝置之像素之等效電路圖。
圖13係表示上述第2實施形態之顯示裝置之部分剖面圖，且係表示驅動電晶體、電源線、連接電極、導電層及像素電極之圖。
圖14係表示上述第2實施形態之顯示裝置之變化例之部分剖面 圖，且係表示驅動電晶體、電源線、連接電極、導電層及像素電極之圖。
圖15係表示上述第2實施形態之顯示裝置之另一變化例之部分剖面圖，且係表示驅動電晶體、電源線、導電層及像素電極的圖。
圖16係第3實施形態之顯示裝置之像素之等效電路圖。
圖17係概略表示上述第3實施形態之顯示裝置可採用之構造之一例之部分剖面圖。
圖18係表示上述第3實施形態之顯示裝置之部分剖面圖，且係表示驅動電晶體、輸出開關、電源線、導電層及像素電極之圖。
圖19係表示上述第3實施形態之實施例1之顯示裝置之俯視圖，且係表示導電層之第1例之全體概略構造之圖。
圖20係表示上述第3實施形態之實施例1之顯示裝置之俯視圖，且係表示導電層之第2例之全體概略構造之圖。
圖21係表示上述第3實施形態之實施例1之像素之配置構成之概略圖。
圖22係表示上述第3實施形態之實施例1之圖素之俯視圖。
圖23係表示採用上述第3實施形態之實施例1之像素之配置構成，使偏移消除動作進行1次之情形時之、掃描線驅動電路之控制信號的時序圖。
圖24係表示採用上述第3實施形態之實施例1之像素之配置構成，使偏移消除動作進行2次之情形時之、掃描線驅動電路之控制信號的時序圖。
圖25係第4實施形態之顯示裝置之像素之等效電路圖。
圖26係表示上述第4實施形態之實施例1之顯示裝置之俯視圖，且係表示導電層之全體概略構造之圖。
圖27係表示上述第4實施形態之實施例2之顯示裝置之俯視圖， 且係表示導電層之全體概略構造之圖。
圖28係第5實施形態之顯示裝置之像素之等效電路圖。
圖29係表示上述第5實施形態之顯示裝置之部分剖面圖，且係表示驅動電晶體、電源線、導電層及像素電極之圖。
圖30係表示上述第5實施形態之實施例1之顯示裝置之俯視圖，且係表示導電層及電源線之全體概略構造之圖。
圖31係表示上述第5實施形態之實施例2之顯示裝置之俯視圖，且係表示導電層及電源線之全體概略構造之圖。
圖32係表示上述第5實施形態之實施例3之顯示裝置之俯視圖，且係表示導電層及電源線之全體概略構造之圖。
圖33係表示上述第5實施形態之圖素之俯視圖。
圖34係表示第6實施形態之顯示裝置之俯視圖，且係表示導電層、對向電極及電源線之全體概略構造之圖。
圖35係表示上述第5實施形態之顯示裝置之變化例之部分剖面圖，且係表示驅動電晶體、電源線、連接電極、導電層及像素電極的圖。
圖36係表示上述第5實施形態之顯示裝置之另一變化例之部分剖面圖，且係表示驅動電晶體、電源線、導電層及像素電極之圖。
圖37係概略表示第7實施形態之顯示裝置可採用之構造之一例之部分剖面圖。
圖38係表示上述第7實施形態之顯示裝置之部分剖面圖，且係表示驅動電晶體、電源線、導電層及像素電極之圖。
圖39係表示上述第7實施形態之顯示裝置之變化例之部分剖面圖，且係表示驅動電晶體、電源線、連接電極、導電層及像素電極之圖。
以下，一面參照圖式一面詳細說明第1實施形態之顯示裝置及顯示裝置之驅動方法。於該實施形態中，顯示裝置係主動矩陣式之顯示裝置，更詳細而言係主動矩陣式之有機EL(電致發光)顯示裝置。
圖1係概略表示本實施形態之顯示裝置之俯視圖。圖2係圖1之顯示裝置之像素之等效電路圖。圖3係概略表示圖1之顯示裝置可採用之構造之一例的部分剖面圖。再者，圖3中，係以顯示裝置之顯示面、即前表面或光出射面朝向上方、背面朝向下方之方式進行描繪。該顯示裝置係採用主動矩陣式驅動方式之上表面發光型之有機EL顯示裝置。
如圖1所示，本實施形態之顯示裝置例如作為2型以上之主動矩陣式之顯示裝置而構成，包含顯示面板DP、及控制顯示面板DP之動作之控制器12。於該實施形態中，顯示面板DP為有機EL面板。
顯示面板DP具備玻璃板等具有透光性之絕緣基板SUB、矩形狀排列於絕緣基板SUB之顯示區域R1上之m×n個像素PX、複數條(m/2條)之第1掃描線Sga(1~m/2)、複數條(m條)之第2掃描線Sgb(1~m)、複數條(m/2條)之第3掃描線Sgc(1~m/2)、複數條(m/2條)之重設配線Sgr(1~m/2)、及複數條(n條)之影像信號線VL(1~n)。
像素PX係於行方向Y排列m個、於列方向X上排列n個。第1掃描線Sga、第2掃描線Sgb及重設配線Sgr係於列方向X延伸而設置。重設配線Sgr係由相互電性連接之複數之電極形成。影像信號線VL係於行方向Y延伸而設置。
如圖1及圖2所示，顯示面板DP具有固定為高電位Pvdd之高電位電源線SLa、及固定於低電位Pvss之低電位電源電極SLb。高電位電源線SLa係連接於高電位電源，低電位電源電極SLb係連接於低電位電源(基準電位電源)。
顯示面板DP具備按像素PX之每列驅動第1掃描線Sga、第2掃描線 Sgb及第3掃描線Sgc之掃描線驅動電路YDR1、YDR2、及驅動影像信號線VL之信號線驅動電路XDR。掃描線驅動電路YDR1、YDR2及信號線驅動電路XDR係一體形成於絕緣基板SUB之顯示區域R1外側之非顯示區域R2上，且與控制器12一併構成驅動部10。
各像素PX包含顯示元件、及向顯示元件供給驅動電流之像素電路。顯示元件係例如自發光元件，於本實施形態中，係使用至少具備有機發光層作為光活性層之有機EL二極體OLED(以下僅稱為二極體OLED)。
如圖2所示，各像素PX之像素電路係根據包含電壓信號之影像信號而控制二極體OLED之發光的電壓信號方式之像素電路，且具有像素開關SST、驅動電晶體DRT、保持電容Cs、及輔助電容Cad。保持電容Cs及輔助電容Cad為電容器。輔助電容Cad係為調整發光電流量而設之元件。電容部Cel係二極體OLED本身之電容(二極體OLED之寄生電容)。二極體OLED亦作為電容器發揮功能。
各像素PX具備輸出開關BCT。於行方向Y上相鄰之複數之像素PX共用輸出開關BCT。於該實施形態中，於列方向X及行方向Y相鄰之4個像素PX共用1個輸出開關BCT。又，掃描線驅動電路YDR2(或掃描線驅動電路YDR1)上設有複數之重設開關RST。重設開關RST及重設配線Sgr係一對一地連接。
像素開關SST、驅動電晶體DRT、輸出開關BCT及重設開關RST於此係由同一導電型、例如N通道型之TFT(薄膜電晶體)構成。
於本實施形態之顯示裝置中，分別構成各驅動電晶體及各開關之TFT均係以相同步驟、相同層構造形成，且係於半導體層使用有多晶矽之頂閘極構造之薄膜電晶體。
像素開關SST、驅動電晶體DRT、輸出開關BCT、及重設開關RST之各者具有第1端子、第2端子、及控制端子。於本實施形態中， 將第1端子設為源極電極，將第2端子設為汲極電極，將控制端子設為閘極電極。
於像素PX之像素電路中，驅動電晶體DRT及輸出開關BCT係於高電位電源線SLa及低電位電源電極SLb之間與二極體OLED串列連接。高電位電源線SLa(高電位Pvdd)係設定為例如10V之電位，低電位電源電極SLb(低電位Pvss)係設定為例如1.5V之電位。
於輸出開關BCT中，汲極電極係連接於高電位電源線SLa，源極電極係連接於驅動電晶體DRT之汲極電極，閘極電極係連接於第1掃描線Sga。藉此，輸出開關BCT藉由來自第1掃描線Sga之控制信號BG(1~m/2)而控制接通(導通狀態)、斷開(非導通狀態)。輸出開關BCT應答控制信號BG而控制二極體OLED之發光時間。
於驅動電晶體DRT中，汲極電極係連接於輸出開關BCT之源極電極及重設配線Sgr，源極電極連接於二極體OLED之一方之電極(此處為陽極)。二極體OLED之另一方之電極(此處為陰極)係連接於低電位電源電極SLb。驅動電晶體DRT將與影像信號Vsig相應之電流量之驅動電流輸出至二極體OLED。
於像素開關SST中，源極電極係連接於影像信號線VL(1~n)，汲極電極係連接於驅動電晶體DRT之閘極電極，閘極電極係連接於作為信號寫入控制用閘極配線發揮功能之第2掃描線Sgb(1~m)。像素開關SST係藉由自第2掃描線Sgb供給之控制信號SG(1~m)而控制接通、斷開。而且，像素開關SST應答控制信號SG(1~m)而控制像素電路與影像信號線VL(1~n)之連接、非連接，且自對應之影像信號線VL(1~n)將影像信號Vsig或初始化信號Vini獲取至像素電路。
重設開關RST係每隔2行地設於掃描線驅動電路YDR2。重設開關RST係連接於驅動電晶體DRT之汲極電極與重設電源之間。於重設開關RST上，源極電極係連接於與重設電源連接之重設電源線SLc，汲 極電極係連接於重設配線Sgr，閘極電極係連接於作為重設控制用閘極配線發揮功能之第3掃描線Sgc。如上所述，重設電源線SLc係連接於重設電源，且固定為作為定電位之重設電位Vrst。
重設開關RST根據通過第3掃描線Sgc而被賦予之控制信號RG(1~m/2)，將重設電源線SLc及重設配線Sgr間切換為導通狀態(接通)或非導通狀態(斷開)。重設開關RST藉由切換為接通狀態，而使驅動電晶體DRT之源極電極之電位初始化。
另一方面，圖1所示之控制器12係形成於配置在顯示面板DP之外部之印刷電路板(未圖示)上，控制掃描線驅動電路YDR1、YDR2及信號線驅動電路XDR。控制器12接收自外部供給之數位影像信號及同步信號，並基於同步信號產生控制垂直掃描時序之垂直掃描控制信號、及控制水平掃描時序之水平掃描控制信號。
而且，控制器12將該等垂直掃描控制信號及水平掃描控制信號分別供給至掃描線驅動電路YDR1、YDR2及信號線驅動電路XDR，且與水平及垂直掃描時序同步而將數位影像信號及初始化信號供給至信號線驅動電路XDR。
信號線驅動電路XDR將藉由水平掃描控制信號之控制而於各水平掃描期間依序獲得之影像信號轉換成類比形式並將與灰階相應的影像信號Vsig並列供給至複數之影像信號線VL(1~n)。又，信號線驅動電路XDR將初始化信號Vini供給至影像信號線VL。
掃描線驅動電路YDR1、YDR2包含未圖示之移位暫存器、輸出緩衝器等，依序向下一段傳輸自外部供給之水平掃描起始脈衝，並經由輸出緩衝器向各列之像素PX供給3種控制信號、即控制信號BG(1~m/2)、SG(1~m)、RG(1~m/2)(圖2)。再者，像素PX中並非直接供給控制信號RG，而是於與控制信號RG相應之特定時序，自固定為重設電位Vrst之重設電源線SLc供給有特定之電壓。
藉此，第1掃描線Sga、第2掃描線Sgb及第3掃描線Sgc分別藉由控制信號BG、SG、RG而驅動。
其次，參照圖3詳細說明驅動電晶體DRT及二極體OLED之構成。
形成驅動電晶體DRT之N通道型之TFT具備半導體層SC。半導體層SC係形成於形成在絕緣基板SUB上之底塗層UC上。半導體層SC係例如包含p型區域及n型區域之多晶矽層。
半導體層SC係由閘極絕緣膜GI被覆。閘極絕緣膜GI上形成有驅動電晶體DRT之閘極電極G。閘極電極G係與半導體層SC對向。閘極絕緣膜GI及閘極電極G上形成有層間絕緣膜II。
層間絕緣膜II上進而形成有源極電極SE及汲極電極DE。源極電極SE及汲極電極DE係通過形成於層間絕緣膜II及閘極絕緣膜GI之接觸孔而分別連接於半導體層SC之源極區域及汲極區域。
於層間絕緣膜II、源極電極SE及汲極電極DE上，形成有具有絕緣性之平坦化膜PL。閘極絕緣膜GI、層間絕緣膜II及平坦化膜PL係作為第1絕緣膜發揮功能。
於平坦化膜PL上形成有連接電極AE及作為第1導電層之導電層OE。於該實施形態中，導電層OE及連接電極AE係由金屬(例如Al：鋁)形成。連接電極AE通過設於平坦化膜PL之接觸孔，而連接於驅動電晶體DRT之源極電極SE。平坦化膜PL、導電層OE及連接電極AE上形成有鈍化膜PS。鈍化膜PS係作為第2絕緣膜發揮功能。
二極體OLED包含像素電極PE、有機物層ORG、及對向電極CE。於該實施形態中，像素電極PE係陽極，對向電極CE係陰極。
於鈍化膜PS上形成有像素電極PE。像素電極PE係通過設於鈍化膜PS之接觸孔而連接於連接電極AE。像素電極PE係作為第2導電層發揮功能。像素電極PE係具有光反射性之背面電極。像素電極PE係由透明之電極層(例如，ITO：銦錫氧化物)及具有光反射性之電極層(例 如，Al)層疊而形成。
形成像素電極PE時，係於鈍化膜PS上堆積透明之導電材料(例如，ITO)，接著堆積具有光反射性之導電材料(例如，Al)，然後使用光微影法實施圖案化，藉此形成像素電極PE。
於鈍化膜PS上進而形成有間隔壁絕緣層PI。間隔壁絕緣層PI上於與像素電極PE對應之位置上設有貫通孔，或者，於與形成像素電極PE之行或列對應之位置上設有狹縫。此處，作為一例，間隔壁絕緣層PI係於與像素電極PE對應之位置上具有貫通孔。
於像素電極PE上作為活性層而形成有包含發光層之有機物層ORG。發光層係包含例如發光色為紅色、綠色、藍色、或無彩色之發光性有機化合物之薄膜。該有機物層ORG除了包含發光層外，亦可進而包含電洞注入層、電洞輸送層、電洞阻擋層、電子輸送層、電子注入層等。
間隔壁絕緣層PI及有機物層ORG係由對向電極CE被覆。於該例中，對向電極CE係於像素PX間相互連接之電極、即共通電極。又，於該例中，對向電極CE為陰極且係透光性之前表面電極。對向電極CE例如通過設於平坦化膜PL、鈍化膜PS及間隔壁絕緣層PI之接觸孔，而電性連接於形成在與源極電極SE及汲極電極DE同一層之電極配線(未圖示)。
於此種構造之二極體OLED中，自像素電極PE注入之電洞、及自對向電極CE注入之電子於有機物層ORG之內部再結合時，構成有機物層ORG之有機分子被激發而產生激子。該激子於放射去活之過程發光，該光自有機物層ORG經由透明之對向電極CE而向外部放出。
其次，參照圖3至圖6，詳細說明導電層OE及輔助電容Cad之構成。圖4係表示本實施形態之顯示裝置之部分剖面圖，且係表示驅動電晶體DRT、電源線PSH、連接電極AE、導電層OE及像素電極PE之 圖。圖5係表示本實施形態之顯示裝置之俯視圖，且係表示圖3及圖4所示之導電層OE之全體概略構造的圖。圖6係將上述連接電極AE及導電層OE放大而表示之俯視圖。
如圖3至圖6所示，導電層OE係與顯示區域R1全體對向而設。導電層OE於各像素PX具有1個開口，且於連接電極AE之周緣空開間隔而形成。
導電層OE於顯示區域R1之外側通過形成於平坦化膜PL之接觸孔CH而連接於電源線PSH。電源線PSH係連接於定電位之電源。於該實施形態中，電源線PSH係連接於高電位電源，且固定為高電位Pvdd。
導電層OE及像素電極PE相互對向而形成輔助電容Cad(電容部)。不利用半導體層便可形成輔助電容Cad。可於與利用半導體層之元件對向之區域形成輔助電容Cad，即可有效率地配置輔助電容Cad，因此，可提昇空間之利用效率。
又，於該實施形態中，顯示裝置係上表面發光型之顯示裝置，故可利用金屬(例如，Al)形成導電層OE。再者，於顯示裝置為下表面發光型之顯示裝置、或如液晶顯示裝置般為光透過型之顯示裝置之情形時，無法以金屬形成導電層OE。
其次，對複數之像素PX之配置構成進行說明。圖7係表示本實施形態之像素PX之配置構成之概略圖。
如圖7所示，像素PX係所謂之縱條紋像素。於列方向X上交錯排列有構成為顯示紅色之圖像之像素PX、構成為顯示綠色之圖像之像素PX、構成為顯示藍色之圖像之像素PX、及構成為顯示無彩色之圖像之像素PX。於行方向Y上排列有構成為顯示相同色之圖像之像素PX。
紅色(R)之像素PX、綠色(G)之像素PX、藍色(B)之像素PX及無彩色(W)之像素PX形成圖素P。於本實施例1中，圖素P具有4個(4色)之 像素PX，但並不限定於此，亦可進行各種變形。例如，於未設置無彩色之像素PX之情形時，圖素P亦可具有紅色、綠色及藍色之3個(3色)之像素PX。
輸出開關BCT係由相鄰之4個(行方向Y上相鄰之2個及列方向X上相鄰之2個)之像素PX共用。如上所述，第1掃描線Sga及第3掃描線Sgc之條數為m/2條。
再者，像素PX之配置構成並不限於本實施形態(圖7)，可進行各種變形。例如，像素PX亦可為所謂之RGBW正方像素。該情形時，例如，於偶數列配置紅色、綠色、藍色及無彩色之像素PX之任意2個，於奇數列配置其餘之2個。
此處，於本實施形態中，係以像素PX、圖素P之用語進行說明，但可將像素換成子像素。該情形時，圖素為像素。
其次，對以上述方式構成之顯示裝置(有機EL顯示裝置)之動作進行說明。圖8及圖9分別係表示動作顯示時之掃描線驅動電路YDR1、YDR2之控制信號之時序圖。
圖8係表示縱條紋像素中偏移消除期間為1次之情形，圖9係表示縱條紋像素中偏移消除期間為複數次(此處代表例為2次)之情形。因此，於本實施形態中，可使用圖8之控制信號或圖9之控制信號驅動顯示裝置。
掃描線驅動電路YDR1、YDR2例如根據起始信號(STV1~STV3)及時脈(CKV1~CKV3)產生與各水平掃描期間對應之1水平掃描期間之寬度(Tw-Starta)之脈衝，將此脈衝作為控制信號BG(1~m/2)、SG(1~m)、RG(1~m/2)輸出。此處，將1水平掃描期間設為1H。
像素電路之動作係劃分為於源極初始化期間Pis進行之源極初始化動作、於閘極初始化期間Pig進行之閘極初始化動作、於偏移消除期間Po進行之偏移消除(OC)動作、於影像信號寫入期間Pw進行之影 像信號寫入動作、及顯示期間Pd(發光期間)進行之顯示動作(發光動作)。
如圖8、圖9、圖1及圖2所示，首先，驅動部10進行源極初始化動作。於源極初始化動作中，自掃描線驅動電路YDR1、YDR2將控制信號SG設定為使像素開關SST為斷開狀態之位準(斷開電位：此處為低位準)，將控制信號BG設定為使輸出開關BCT為斷開狀態之位準(斷開電位：此處低位準)，將控制信號RG設定為使重設開關RST為接通狀態之位準(接通電位：此處為高位準)。
輸出開關BCT、像素開關SST分別為斷開(非導通狀態)、重設開關RST為接通(導通狀態)，而開始源極初始化動作。藉由使重設開關RST接通，將驅動電晶體DRT之源極電極及汲極電極重設為與重設電源之電位(重設電位Vrst)同電位，完成源極初始化動作。此處，重設電源(重設電位Vrst)係設定為例如-2V。
其次，驅動部10進行閘極初始化動作。於閘極初始化動作中，自掃描線驅動電路YDR1、YDR2將控制信號SG設定為使像素開關SST為接通狀態之位準(接通電位：此處為高位準)，將控制信號BG設定為使輸出開關BCT為斷開狀態之位準，將控制信號RG設定為使重設開關RST為接通狀態之位準。輸出開關BCT斷開，像素開關SST及重設開關RST接通，而開始閘極初始化動作。
於閘極初始化期間Pig，自影像信號線VL輸出之初始化信號Vini(初始化電壓)通過像素開關SST而被施加於驅動電晶體DRT之閘極電極。藉此，驅動電晶體DRT之閘極電極之電位被重設為與初始化信號Vini對應之電位，將前圖框之資訊初始化。初始化信號Vini之電壓位準設定為例如2V。
繼而，驅動部10進行偏移消除動作。控制信號SG變成接通電位、控制信號BG變成接通電位(高位準)、控制信號RG變成斷開電位 (低位準)。藉此，重設開關RST斷開，像素開關SST及輸出開關BCT接通，而開始閾值之偏移消除動作。
於偏移消除期間Po，通過影像信號線VL及像素開關SST而對驅動電晶體DRT之閘極電極賦予初始化信號Vini，驅動電晶體DRT之閘極電極之電位被固定。
又，輸出開關BCT處於接通狀態，電流自高電位電源線SLa流入驅動電晶體DRT。驅動電晶體DRT之源極電極之電位係將寫入源極初始化期間Pis之電位(重設電位Vrst)設為初始值，一面逐漸減少通過驅動電晶體DRT之汲極電極-源極電極間流入之電流量，一面吸收、補償驅動電晶體DRT之TFT特性偏差，並不斷向高電位側移位。於本實施形態中，偏移消除期間Po係設定為例如1μsec左右之時間。
於偏移消除期間Po結束時刻，驅動電晶體DRT之源極電極之電位變成Vini-Vth。再者，Vini係初始化信號Vini之電壓值，Vth係驅動電晶體DRT之閾值電壓。藉此，驅動電晶體DRT之閘極電極-源極電極間之電壓到達消除點(Vgs=Vth)，將相當於該消除點之電位差蓄積(保持)於保持電容Cs。再者，如圖9所示之例般，偏移消除期間Po可視需要設置複數次。
繼而，於影像信號寫入期間Pw，將控制信號SG設定為使像素開關SST為接通狀態之位準，將控制信號BG設定為使輸出開關BCT為接通狀態之位準，將控制信號RG設定為使重設開關RST為斷開狀態之位準。如此，像素開關SST及輸出開關BCT接通，重設開關RST斷開，而開始影像信號寫入動作。
於影像信號寫入期間Pw，自影像信號線VL通過像素開關SST而向驅動電晶體DRT之閘極電極寫入有影像信號Vsig。又，自高電位電源線SLa通過輸出開關BCT及驅動電晶體DRT，電流經由二極體OLED之電容部(寄生電容)Cel而流入低電位電源電極SLb。像素開關SST剛 接通後，驅動電晶體DRT之閘極電極之電位變成Vsig(R、G、B)，驅動電晶體DRT之源極電極之電位變成Vini-Vth+Cs(Vsig-Vini)/(Cs+Cel+Cad)。
再者，Vsig係影像信號Vsig之電壓值，Cs係保持電容Cs之電容，Cel係電容部Cel之電容，Cad係輔助電容Cad之電容。
其後，電流經由二極體OLED之電容部Cel流入低電位電源電極SLb，於影像信號寫入期間Pw結束時，驅動電晶體DRT之閘極電極之電位變成Vsig(R，G，B)，驅動電晶體DRT之源極電極之電位變成Vini-Vth+△V1+Cs(Vsig-Vini)/(Cs+Cel+Cad)。再者，流入驅動電晶體DRT之電流Idrt與電容Cs+Cel+Cad之關係係以下式表示，△V1係與根據下式決定之影像信號Vsig之電壓值、影像寫入期間Pw、電晶體之遷移率對應之源極電極之電位之位移。
此處，Idrt=β×(Vgs-Vth)2={(Vsig-Vini)×(Cel+Cad)/(Cs+Cel+Cad)}2。
β係以下式定義。
β=μ×Cox×W/2L
再者，W係驅動電晶體DRT之通道寬度、L係驅動電晶體DRT之通道長、μ係載體遷移率、Cox係每單位面積之閘極靜電電容。
藉此，對驅動電晶體DRT之遷移率之偏差進行修正。
最後，於顯示期間Pd，將控制信號SG設定為使像素開關SST為斷 開狀態之位準，將控制信號BG設定為使輸出開關BCT為接通狀態之位準，將控制信號RG設定為使重設開關RST為斷開狀態之位準。輸出開關BCT接通，像素開關SST及重設開關RST斷開，而開始顯示動作。
驅動電晶體DRT輸出與寫入至保持電容Cs之閘極控制電壓對應之電流量之驅動電流Ie。該驅動電流Ie被供給至二極體OLED。藉此，二極體OLED以與驅動電流Ie相應之亮度發光，而進行顯示動作。二極體OLED於1圖框期間後，在控制信號BG再次變成斷開電位之前維持發光狀態。
藉由於各像素PX中重複依序進行上述源極初始化動作、閘極初始化動作、偏移消除動作、影像信號寫入動作、及顯示動作，而顯示所需之圖像。
根據以上述方式構成之第1實施形態之顯示裝置及顯示裝置之驅動方法，顯示裝置具備複數之半導體層(SC)、第1絕緣膜(閘極絕緣膜GI、層間絕緣膜II及平坦化膜PL)、導電層OE(第1導電層)、第2絕緣膜(鈍化膜PS)、二極體OLED。
閘極絕緣膜GI、層間絕緣膜II及平坦化膜PL係設於複數之半導體層之上方。導電層OE係設於平坦化膜PL上，且由金屬形成。鈍化膜PS係設於平坦化膜PL及導電層OE上。二極體OLED具有設於鈍化膜PS上之像素電極PE(第2導電層)。
導電層OE及像素電極PE相互對向，而可形成輔助電容Cad(電容部)。不利用半導體層便可形成輔助電容Cad，故可於與利用半導體層之元件對向之區域形成輔助電容Cad。與利用半導體層形成輔助電容Cad之情形相比，可有效率地配置輔助電容Cad，故可提昇空間之利用效率。而且，可有助於像素PX之高精細化。
於顯示期間Pd，將驅動電晶體DRT之飽和區域之輸出電流Iel賦 予至二極體OLED而使其發光。此處，驅動電晶體DRT之增益係數若設為β，則輸出電流Iel係以下式表示。
Iel=β×{(Vsig-Vini-△V1)×(Cel+Cad)/(Cs+Cel+Cad)}2
β係以下式定義。
β=μ×Cox×W/2L
再者，W係驅動電晶體DRT之通道寬度、L係驅動電晶體DRT之通道長、μ係載體遷移率、Cox係每單位面積之閘極靜電電容。
因此，輸出電流Iel變成不依存於驅動電晶體DRT之閾值電壓Vth之值，從而可排除驅動電晶體DRT之閾值電壓之對於輸出電流Iel之偏差帶來的影響。
又，上述△V1係驅動電晶體DRT之遷移率μ越大則絕對值越大之值，故亦可補償遷移率μ之影響。因此，可抑制起因於該等偏差之顯示不良、條斑、粗糙感之產生，從而可進行高品質之圖像顯示。
據此，可獲得高精細之顯示裝置及顯示裝置之驅動方法。
此處，對上述第1實施形態之顯示裝置之變化例進行說明。圖10係表示第1實施形態之顯示裝置之變化例之部分剖面圖，且係表示驅動電晶體DRT、電源線PSH、連接電極AE、連接電極RE、導電層OE及像素電極PE的圖。圖11係表示第1實施形態之顯示裝置之另一變化例之部分剖面圖，且係表示驅動電晶體DRT、電源線PSH、導電層OE及像素電極PE的圖。
如圖10所示，導電層OE係由金屬(例如，Al)形成。連接電極AE及連接電極RE係由透明之導電材料(例如，ITO)形成。連接電極RE通過形成於平坦化膜PL之接觸孔CH而連接於電源線PSH。由ITO等形成連接電極AE及連接電極RE之後，利用Al等形成導電層OE。
又，雖未圖示，但於利用透明之導電材料形成連接電極AE及連接電極RE等時，可於顯示區域R1之外側，在電源線PSH或影像信號 線VL等配線上利用相同材料形成電極層。電極層具有防濕性，且暴露於大氣。即，可利用上述電極層覆蓋暴露於大氣之配線，故可減少配線(製品)之劣化。
如圖11所示，像素電極PE亦可通過設於平坦化膜PL及鈍化膜PS之接觸孔，直接連接於驅動電晶體DRT之源極電極SE。
其次，對第2實施形態之顯示裝置及顯示裝置之驅動方法進行說明。於該實施形態中，對與上述第1實施形態功能相同之部分附加相同符號，且省略其詳細說明。圖12係本實施形態之顯示裝置之像素之等效電路圖。圖13係表示本實施形態之顯示裝置之部分剖面圖，且係表示驅動電晶體DRT、電源線PSL、連接電極AE、導電層OE及像素電極PE的圖。
如圖12及圖13所示，導電層OE係於顯示區域R1之外側通過形成於平坦化膜PL之接觸孔CH而連接於電源線PSL。電源線PSL連接於定電位之電源。於該實施形態中，電源線PSL連接於低電位電源，且被固定為低電位Pvss。
導電層OE及像素電極PE相互對向，而形成輔助電容Cad(電容部)。不利用半導體層便可形成輔助電容Cad。可有效率地配置輔助電容Cad，故可提昇空間之利用效率。
根據以上述方式構成之第2實施形態之顯示裝置及顯示裝置之驅動方法，顯示裝置具備複數之半導體層(SC)、第1絕緣膜(閘極絕緣膜GI、層間絕緣膜II及平坦化膜PL)、導電層OE(第1導電層)、第2絕緣膜(鈍化膜PS)、二極體OLED。導電層OE連接於電源線PSL(低電位電源)。
導電層OE及像素電極PE相互對向，可形成輔助電容Cad(電容部)。由於不利用半導體層便可形成輔助電容Cad，故可於與利用半導體層之元件對向之區域形成輔助電容Cad。由於可提昇空間之利用效 率，故可有助於像素PX之高精細化。
此外，可獲得與上述第1實施形態相同之效果。
據此，可獲得高精細之顯示裝置及顯示裝置之驅動方法。
此處，對上述第2實施形態之顯示裝置之變化例進行說明。圖14係表示第2實施形態之顯示裝置之變化例之部分剖面圖，且係表示驅動電晶體DRT、電源線PSL、連接電極AE、連接電極RE、導電層OE及像素電極PE的圖。圖15係表示第2實施形態之顯示裝置之另一變化例之部分剖面圖，且係表示驅動電晶體DRT、電源線PSL、導電層OE及像素電極PE。
如圖14所示，導電層OE係由金屬(例如，Al)形成。連接電極AE及連接電極RE係由透明之導電材料(例如，ITO)形成。連接電極RE通過形成於平坦化膜PL之接觸孔CH而連接於電源線PSL。利用ITO等形成連接電極AE及連接電極RE後，利用Al等形成導電層OE。
又，雖未圖示，但於利用透明之導電材料形成連接電極AE及連接電極RE等時，亦可於顯示區域R1之外側，在電源線PSL或影像信號線VL等配線上利用相同材料形成電極層。電極層具有防濕性，且暴露於大氣。即，可利用上述電極層覆蓋暴露於大氣之配線，故可減少配線(製品)之劣化。
如圖15所示，像素電極PE亦可通過設於平坦化膜PL及鈍化膜PS之接觸孔，直接連接於驅動電晶體DRT之源極電極SE。
再者，上述第1及第2實施形態僅為示例，並不試圖限定發明範圍。上述第1及第2實施形態可於實施階段在不脫離其主旨之範圍內將構成要素變形而具體化。又，可藉由上述實施形態所揭示之複數之構成要素之適宜組合，而形成各種發明。例如，亦可自實施形態所示之所有構成要素中刪除若干構成要素。進而，亦可適宜組合不同實施形態中之構成要素。
例如，TFT之半導體層並不限於多晶矽，亦可由非晶矽構成。構成各開關之TFT、驅動電晶體DRT並不限於N通道型之TFT，亦可由P通道型之TFT形成。同樣地，重設開關RST只要由P通道型或N通道型之TFT形成便可。驅動電晶體DRT及開關之形狀、尺寸並不限於上述實施形態，而可視需要進行變更。
又，輸出開關BCT係設置一個而由4個像素PX共有之構成，但並不限於此，可視需要增減輸出開關BCT之數。例如，輸出開關BCT亦可逐一設置於像素PX。又，亦可由設為2列1行之2個像素PX共用1個輸出開關BCT，或者由設為2列4行之8個像素PX共用1個輸出開關BCT。
進而，亦可由1列之所有像素PX共用1個輸出開關BCT。該情形時，輸出開關BCT及第1掃描線Sga亦可設於掃描線驅動電路YDR2(YDR1)。即，於輸出開關BCT中，源極電極連接於高電位電源，汲極電極連接於重設配線Sgr，閘極電極連接於第1掃描線Sga。
進而，構成像素PX之自發光元件並不限於二極體(有機EL二極體)OLED，可應用能自發光之各種顯示元件形成。
輔助電容Cad只要連接於驅動電晶體DRT之源極電極及定電位之配線間便可。作為定電位之配線，可列舉高電位電源線SLa、低電位電源線SLb、或重設配線Sgr。
上述第1及第2實施形態並不限於上述顯示裝置及顯示裝置之驅動方法，可應用於各種顯示裝置及顯示裝置之驅動方法。
其次，將上述第1及第2實施形態、以及該等之變化例相關之事項示於以下之(A1)至(A10)。
(A1)一種顯示裝置，具備：複數之半導體層；第1絕緣膜，其設於上述複數之半導體層之上方； 第1導電層，其設於上述第1絕緣膜上，且由金屬形成；第2絕緣膜，其設於上述第1絕緣膜及第1導電層上；及顯示元件，其具有設於上述第2絕緣膜上之第2導電層；且上述第1導電層及第2導電層相互對向而形成電容部。
(A2)如(A1)之顯示裝置，其中上述第2導電層係由透明之電極層與具有光反射性之電極層層疊而形成。
(A3)如(A1)之顯示裝置，其更具備沿列方向及行方向設為矩陣狀之複數之像素；且上述複數之像素之各者具備：上述顯示元件，其連接於高電位電源及低電位電源間；驅動電晶體，其具有連接於上述顯示元件之源極電極、連接於重設配線之汲極電極、及閘極電極；輸出開關，其連接於上述高電位電源及驅動電晶體之汲極電極間，將上述高電位電源及驅動電晶體之汲極電極間切換為導通狀態或非導通狀態；像素開關，其連接於影像信號線及上述驅動電晶體之閘極電極間，切換是否將通過上述影像信號線而被賦予之信號獲取至上述驅動電晶體之閘極電極側；及保持電容，其連接於上述驅動電晶體之源極電極及閘極電極間；且上述驅動電晶體、輸出開關、像素開關及保持電容係利用上述複數之半導體層形成。
(A4)如(A3)之顯示裝置，其更具備：第1掃描線，其連接於上述輸出開關；第2掃描線，其連接於上述像素開關；掃描線驅動電路，其連接於上述第1掃描線及第2掃描線；及 信號線驅動電路，其連接於上述影像信號線。
(A5)如(A3)之顯示裝置，其中上述輸出開關係由上述複數之像素共用。
(A6)如(A1)之顯示裝置，其更具備沿列方向及行方向設為矩陣狀之複數之像素；上述複數之像素之各者具備：上述顯示元件，其連接於高電位電源及低電位電源間；驅動電晶體，其具有連接於上述顯示元件之源極電極、連接於重設配線之汲極電極、及閘極電極；像素開關，其連接於影像信號線及上述驅動電晶體之閘極電極間，切換是否將通過上述影像信號線而被賦予之信號獲取至上述驅動電晶體之閘極電極側；及保持電容，其連接於上述驅動電晶體之源極電極及閘極電極間；且上述驅動電晶體、像素開關及保持電容係利用上述半導體層形成。
(A7)如(A6)之顯示裝置，其更具備：掃描線驅動電路，其具有連接於上述高電位電源及重設配線間且將上述高電位電源及重設配線間切換為導通狀態或非導通狀態之輸出開關、及連接於上述輸出開關之第1掃描線；第2掃描線，其連接於上述掃描線驅動電路及像素開關；及信號線驅動電路，其連接於上述影像信號線。
(A8)如(A3)或(A6)之顯示裝置，其中上述複數之像素之各者更具備作為上述電容部之輔助電容；上述第1導電層連接於定電位之電源，上述第2導電層連接於上述驅動電晶體之源極電極。
(A9)如(A8)之顯示裝置，其中上述定電位之電源係上述高電位電源或低電位電源，上述第1導電層於顯示區域之外側連接於與上述定電位之電源連接的電源線。
(A10)如(A9)之顯示裝置，其更具備於上述顯示區域之外側形成於上述電源線上且具有防濕性之電極層，且上述電極層係暴露於大氣。
以下，一面參照圖式一面詳細說明第3實施形態之顯示裝置及顯示裝置之驅動方法。於該實施形態中，顯示裝置係主動矩陣式之顯示裝置，更詳細而言係主動矩陣式之有機EL(電致發光)顯示裝置。於該實施形態中，上述第1實施形態功能相同之部分附加相同符號，且省略其詳細說明。再者，上述圖1、圖2、圖7、圖8及圖9、以及該等圖之說明亦可適用於本實施形態之說明。
圖16係本實施形態之顯示裝置之像素之等效電路圖。圖17係概略表示本實施形態之顯示裝置可採用之構造之一例之部分剖面圖。再者，於圖3中，描述顯示裝置時係將其顯示面、即前表面或光出射面設為朝向上方，將其背面設為朝向下方。該顯示裝置係採用主動矩陣式驅動方式之上表面發光型之有機EL顯示裝置。
如圖16所示，顯示面板DP具有固定為高電位Pvdd之電源線PSH、固定為低電位Pvss之電源線PSL。於該實施形態中，以下將電源線PSH稱為高電位電源線PSH、將電源線PSL稱為低電位電源線PSL。高電位電源線PSH係連接於高電位電源，低電位電源線PSL係連接於低電位電源(基準電位電源)。
於像素PX之像素電路中，驅動電晶體DRT及輸出開關BCT係與二極體OLED串列連接於高電位電源線PSH(高電位電源)及低電位電源線PSL之間。高電位電源線PSH(高電位Pvdd)係設定為例如10V之電 位，低電位電源線PSL(低電位Pvss)係設定為例如1.5V之電位。
於輸出開關BCT，汲極電極連接於高電位電源線PSH(後述導電層OE)，源極電極連接於驅動電晶體DRT之汲極電極，閘極電極連接於第1掃描線Sga。藉此，輸出開關BCT藉由來自第1掃描線Sga之控制信號BG(1~m/2)進行接通(導通狀態)、斷開(非導通狀態)控制。輸出開關BCT應答控制信號BG而控制二極體OLED之發光時間。
於驅動電晶體DRT，汲極電極連接於輸出開關BCT之源極電極及重設配線Sgr，源極電極連接於二極體OLED之一方之電極(此處陽極)。二極體OLED之另一方之電極(此處陰極)連接於低電位電源線PSL。驅動電晶體DRT將與影像信號Vsig相應之電流量之驅動電流輸出至二極體OLED。
其次，參照圖17，詳細說明驅動電晶體DRT及二極體OLED之構成。
如圖17所示，形成驅動電晶體DRT之N通道型之TFT具備半導體層SC。半導體層SC係形成於絕緣基板SUB上形成之底塗層UC上。半導體層SC例如為包含p型區域與n型區域之多晶矽層。
半導體層SC係由閘極絕緣膜GI被覆。閘極絕緣膜GI上形成有第1導電層。作為第1導電層可列舉驅動電晶體DRT之閘極電極G。閘極電極G係與半導體層SC對向。閘極絕緣膜GI及閘極電極G上形成有層間絕緣膜II。
層間絕緣膜II上形成有第2導電層。作為第2導電層可列舉源極電極SE及汲極電極DE。源極電極SE及汲極電極DE係通過形成於層間絕緣膜II及閘極絕緣膜GI之接觸孔而分別連接於半導體層SC之源極區域及汲極區域。
層間絕緣膜II、源極電極SE及汲極電極DE上形成有具有絕緣性之平坦化膜PL。平坦化膜PL係作為第1絕緣膜發揮功能。換言之，平 坦化膜PL係設於相互設於不同層之複數之半導體層、第1導電層及第2導電層之上方。
平坦化膜PL上形成有第3導電層。作為第3導電層可列舉導電層OE。於該實施形態中，導電層OE係由金屬(例如Al：鋁)形成。平坦化膜PL及導電層OE上形成有鈍化膜PS。鈍化膜PS係作為第2絕緣膜發揮功能。
鈍化膜PS上設有第4導電層，第4導電層之上方設有第5導電層。二極體OLED包含作為第4導電層之像素電極PE、有機物層ORG、及作為第5導電層之對向電極CE。於該實施形態中，像素電極PE係陽極，對向電極CE係陰極。
鈍化膜PS上形成有像素電極PE。像素電極PE係通過設於鈍化膜PS之接觸孔CH3及設於平坦化膜PL之接觸孔而連接於源極電極SE。像素電極PE係具有光反射性之背面電極。像素電極PE係由透明之電極層及具有光反射性之電極層(例如，Al)層疊而形成。作為上述透明之電極層，可列舉例如ITO(銦錫氧化物)或IZO(銦鋅氧化物)。
形成像素電極PE時，係於鈍化膜PS上堆積透明之導電材料，接著堆積具有光反射性之導電材料，然後使用光微影法實施圖案化，藉此形成像素電極PE。
鈍化膜PS上更形成有間隔壁絕緣層PI。於間隔壁絕緣層PI在與像素電極PE相對應之位置設置貫通孔(觸排)、或者於與形成像素電極PE之行或列相對應之位置設置狹縫。此處，作為一例，間隔壁絕緣層PI係於與像素電極PE相對應之位置具有貫通孔PIa。
像素電極PE上作為活性層而形成有包含發光層之有機物層ORG。發光層係包含例如發光色為紅色、綠色、藍色、或無彩色之發光性有機化合物之薄膜。該有機物層ORG除了包含發光層外，亦可更包含電洞注入層、電洞輸送層、電洞阻擋層、電子輸送層、電子注入 層等。
再者，二極體OLED之發光色並非必需劃分為紅色、綠色、藍色、或無彩色，亦可僅為無彩色。該情形時，二極體OLED可藉由與紅色、綠色及藍色之彩色濾光片組合，而發出紅色、綠色、藍色、或無彩色之光。
間隔壁絕緣層PI及有機物層ORG係由對向電極CE被覆。於該例中，對向電極CE係於像素PX間相互連接之電極、即共通電極。又，於該例中，對向電極CE為陰極且為透光性之前表面電極。對向電極CE係由例如ITO或IZO形成。對向電極CE係於矩形框狀之非顯示區域R2電性連接於未圖示之低電位電源線PSL。
於此種構造之二極體OLED中，當自像素電極PE注入之電洞、與自對向電極CE注入之電子於有機物層ORG之內部再結合時，激發構成有機物層ORG之有機分子而產生激子。該激子於放射去活之過程發光，該光自有機物層ORG經由透明之對向電極CE而向外部放出。
其次，參照圖17及圖18，詳細說明輔助電容Cad之構成。圖18係表示本實施形態之顯示裝置之部分剖面圖，且係表示驅動電晶體DRT、輸出開關BCT、高電位電源線PSH及輔助電容Cad之圖。
導電層OE及像素電極PE相互對向，而形成輔助電容Cad(電容部)。導電層OE之電位固定為高電位Pvdd。不利用半導體層便可形成輔助電容Cad。可於與利用半導體層之元件對向之區域形成輔助電容Cad，即可有效率地配置輔助電容Cad，故可提昇空間之利用效率。
又，於該實施形態中，顯示裝置係上表面發光型之顯示裝置，故可利用金屬(例如，Al)形成導電層OE。再者，於顯示裝置為下表面發光型之顯示裝置、或如液晶顯示裝置般為光透過型之顯示裝置之情形時，無法利用金屬形成導電層OE。
其次，參照圖17至圖20，詳細說明導電層OE之構成。圖19係表 示本實施形態之實施例1之顯示裝置之俯視圖，且係表示導電層OE之第1例之全體概略構造的圖。圖20係表示本實施形態之實施例1之顯示裝置之俯視圖，且係表示導電層OE之第2例之全體概略構造的圖。
如圖19、圖17及圖18所示，導電層OE係設於顯示區域R1。導電層OE通過設於平坦化膜PL之接觸孔CH1而連接於輸出開關BCT之汲極電極AE。本實施例1中，像素PX係所謂之RGBW正方像素。輸出開關BCT係由相鄰之4個(行方向Y上相鄰之2個及列方向X上相鄰之2個)之像素PX共用。據此，接觸孔CH1係1個對相鄰之4個像素PX之比例進行設置。
導電層OE具有複數之切口OE1及複數之開口OE2。切口OE1及開口OE2只要任意地形成於導電層OE即可。藉由切口OE1，可減輕與該切口對向之配線(例如，第1掃描線Sga及第2掃描線Sgb)之負荷。藉由開口OE2，可減輕與該開口對向之配線(例如，第1掃描線Sga、第2掃描線Sgb及影像信號線VL)之負荷。
導電層OE係以相對於源極電極SE與像素電極PE之連接部為電性絕緣狀態之方式與上述連接部空開間隔而形成。例如，於形成有切口OE1、開口OE2之區域，藉由利用該等之區域而可確保上述導電層OE及連接部間之絕緣狀態。
導電層OE係延伸設置至非顯示區域R2為止。於非顯示區域R2，導電層OE係與高電位電源線PSH對向。導電層OE係通過設於平坦化膜PL之複數個部位之接觸孔CH2而連接於高電位電源線PSH。
此處，高電位電源線PSH電性連接於高電位電源(Pvdd)，設於非顯示區域R2之一邊，且於列方向X延伸。高電位電源線PSH係利用金屬(例如，Al)而形成於與源極電極SE及汲極電極DE等相同之層。高電位電源線PSH可利用相同材料而與源極電極SE及汲極電極DE等同時形成。
又，可利用設於平坦化膜PL上之導電層OE對像素PX賦予高電位Pvdd，故亦可不於層間絕緣膜II上設置設定為高電位Pvdd之高電位電源配線等。由於可有效利用層間絕緣膜II上之區域(配線及電極形成區域)，故即便於高精細化之顯示裝置中亦可確保像素PX之佈局面積。
如圖20、圖17及圖18所示，導電層OE(導電層OE之第2例)係與圖19所示之導電層OE(導電層OE之第1例)大致同樣地形成。此處，導電層OE形成有複數個，且形成為沿行方向Y延伸之帶狀。導電層OE係與位於相鄰之2個行之像素PX對向。導電層OE係於列方向X相互空開間隔地形成。導電層OE係自與影像信號線VL(圖1)對向之區域偏離而形成。因此，可減輕影像信號線VL等之負荷。
導電層OE具有複數之切口OE1。切口OE1係與第1掃描線Sga及第2掃描線Sgb等配線對向。因此，可減輕與切口OE1對向之配線之負荷。
又，導電層OE係設於平坦化膜PL上，故即便於高精細化之顯示裝置中亦可確保像素PX之佈局面積。
各導電層OE係延伸至非顯示區域R2為止且於非顯示區域R2與高電位電源線PSH對向。各導電層OE通過設於平坦化膜PL之接觸孔CH2而連接於高電位電源線PSH。
再者，導電層OE之構成並不限定於上述導電層OE之第1例(圖19)及第2例(圖20)，可進行各種變形。例如，導電層OE亦可形成為複數個，且形成為沿列方向X延伸之帶狀。又，導電層OE亦可形成為格子狀。
其次，對複數之像素PX之配置構成進行說明。表示本實施形態之實施例2之像素PX之配置構成之概略圖係如上述圖7所示。圖21係表示本實施形態之上述實施例1之像素PX之配置構成的概略圖。
如圖21所示，像素PX係所謂之RGBW正方像素。複數之像素PX 具有第1像素、於行方向Y上與第1像素相鄰之第2像素、於列方向X上與第1像素相鄰之第3像素、及於列方向X上與第2像素相鄰且於行方向Y上與第3像素相鄰之第4像素。第1至第4像素係紅色之像素PX、綠色之像素PX、藍色之像素PX、及無彩色之像素PX。圖素P具有第1至第4像素。
例如，於偶數列配置紅色、綠色、藍色及無彩色之像素PX之任意2個，於奇數列配置其餘之2個。於本實施例2中，係於奇數列配置紅色及綠色之像素PX，於偶數列配置藍色及無彩色之像素PX。輸出開關BCT係由第1至第4像素共用。
圖22係表示本實施形態之像素PX之俯視圖。於圖22中，表示的是由4個像素PX(1圖素P)共用輸出開關BCT之情形時之像素PX之構成。此處，代表例列舉RGBW正方配置像素。
如圖22所示，可知能夠刪除後述高電位電源線SLa。如上述般，可利用導電層OE供給高電位Pvdd之電源。藉此，如上述般即便於高精細化之顯示裝置中亦可確保像素PX之佈局面積。
為有效率地配置像素電路內之元件，共用(共有)輸出開關BCT之4個像素PX係將驅動電晶體DRT、像素開關SST、保持電容Cs、輔助電容Cad、第2掃描線Sgb以輸出開關BCT為中心，在行方向Y及列方向X上配置為大致線對稱。又，於行方向Y上鄰接之像素中，像素開關SST與影像信號線VL之連接部為共通化。
此處，於本實施形態中，係以像素PX、圖素P之用語進行說明，但可將像素換成子像素。該情形時，圖素為像素。
其次，對以上述方式構成之顯示裝置(有機EL顯示裝置)之動作進行說明。圖23及圖24分別係表示動作顯示時之掃描線驅動電路YDR1、YDR2之控制信號的時序圖。
圖23係表示RGBW正方像素中偏移消除期間為1次之情形，圖24 係表示RGBW正方像素中偏移消除期間為複數次(此處代表例為2次)之情形。又，此處，可利用上述圖8作為表示縱條紋像素中偏移消除期間為1次之情形之圖，且可利用上述圖9作為表示縱條紋像素中偏移消除期間為複數次(此處代表例為2次)之情形之圖。
因此，於上述實施例2之情形時，可使用圖8之控制信號或圖9之控制信號驅動顯示裝置。而且，於上述實施例1之情形時，可使用圖23之控制信號或圖24之控制信號驅動顯示裝置。
掃描線驅動電路YDR1、YDR2例如根據起始信號(STV1~STV3)及時脈(CKV1~CKV3)生成與各水平掃描期間對應之1水平掃描期間之寬度(Tw-Starta)之脈衝，並將此脈衝作為控制信號BG(1~m/2)、SG(1~m)、RG(1~m/2)輸出。此處，將1水平掃描期間設為1H。
像素電路之動作係劃分為源極初始化期間Pis中進行之源極初始化動作、閘極初始化期間Pig中進行之閘極初始化動作、偏移消除期間Po中進行之偏移消除(OC)動作、影像信號寫入期間Pw中進行之影像信號寫入動作、顯示期間Pd(發光期間)中進行之顯示動作(發光動作)。
如圖8、圖9、圖23及圖24、以及圖1及圖16所示，首先，驅動部10進行源極初始化動作。於源極初始化動作中，自掃描線驅動電路YDR1、YDR2，將控制信號SG設定為使像素開關SST為斷開狀態之位準(斷開電位：此處為低位準)，將控制信號BG設定為使輸出開關BCT為斷開狀態之位準(斷開電位：此處為低位準)，將控制信號RG設定為使重設開關RST為接通狀態之位準(接通電位：此處為高位準)。
輸出開關BCT、像素開關SST分別斷開(非導通狀態)、重設開關RST接通(導通狀態)，而開始源極初始化動作。藉由重設開關RST接通，驅動電晶體DRT之源極電極及汲極電極被重設為與重設電源之電位(重設電位Vrst)同電位，源極初始化動作完成。此處，重設電源(重 設電位Vrst)係設定為例如-2V。
其次，驅動部10進行閘極初始化動作。於閘極初始化動作中，自掃描線驅動電路YDR1、YDR2，將控制信號SG設定為使像素開關SST為接通狀態之位準(接通電位：此處為高位準)，將控制信號BG設定為使輸出開關BCT為斷開狀態之位準，將控制信號RG設定為使重設開關RST為接通狀態之位準。輸出開關BCT斷開，像素開關SST及重設開關RST接通，而開始閘極初始化動作。
於閘極初始化期間Pig，自影像信號線VL輸出之初始化信號Vini(初始化電壓)通過像素開關SST而施加於驅動電晶體DRT之閘極電極。藉此，驅動電晶體DRT之閘極電極之電位被重設為與初始化信號Vini相對應之電位，使前圖框之資訊初始化。初始化信號Vini之電壓位準係設定為例如2V。
繼而，驅動部10進行偏移消除動作。控制信號SG變成接通電位，控制信號BG變成接通電位(高位準)，控制信號RG變成斷開電位(低位準)。藉此重設開關RST斷開，像素開關SST及輸出開關BCT接通，而開始閾值之偏移消除動作。
於偏移消除期間Po，於驅動電晶體DRT之閘極電極通過影像信號線VL及像素開關SST而被賦予有初始化信號Vini，驅動電晶體DRT之閘極電極之電位被固定。
又，輸出開關BCT處於接通狀態，電流自高電位電源線PSH(導電層OE)流入驅動電晶體DRT。驅動電晶體DRT之源極電極之電位係將寫入至源極初始化期間Pis之電位(重設電位Vrst)設為初始值，一面逐漸減少通過驅動電晶體DRT之汲極電極-源極電極間流入之電流量，一面吸收、補償驅動電晶體DRT之TFT特性偏差並不斷向高電位側移位。於本實施形態中，偏移消除期間Po係設定為例如1μsec左右之時間。
於偏移消除期間Po結束時刻，驅動電晶體DRT之源極電極之電位變成Vini-Vth。再者，Vini係初始化信號Vini之電壓值，Vth係驅動電晶體DRT之閾值電壓。藉此，驅動電晶體DRT之閘極電極-源極電極間之電壓到達消除點(Vgs=Vth)，將相當於該消除點之電位差蓄積(保持)於保持電容Cs。再者，如圖9及圖24所示之例般，偏移消除期間Po視需要亦可設置複數次。
繼而，於影像信號寫入期間Pw，將控制信號SG設定為使像素開關SST為接通狀態之位準，將控制信號BG設定為使輸出開關BCT為接通狀態之位準，將控制信號RG設定為使重設開關RST為斷開狀態之位準。若如此，像素開關SST及輸出開關BCT接通，重設開關RST斷開，而開始影像信號寫入動作。
於影像信號寫入期間Pw，自影像信號線VL通過像素開關SST而於驅動電晶體DRT之閘極電極寫入有影像信號Vsig。又，電流自高電位電源線PSH通過輸出開關BCT及驅動電晶體DRT，經由二極體OLED之電容部(寄生電容)Cel而流入低電位電源線PSL。像素開關SST剛接通後，驅動電晶體DRT之閘極電極之電位變成Vsig(R、G、B、W)，驅動電晶體DRT之源極電極之電位變成Vini-Vth+Cs(Vsig-Vini)/(Cs+Cel+Cad)。
再者，Vsig係影像信號Vsig之電壓值，Cs係保持電容Cs之電容，Cel係電容部Cel之電容，Cad係輔助電容Cad之電容。
其後，電流經由二極體OLED之電容部Cel而流入低電位電源線PSL，於影像信號寫入期間Pw結束時，驅動電晶體DRT之閘極電極之電位變成Vsig(R、G、B、W)，驅動電晶體DRT之源極電極之電位變成Vini-Vth+△V1+Cs(Vsig-Vini)/(Cs+Cel+Cad)。再者，流入驅動電晶體DRT之電流Idrt與電容Cs+Cel+Cad之關係係由上述式(數1)表示。藉此，驅動電晶體DRT之遷移率之偏差得到修正。
最後，於顯示期間Pd，將控制信號SG設定為使像素開關SST為斷開狀態之位準，將控制信號BG設定為使輸出開關BCT為接通狀態之位準，將控制信號RG設定為使重設開關RST為斷開狀態之位準。輸出開關BCT接通，像素開關SST及重設開關RST斷開，而開始顯示動作。
驅動電晶體DRT輸出與寫入至保持電容Cs之閘極控制電壓相對應之電流量之驅動電流Iel。該驅動電流Iel被供給至二極體OLED。藉此，二極體OLED以與驅動電流Iel相應之亮度發光，而進行顯示動作。二極體OLED於1圖框期間後，在控制信號BG再次變成斷開電位之前維持發光狀態。
藉由於各像素PX中依序重複進行上述源極初始化動作、閘極初始化動作、偏移消除動作、影像信號寫入動作、及顯示動作，而顯示所需之圖像。
根據以上述方式構成之第3實施形態之顯示裝置及顯示裝置之驅動方法，顯示裝置具備第1絕緣膜(平坦化膜PL)、第3導電層(導電層OE)、第2絕緣膜(鈍化膜PS)、及具有第4導電層(像素電極PE)之顯示元件(二極體OLED)。
平坦化膜PL係設於相互形成於不同層之半導體層(半導體層SC)、第1導電層(閘極電極G)及第2導電層(源極電極SE、汲極電極DE、影像信號線VL)之上方。導電層OE係連接於設於平坦化膜PL上之高電位電源線PSH(高電位電源)。
可利用導電層OE將高電位電源供給至像素PX，故可刪除作為第2導電層之後述高電位電源線SLa。藉此，如上述般即便於高精細化之顯示裝置中亦可確保像素PX之佈局面積。
導電層OE及像素電極PE相互對向，可形成輔助電容Cad(電容部)。不利用半導體層便可形成輔助電容Cad，故可於與利用半導體層 之元件對向之區域形成輔助電容Cad。與利用半導體層形成輔助電容Cad之情形相比，可有效率地配置輔助電容Cad，故可提昇空間之利用效率。而且，可有助於像素PX之高精細化。
顯示裝置具備複數之影像信號線VL、複數之掃描線(第1掃描線Sga、第2掃描線Sgb、第3掃描線Sgc)、複數之重設配線Sgr、及複數之像素PX。各像素PX具有驅動電晶體DRT、二極體OLED、像素開關SST、輸出開關BCT、保持電容Cs、輔助電容Cad。
二極體OLED係連接於高電位電源線PSH與低電位電源線PSL之間。驅動電晶體DRT具有連接於二極體OLED之源極電極、連接於重設配線Sgr之汲極電極、及閘極電極。輸出開關BCT係連接於導電層OE與驅動電晶體DRT之汲極電極之間，將導電層OE與驅動電晶體DRT之汲極電極之間切換為導通狀態或非導通狀態。
像素開關SST係連接於影像信號線VL與驅動電晶體DRT之閘極電極G之間，切換是否將通過影像信號線VL而被賦予之影像信號Vsig獲取至驅動電晶體DRT之閘極電極G側。保持電容Cs係連接於驅動電晶體DRT之源極電極SE及閘極電極G間。驅動電晶體DRT、輸出開關BCT、像素開關SST及保持電容Cs係利用複數之半導體層而形成。
複數之像素PX之中、於行方向Y上相鄰之複數之像素PX共用輸出開關BCT。於該實施形態中，4個像素PX共用1個輸出開關BCT。
與於各像素PX逐個設置輸出開關BCT之情形相比，可將輸出開關BCT之個數減少為1/4，可將第1掃描線Sga、第3掃描線Sgc及重設配線Sgr之條數減少為1/2，可將重設開關RST之個數減少為1/2。因此，可實現顯示裝置之狹邊框化，從而可實現高精細化、或可獲得高精細之顯示裝置。
此外，本實施形態之顯示裝置及顯示裝置之驅動方法可獲得與上述第1實施形態相同之效果。
據此，可獲得高精細之顯示裝置及顯示裝置之驅動方法。
其次，對第4實施形態之顯示裝置及顯示裝置之驅動方法進行說明。於該實施形態中，對與上述第3實施形態功能相同之部分附加相同符號，且省略其詳細說明。
圖25係第4實施形態之顯示裝置之像素PX之等效電路圖。圖26係表示第4實施形態之實施例1之顯示裝置之俯視圖，且係表示導電層OE、QE之全體概略構造之圖。
如圖25及圖26所示，形成有平坦化膜PL上之第3導電層不僅具有導電層OE且具有導電層QE。於該實施形態中，導電層QE係由金屬(例如Al：鋁)形成。導電層QE可利用相同採用而與導電層OE等同時形成。
導電層QE係形成為複數個，且形成為沿行方向Y延伸之帶狀。導電層QE係與位於相鄰之2個行之像素PX對向。導電層OE及導電層QE係於列方向X上交錯排列，且相互空開間隔而形成。導電層QE係自與影像信號線VL(圖1)對向之區域偏離而形成。因此，可減輕影像信號線VL等之負荷。再者，導電層OE及導電層QE亦可具有上述第3實施形態所示之切口。
導電層QE係以相對於源極電極SE與像素電極PE之連接部為電性絕緣狀態之方式與上述連接部空開間隔而形成。
又，導電層QE亦設於平坦化膜PL上，故即便於高精細化之顯示裝置中亦可確保像素PX之佈局面積。
各導電層QE延伸至非顯示區域R2為止，且於非顯示區域R2與低電位電源線PSL對向。各導電層QE係通過設於平坦化膜PL之接觸孔CH4而連接於低電位電源線PSL。
此處，低電位電源線PSL係電性連接於低電位電源(Pvss)，設於非顯示區域R2之一邊，於列方向X上延伸，且與高電位電源線PSH並 排。低電位電源線PSL係利用金屬(例如，Al)而形成於與高電位電源線PSH、源極電極SE及汲極電極DE等相同之層。低電位電源線PSL可利用相同材料而與低電位電源線PSL等同時形成。
又，於該實施形態中，亦可利用導電層OE對像素PX賦予高電位Pvdd，故亦可不於層間絕緣膜II上設置設定為高電位Pvdd的高電位電源配線等。由於可有效地利用層間絕緣膜II上之區域(配線及電極形成區域)，故即便於高精細化之顯示裝置中亦可確保像素PX之佈局面積。
行方向Y上相鄰之複數之像素PX共用輸出開關BCT。於該實施形態中，列方向X及行方向Y上相鄰之8個(2列4行)之像素PX共用1個輸出開關BCT。因此，1個輸出開關BCT對上述8個像素PX賦予高電位Pvdd之電源。
於與導電層QE對向之像素PX中，輔助電容Cad係使導電層QE及像素電極PE相互對向而形成。再者，於與導電層OE對向之像素PX中，輔助電容Cad係使導電層OE及像素電極PE相互對向而形成。可將導電層OE之電位固定為低電位Pvss。
又，該情形時，亦不利用半導體層便可形成輔助電容Cad。可於與利用半導體層之元件對向之區域形成輔助電容Cad，即可有效率地配置輔助電容Cad，故可提昇空間之利用效率。
圖27係表示第4實施形態之實施例2之顯示裝置之俯視圖，且係表示導電層OE、QE之全體概略構造之圖。
如圖25及圖27所示，導電層OE及導電層QE係與圖26所示之導電層OE、QE大致同樣地形成。於本實施例2中，導電層OE與導電層QE之比率為1：2。此處，導電層QE亦設於平坦化膜PL上，故即便於高精細化之顯示裝置中亦可確保像素PX之佈局面積。
行方向Y上相鄰之複數之像素PX共用輸出開關BCT。於該實施形 態中，列方向X及行方向Y上相鄰之12個(2列6行)之像素PX共用1個輸出開關BCT。因此，1個輸出開關BCT對上述12個像素PX賦予高電位Pvdd之電源。
根據以上述方式構成之第4實施形態之顯示裝置及顯示裝置之驅動方法，顯示裝置具備第1絕緣膜(平坦化膜PL)、第3導電層(導電層OE、QE)、第2絕緣膜(鈍化膜PS)、及具有第4導電層(像素電極PE)之顯示元件(二極體OLED)。作為本實施形態之顯示裝置之驅動方法，可採用上述第3實施形態之顯示裝置之驅動方法。因此，可獲得與上述第3實施形態相同之效果。
輔助電容Cad(電容部)係將導電層OE及像素電極PE相互對向而形成，或將導電層QE及像素電極PE相互對向而形成。不利用半導體層便可形成輔助電容Cad，故可有效率地配置輔助電容Cad。
又，於平坦化膜PL上不僅可配置導電層OE，且亦可配置導電層QE，故可擴大第3導電層之佈局之範圍。
進而，於本實施形態中，顯示區域R1之導電層QE係連接於低電位電源線PSL，且設定為低電位Pvss。因此，可緩和亮度梯度。再者，針對亮度梯度緩和利用第5實施形態進行說明。
據此，可獲得高精細之顯示裝置及顯示裝置之驅動方法。
其次，對第5實施形態之顯示裝置及顯示裝置之驅動方法進行說明。於該實施形態中，對與上述第3實施形態功能相同之部分附加相同符號，且省略其詳細說明。
圖28係本實施形態之顯示裝置之像素PX之等效電路圖。圖29係表示本實施形態之顯示裝置之部分剖面圖，且係表示驅動電晶體DRT、低電位電源線PSL及輔助電容Cad的圖。
如圖28及圖29所示，第3導電層具有導電層QE。導電層QE及像素電極PE相互對向，而形成輔助電容Cad(電容部)。導電層QE之電位 係固定為低電位Pvss。不利用半導體層便可形成輔助電容Cad。可有效率地配置輔助電容Cad，故可提昇空間之利用效率。又，於該實施形態中，顯示裝置係上表面發光型之顯示裝置，可利用金屬(例如，Al)形成導電層QE。
其次，參照圖28至圖32，詳細說明導電層QE及低電位電源線PSL之構成。圖30係表示本實施形態之實施例1之顯示裝置之俯視圖，且係表示導電層QE及低電位電源線PSL之全體概略構造的圖。圖31係表示本實施形態之實施例2之顯示裝置之俯視圖，且係表示導電層QE及低電位電源線PSL之全體概略構造的圖。圖32係表示本實施形態之實施例3之顯示裝置之俯視圖，且係表示導電層QE及低電位電源線PSL之全體概略構造的圖。
如圖30、圖28及圖29所示，低電位電源線PSL係設於矩形框狀之非顯示區域R2。低電位電源線PSL係一體地形成為矩形框狀。低電位電源線PSL上連接有端子T1、T2。此處，低電位電源線PSL及端子T1、T2係一體地形成。低電位電源線PSL及端子T1、T2係利用金屬(例如，Al)形成於與源極電極SE及汲極電極DE等相同之層。低電位電源線PSL及端子T1、T2可利用相同材料而與源極電極SE及汲極電極DE等同時形成。低電位電源線PSL係經由端子T1、T2而連接於低電位電源(Pvss)，且固定為定電位(低電位Pvss)。
導電層QE係設於顯示區域R1。導電層QE具有複數之開口QE1。開口QE1只要任意地形成於導電層QE即可。藉由開口QE1，可減輕與該開口對向之配線(例如，第1掃描線Sga、第2掃描線Sgb及影像信號線VL)之負荷。
導電層QE係以相對於源極電極SE與像素電極PE之連接部為電性絕緣狀態之方式與上述連接部空開間隔而形成。例如於形成有開口QE1之區域，藉由利用該等區域可確保上述導電層QE及連接部間之絕 緣狀態。
導電層QE係延伸設置至非顯示區域R2為止。於非顯示區域R2，導電層QE係與低電位電源線PSL對向。導電層QE係通過設於平坦化膜PL之複數個部位之接觸孔CH4而連接於低電位電源線PSL。接觸孔CH4係設於非顯示區域R2之各邊。此處，接觸孔CH4係於非顯示區域R2之各邊以大致等間隔設有複數個。
如圖31、圖28及圖29所示，低電位電源線PSL係設於非顯示區域R2之一邊。低電位電源線PSL係形成為帶狀且於列方向X延伸。低電位電源線PSL上連接有端子T1、T2。此處，低電位電源線PSL及端子T1、T2係一體地形成。低電位電源線PSL等係由金屬(例如，Al)形成。低電位電源線PSL係固定為定電位(低電位Pvss)。
第2導電層除了具有低電位電源線PSL等以外，亦具有輔助電極RE。輔助電極RE係設於相對於顯示區域R1為低電位電源線PSL之相反側之非顯示區域R2。輔助電極RE係形成為帶狀且於列方向X延伸。輔助電極RE亦由金屬(例如，Al)形成。
導電層QE係設於顯示區域R1。導電層QE具有複數之開口QE1。導電層QE係以相對於源極電極SE與像素電極PE之連接部為電性絕緣狀態之方式與上述連接部空開間隔而形成。
導電層QE係延伸設置至非顯示區域R2為止。於非顯示區域R2，導電層QE係一方與低電位電源線PSL對向，另一方與輔助電極RE對向。導電層QE通過設於平坦化膜PL之複數個部位之接觸孔CH4而連接於低電位電源線PSL。又，導電層QE通過設於平坦化膜PL之複數個部位之接觸孔CH5而連接於輔助電極RE。
此處，若將設有端子T1、T2(外引線接合之焊墊)之側設為下側，則低電位電源線PSL係位於非顯示區域R2之下側，輔助電極RE係位於非顯示區域R2之上側。
如圖32、圖28及圖29所示，作為第1低電位電源線之低電位電源線PSL1(PSL)係設於非顯示區域R2之一邊。低電位電源線PSL1係形成為帶狀且於行方向Y延伸。低電位電源線PSL1上連接有端子T1。此處，低電位電源線PSL1及端子T1係一體地形成。
作為第2低電位電源線之低電位電源線PSL2(PSL)係設於非顯示區域R2之另一邊。低電位電源線PSL2係位於相對於顯示區域R1為低電位電源線PSL1之相反側之非顯示區域R2。低電位電源線PSL2係形成為帶狀且於行方向Y延伸。低電位電源線PSL2上連接有端子T2。此處，低電位電源線PSL2及端子T2係一體地形成。低電位電源線PSL1、PSL2等係由金屬(例如，Al)形成。低電位電源線PSL1、PSL2係固定為定電位(低電位Pvss)。
導電層QE係設於顯示區域R1。導電層QE具有複數之開口QE1。導電層QE係以相對於源極電極SE與像素電極PE之連接部為電性絕緣狀態之方式與上述連接部空開間隔而形成。
導電層QE係延伸設置至非顯示區域R2為止。於非顯示區域R2，導電層QE係一方與低電位電源線PSL1對向，另一方與低電位電源線PSL2對向。導電層QE通過設於平坦化膜PL之複數個部位之接觸孔CH4而連接於低電位電源線PSL1、PSL2。
上述實施例1至3之導電層QE可形成為格子狀(網格狀)。但，導電層QE之形狀並不限定於上述例，可進行各種變形。例如，導電層QE亦可設為於列方向X或行方向Y延伸之條紋狀。
圖33係表示本實施形態之像素PX之俯視圖。圖33中，表示的是由4個像素PX(1圖素P)共用輸出開關BCT之情形時之像素PX之構成。此處，代表例列舉RGBW正方配置像素。
如圖33所示，第2導電層具有高電位電源線SLa。於顯示區域R1，高電位電源線SLa係於行方向Y延伸而形成。高電位電源線SLa係 延伸設置至非顯示區域R2為止，且連接於高電位電源線PSH。於輸出開關BCT之汲極電極AE經由高電位電源線SLa而被賦予高電位電源。其原因在於，第3導電層不具有設定為高電位Pvdd之導電層OE。
為有效率地配置像素電路內之元件，共用(共有)輸出開關BCT之4個像素PX係將驅動電晶體DRT、像素開關SST、保持電容Cs、輔助電容Cad、第2掃描線Sgb以輸出開關BCT為中心，在行方向Y及列方向X配置為大致線對稱。
根據以上述方式構成之第5實施形態之顯示裝置及顯示裝置之驅動方法，顯示裝置具備第1絕緣膜(平坦化膜PL)、第3導電層(導電層QE)、第2絕緣膜(鈍化膜PS)、及具有第4導電層(像素電極PE)之顯示元件(二極體OLED)。作為本實施形態之顯示裝置之驅動方法，可採用上述第3實施形態之顯示裝置之驅動方法。
輔助電容Cad(電容部)係使導電層QE及像素電極PE相互對向而形成。不利用半導體層便可形成輔助電容Cad，故可有效率地配置輔助電容Cad。因此，可獲得與上述第3實施形態相同之效果。
作為第5導電層之對向電極CE係光提取側之電極，且由ITO或IZO等透明之導電材料形成。然而，與金屬材料相比，上述材料之電阻值高，故有可能產生因對向電極CE之電位降引起之亮度分佈。然而，於本實施形態中，不僅低電位電源線PSL設定為低電位Pvss，連接於低電位電源線PSL之顯示區域R1之導電層QE、非顯示區域R2之輔助電極RE亦設定為低電位Pvss。
可緩和僅非顯示區域R2之低電位電源線PSL設定為低電位Pvss時產生之電位梯度，且可緩和因低電位Pvss之梯度引起之亮度梯度。而且，由於對顯示區域R1全體設置導電層QE，故可較上述第4實施形態進而緩和亮度梯度。
據此，可獲得高精細之顯示裝置及顯示裝置之驅動方法。
其次，對第6實施形態之顯示裝置及顯示裝置之驅動方法進行說明。於該實施形態中，對與上述第5實施形態功能相同之部分附加相同符號，且省略其詳細說明。圖34係表示本實施形態之顯示裝置之俯視圖，且係表示導電層QE、對向電極CE及低電位電源線PSL之全體概略構造的圖。
如圖34所示，低電位電源線PSL1及低電位電源線PSL2係設於非顯示區域R2之一邊。低電位電源線PSL1係形成為帶狀且於行方向Y延伸，且連接於端子T1。此處，低電位電源線PSL1及端子T1係一體地形成。低電位電源線PSL2係形成為帶狀且於行方向Y延伸，且連接於端子T2。此處，低電位電源線PSL2及端子T2係一體地形成。
於非顯示區域R2之一邊，導電層QE係與低電位電源線PSL1及低電位電源線PSL2對向。導電層QE係通過設於平坦化膜PL之複數個部位之接觸孔CH4而連接於低電位電源線PSL1、PSL2。
作為第5導電層之對向電極CE於顯示區域R1及非顯示區域R2係與導電層QE對向。對向電極CE係於隔著顯示區域R1之非顯示區域R2之2個部位連接於導電層QE。
此處，對向電極CE於非顯示區域R2之一邊係通過形成於鈍化膜PS及間隔壁絕緣層PI(若間隔壁絕緣層PI未位於此則僅鈍化膜PS)之接觸孔CH6而連接於導電層QE。又，對向電極CE於非顯示區域R2之另一邊係通過形成於鈍化膜PS及間隔壁絕緣層PI(若間隔壁絕緣層PI未位於此則僅鈍化膜PS)之接觸孔CH7而連接於導電層QE。
再者，對向電極CE與導電層QE亦可於3個部位以上連接。例如，對向電極CE與導電層QE可於非顯示區域R2之3邊連接，亦可於非顯示區域R2之全體之4邊連接。
根據以上述方式構成之第6實施形態之顯示裝置及顯示裝置之驅動方法，顯示裝置具備第1絕緣膜(平坦化膜PL)、第3導電層(導電層 QE)、第2絕緣膜(鈍化膜PS)、及具有第4導電層(像素電極PE)之顯示元件(二極體OLED)。作為本實施形態之顯示裝置之驅動方法，可採用上述第3實施形態之顯示裝置之驅動方法。
輔助電容Cad(電容部)係使導電層QE及像素電極PE相互對向而形成。不利用半導體層便可形成輔助電容Cad，故可有效率地配置輔助電容Cad。連接於低電位電源線PSL之顯示區域R1之導電層QE係設定為低電位Pvss。因此，可獲得與上述第5實施形態相同之效果。
進而，於本實施形態中，對向電極CE與導電層QE係於隔著顯示區域R1之非顯示區域R2之2個部位連接。相比於對向電極CE與導電層QE僅1個部位(1邊)連接之情形，可進一步緩和對向電極CE之電位(低電位Pvss)之梯度，從而可進一步緩和亮度梯度。因此，可較上述第5實施形態進而緩和亮度梯度。
據此，可獲得高精細之顯示裝置及顯示裝置之驅動方法。
再者，上述第3至第6實施形態僅為示例，並不試圖限定發明範圍。上述第3至第6實施形態可於實施階段在不脫離其主旨之範圍內將構成要素變形而具體化。又，可藉由上述實施形態所揭示之複數之構成要素之適宜組合，而形成各種發明。例如，亦可自實施形態所示之所有構成要素中刪除若干構成要素。進而，亦可適宜組合不同實施形態中之構成要素。
例如，第3導電層亦可進而具有連接電極BE。此處，假定第3導電層具有導電層QE及連接電極BE之情形。如圖35所示，導電層QE及連接電極BE係由金屬(例如，Al)形成。連接電極BE通過設於平坦化膜PL之接觸孔而連接於驅動電晶體DRT之源極電極SE。
像素電極PE通過設於鈍化膜PS之接觸孔CH3而連接於連接電極BE。如上述般，像素電極PE亦可間接連接於驅動電晶體DRT之源極電極SE。再者，導電層QE係與連接電極BE空開間隔而形成。
又，第3導電層亦可進而具有連接電極BE及連接電極EE。此處，假定第3導電層具有導電層QE、連接電極BE及連接電極EE之情形。
如圖36所示，導電層QE係由金屬(例如，Al)形成。連接電極BE及連接電極EE係由透明之導電材料(例如，ITO或IZO)形成。連接電極EE通過形成於平坦化膜PL之接觸孔CH4而連接於低電位電源線PSL。利用ITO等形成連接電極BE及連接電極EE後，利用Al等形成導電層QE。
又，雖未圖示，利用透明之導電材料形成連接電極BE及連接電極EE等時，亦可於非顯示區域R2，在低電位電源線PSL或影像信號線VL等配線上利用相同材料形成電極層。利用ITO等形成之電極層具有防濕性，且暴露於大氣。即，可藉由上述電極層覆蓋暴露於大氣之配線，故可減少配線(製品)之劣化。
TFT之半導體層並不限於多晶矽，亦可由非晶矽構成。構成各開關之TFT、驅動電晶體DRT並不限於N通道型之TFT，亦可由P通道型之TFT形成。同樣地，重設開關RST只要由P通道型或N通道型之TFT形成便可。驅動電晶體DRT及開關之形狀、尺寸並不限於上述實施形態，而可視需要進行變更。
又，輸出開關BCT係構成為針對4個、8個或12個像素PX設置1個而由其等共有，但並不限於此，可視需要增減輸出開關BCT之數。
進而，亦可由1列之所有像素PX共用1個輸出開關BCT。該情形時，輸出開關BCT及第1掃描線Sga亦可設於掃描線驅動電路YDR2(YDR1)。即，於輸出開關BCT，源極電極係連接於高電位電源，汲極電極係連接於重設配線Sgr，閘極電極係連接於第1掃描線Sga。
進而，構成像素PX之自發光元件並不限於二極體(有機EL二極體)OLED，可應用能自發光之各種顯示元件形成。
進而，輔助電容Cad只要連接於驅動電晶體DRT之源極電極與定電位之配線之間即可。作為定電位之配線，可列舉高電位電源線PSH、或低電位電源線PSL。
上述第3至第6實施形態並不限於上述顯示裝置及顯示裝置之驅動方法，可應用於各種顯示裝置及顯示裝置之驅動方法。
其次，將上述第3及第4實施形態、以及該等之變化例相關之事項示於以下之(B1)至(B10)。
(B1)一種顯示裝置，具備：第1絕緣膜，其係設於相互形成於不同層之複數之半導體層、第1導電層及第2導電層之上方；第3導電層，其係設於上述第1絕緣膜上且連接於高電位電源及低電位電源之任一者；第2絕緣膜，其係設於上述第1絕緣膜及第3導電層上；及顯示元件，其具有設於上述第2絕緣膜上之第4導電層；且上述第3導電層及第4導電層相互對向而形成電容部。
(B2)如(B1)之顯示裝置，其更具備沿列方向及行方向設為矩陣狀之複數之像素；上述複數之像素之各者具備：上述顯示元件，其連接於上述高電位電源與上述低電位電源之間；驅動電晶體，其具有連接於上述顯示元件之源極電極、連接於重設配線之汲極電極、及閘極電極；輸出開關，其連接於上述高電位電源與上述驅動電晶體之汲極電極之間，將上述高電位電源與上述驅動電晶體之汲極電極之間切換為導通狀態或非導通狀態；像素開關，其連接於影像信號線與上述驅動電晶體之閘極電極 之間，切換是否將通過上述影像信號線而被賦予之信號獲取至上述驅動電晶體之閘極電極側；及保持電容，其連接於上述驅動電晶體之源極電極與閘極電極之間；且上述驅動電晶體、輸出開關、像素開關及保持電容係利用上述複數之半導體層而形成。
(B3)如(B2)之顯示裝置，其中上述影像信號線係於上述行方向延伸而形成，上述第3導電層係於上述行方向延伸而形成為帶狀，且自與上述影像信號線對向之區域偏離而形成。
(B4)如(B2)之顯示裝置，其中上述輸出開關係由上述複數之像素共用。
(B5)如(B1)之顯示裝置，其更具備另一第3導電層，該另一第3導電層係設於與上述第3導電層相同之層，於上述行方向延伸且形成為帶狀，與上述第3導電層空開間隔而形成，且自與上述影像信號線對向之區域偏離而形成，連接於上述高電位電源及上述低電位電源之任意另一方。
(B6)如(B1)之顯示裝置，其更具備低電位電源線，該低電位電源線設於自矩形狀之顯示區域偏離之矩形框狀之非顯示區域，由金屬形成且連接於上述低電位電源；上述第3導電層係設於上述顯示區域及非顯示區域，於上述非顯示區域之各邊連接於上述低電位電源線。
(B7)如(B1)之顯示裝置，其更具備：低電位電源線，其設於自顯示區域偏離之非顯示區域，由金屬形成且連接於上述低電位電源；及輔助電極，其設於相對於上述顯示區域為上述低電位電源線之 相反側之上述非顯示區域，且由金屬形成；且上述第3導電層係設於上述顯示區域及非顯示區域，且連接於上述低電位電源線及輔助電極。
(B8)如(B1)之顯示裝置，其更具備：第1低電位電源線，其設於自顯示區域偏離之非顯示區域，由金屬形成且連接於上述低電位電源；及第2低電位電源線，其設於相對於上述顯示區域為上述低電位電源線之相反側之上述非顯示區域，由金屬形成且連接於上述低電位電源；且上述第3導電層係設於上述顯示區域及非顯示區域，且連接於上述第1低電位電源線及第2低電位電源線。
(B9)如(B1)之顯示裝置，其更具備：低電位電源線，其設於自顯示區域偏離之非顯示區域，由金屬形成且連接於上述低電位電源；及第5導電層，其於上述第4導電層之上方設於上述顯示區域及非顯示區域，而形成上述顯示元件；上述第3導電層係設於上述顯示區域及非顯示區域，且連接於上述低電位電源線，上述第5導電層係於隔著上述顯示區域形成之上述非顯示區域之2個部位連接於上述第3導電層。
(B10)如(B1)至(B9)中任一項之顯示裝置，其中上述第3導電層係由金屬形成。
以下，一面參照圖式一面詳細說明第7實施形態之顯示裝置及顯示裝置之驅動方法。於該實施形態中，顯示裝置係主動矩陣式之顯示裝置，更詳細而言係主動矩陣式之有機EL(電致發光)顯示裝置。於該實施形態中，對與上述第1實施形態功能相同之部分附加相同符號， 且省略其詳細說明。再者，上述圖1、圖2、圖7、圖8及圖9、以及該等圖之說明亦可適用於本實施形態之說明。
圖37係概略表示本實施形態之顯示裝置可採用之構造之一例之部分剖面圖。再者，於圖37中，描繪顯示裝置時係將其顯示面、即前表面或光出射面設為朝向上方，將其背面設為朝向下方。該顯示裝置係採用主動矩陣式驅動方式之上表面發光型之有機EL顯示裝置。
參照圖37，詳細說明驅動電晶體DRT及二極體OLED之構成。
形成驅動電晶體DRT之N通道型之TFT具備半導體層SC。半導體層SC係形成於作為第1絕緣膜之絕緣膜PL上。再者，於絕緣基板SUB上形成有底塗層UC，絕緣膜PL係形成於底塗層UC上。半導體層SC例如係包含p型區域及n型區域之多晶矽層。
半導體層SC係由作為第2絕緣膜之閘極絕緣膜GI被覆。閘極絕緣膜GI上形成有驅動電晶體DRT之閘極電極G。閘極電極G係與半導體層SC對向。閘極絕緣膜GI及閘極電極G上形成有層間絕緣膜II。
層間絕緣膜II上進而形成有源極電極SE及汲極電極DE。源極電極SE及汲極電極DE通過形成於層間絕緣膜II及閘極絕緣膜GI之接觸孔而分別連接於半導體層SC之源極區域及汲極區域。層間絕緣膜II、源極電極SE及汲極電極DE上形成有鈍化膜PS。鈍化膜PS係作為絕緣膜發揮功能。
二極體OLED包含像素電極PE、有機物層ORG、及對向電極CE。於該實施形態中，像素電極PE係陽極，對向電極CE係陰極。
鈍化膜PS上形成有像素電極PE。像素電極PE通過設於鈍化膜PS之接觸孔而連接於源極電極SE。像素電極PE係具有光反射性之背面電極。像素電極PE係由透明之電極層(例如，ITO：銦錫氧化物)與具有光反射性之電極層(例如，Al)層疊而形成。
形成像素電極PE時，係於鈍化膜PS上堆積透明之導電材料(例 如，ITO)，接著堆積具有光反射性之導電材料(例如，Al)，然後使用光微影法實施圖案化，藉此形成像素電極PE。
鈍化膜PS上進而形成有間隔壁絕緣層PI。於間隔壁絕緣層PI，在與像素電極PE相對應之位置設置貫通孔，或者在與形成像素電極PE之行或列相對應之位置設置狹縫。此處，作為一例，間隔壁絕緣層PI係於與像素電極PE相對應之位置具有貫通孔。
像素電極PE上形成有包含發光層之有機物層ORG作為活性層。發光層係包含例如發光色為紅色、綠色、藍色、或無彩色之發光性有機化合物之薄膜。該有機物層ORG除了包含發光層外，亦可更包含電洞注入層、電洞輸送層、電洞阻擋層、電子輸送層、電子注入層等。
再者，二極體OLED之發光色並非必需劃分為紅色、綠色、藍色、或無彩色，亦可僅為無彩色。該情形時，二極體OLED可藉由與紅色、綠色及藍色之彩色濾光片組合，而發出紅色、綠色、藍色、或無彩色之光。
間隔壁絕緣層PI及有機物層ORG係由對向電極CE被覆。於該例中，對向電極CE係於像素PX間相互連接之電極、即共通電極。又，於該例中，對向電極CE為陰極且為透光性之前表面電極。對向電極CE例如通過設於鈍化膜PS與間隔壁絕緣層PI之接觸孔，電性連接於形成於與源極電極SE及汲極電極DE相同之層的電極配線(未圖示)。
於此種構造之二極體OLED中，當自像素電極PE注入之電洞、與自對向電極CE注入之電子於有機物層ORG之內部再結合時，激發構成有機物層ORG之有機分子而產生激子。該激子於放射去活之過程發光，該光自有機物層ORG經由透明之對向電極CE而向外部放出。
其次，參照圖37及圖38，詳細說明驅動電晶體DRT、保持電容Cs及輔助電容Cad之構成。圖38係表示本實施形態之顯示裝置之部分剖面圖，且係表示驅動電晶體DRT、電源線PSH、導電層AE、導電層 OE及像素電極PE的圖。
如圖37及圖38所示，作為複數之第1導電層之複數之導電層OE係設於顯示區域R1，且形成於底塗層UC上。再者，絕緣膜PL係設於底塗層UC及導電層OE上。導電層OE係由作為導體之金屬(例如，鋁)形成。
於顯示區域R1之外側之非顯示區域R2，導電層OE係連接於設於非顯示區域R2之電源線PSH。電源線PSH連接於定電位之電源。於該實施形態中，電源線PSH係連接於高電位電源，且固定為高電位Pvdd。藉此，能夠以導電層OE不會變成電性浮動狀態之方式(輔助電容Cad作為電容部發揮功能之方式)進行設定。再者，電源線PSH亦可連接於低電位電源，且固定為低電位Pvss。
相互對向之導電層OE、絕緣膜PL及導體層(驅動電晶體DRT之半導體層SC之源極區域)形成輔助電容Cad(電容部)。不利用半導體層SC上層之電極(導電層)便可形成輔助電容Cad。
作為複數之第2導電層之複數之導電層AE係設於顯示區域R1，且形成於閘極絕緣膜GI上。再者，二極體OLED係設於導電層AE之上方。導電層AE係由作為導體之金屬(例如，鋁)形成。導電層AE係形成於與閘極電極G相同之層。導電層AE係連接於閘極電極G。
於該實施形態中，顯示裝置係上表面發光型之顯示裝置，故可利用金屬形成導電層OE及導電層AE。再者，於顯示裝置為下表面發光型之顯示裝置、或者如液晶顯示裝置般為光透過型之顯示裝置之情形時，利用金屬形成導電層OE及導電層AE並不理想。
相互對向之導電層AE、閘極絕緣膜GI及導體層(驅動電晶體DRT之半導體層SC之源極區域)形成保持電容Cs(電容部)。再者，半導體層SC、閘極絕緣膜GI及閘極電極G形成頂閘極型之TFT。
導電層OE及導電層AE係形成於相互不同之層。導電層OE及導電 層AE亦可相互對向。即，可有效率地配置輔助電容Cad及保持電容Cs，故可提昇空間之利用效率。
再者，關於複數之像素PX之配置構成係如使用上述圖7之說明所示。
又，關於以上述方式構成之顯示裝置(有機EL顯示裝置)之動作係如使用上述圖8及圖9之說明所示。
再者，於影像信號寫入期間Pw，流入驅動電晶體DRT之電流Idrt與電容Cs+Cel+Cad之關係係由下式表示，△V1係與自下式決定之影像信號Vsig之電壓值、影像寫入期間Pw、電晶體之遷移率相對應之源極電極之電位之位移。
此處，Idrt=β×(Vgs-Vth)2=β×[(Vsig-Vini)×(Cel+Cad)/(Cs+Cel+Cad)]2，若將驅動電晶體DRT之通道寬度設為W、將驅動電晶體DRT之通道長設為L、將載體遷移率設為μ、將每單位面積之閘極靜電電容設 為Cox，則β係由下式定義。
β=μ×Cox×W/2L
因此，△V1係與載體遷移率μ之大小成比例，遷移率較大則△V1亦變大。影像信號寫入期間Pw結束時之Vgs為Vsig-[Vini-Vth+△V1+(Vsig-Vini)×Cs/(Cs+Cel+Cad)]=Vth-(Vsig-Vini)×(Cel+Cad)/(Cs+Cel+Cad)-△V1，△V1較大、即遷移率較大者Vgs更低，從而抑制流通於驅動電晶體之電流，故可緩和因遷移率之大小所致之電流偏差。
根據以上述方式構成之第7實施形態之顯示裝置及顯示裝置之驅動方法，顯示裝置具備複數之導電層OE(複數之第1導電層)、絕緣膜PL(第1絕緣膜)、複數之半導體層SC(包含作為源極區域及汲極區域之導體層)、閘極絕緣膜GI(第2絕緣膜)、複數之閘極電極G及複數之導電層AE(複數之第2導電層)、及複數之二極體OLED(複數之顯示元件)。半導體層SC、閘極絕緣膜GI及閘極電極G形成頂閘極型之TFT。導電層OE、絕緣膜PL及導體層(半導體層SC之源極區域)形成輔助電容Cad(電容部)。
於半導體層SC之下層側形成導電層OE及絕緣膜PL，而形成輔助電容Cad。可不受半導體層SC之上層側之佈局之影響地形成輔助電容Cad。因此，可抑制像素之尺寸之擴大，且視情形亦可縮小像素之尺寸。
導電層OE及導電層AE係形成於相互不同之層。導電層OE及導電層AE亦可相互對向。可有效率地配置輔助電容Cad及保持電容Cs，故可提昇空間之利用效率。而且，可有助於像素PX之高精細化。
又，藉由於半導體層SC之下層側設置導電層OE，可期待利用導電層OE遮斷光向半導體層SC之入射之效果。該情形時，可抑制半導體層SC中之漏電流之量。
進而，與於半導體層SC之上層側形成導電層之情形相比，於半導體層SC之下層側形成導電層，使得製造(製造製程)容易。
此外，本實施形態之顯示裝置及顯示裝置之驅動方法可獲得與上述第1實施形態相同之效果。
據此，可獲得高精細之顯示裝置及顯示裝置之驅動方法。
其次，對上述第7實施形態之顯示裝置之變化例進行說明。圖39係表示上述第7實施形態之顯示裝置之變化例之部分剖面圖，且係表示驅動電晶體DRT、電源線PSH、連接電極AE、連接電極GE、導電層OE、導電層HE及像素電極PE之圖。
如圖39所示，導電層OE形成於底塗層UC上，且由絕緣膜PL覆蓋。導電層OE係與導體層(半導體層SC之源極區域)對向。導電層OE、絕緣膜PL及上述導體層形成保持電容Cs。再者，並未設置圖38所示之導電層AE。
層間絕緣膜II上除了形成有汲極電極DE及未圖示之源極電極SE以外，亦形成有連接電極GE及導電層HE。連接電極GE及導電層HE係利用相同材料與汲極電極DE及源極電極SE同時形成。
連接電極GE之一方係通過設於層間絕緣膜II之接觸孔而連接於閘極電極G。連接電極GE之另一方係通過設於絕緣膜PL、閘極絕緣膜GI及層間絕緣膜II之接觸孔而連接於導電層OE。該接觸孔係位於形成於導體層(半導體層SC之源極區域)之開口之內部、或者自上述導體層偏離形成。
導電層HE係與導體層(半導體層SC之源極區域)對向。導體層(半導體層SC之源極區域)、閘極絕緣膜GI、層間絕緣膜II及導電層HE形成輔助電容Cad。再者，此處，導電層OE及導電層HE係隔著導體層等而對向。
如上述般，亦可於下方側形成保持電容Cs，於上方側形成輔助 電容Cad。
於顯示區域R1之外側之非顯示區域R2，導電層HE係連接於設置在非顯示區域R2之電源線PSH。如上述般，電源線PSH連接於定電位之電源。此處，電源線PSH係連接於高電位電源，且固定為高電位Pvdd。藉此，能夠以導電層HE不會變成電性浮動狀態之方式設定。再者，電源線PSH亦可連接於低電位電源，且固定為低電位Pvss。
再者，上述第7實施形態僅為示例，並不試圖限定發明範圍。上述第7實施形態可於實施階段在不脫離其主旨之範圍內將構成要素變形而具體化。又，可藉由上述實施形態所揭示之複數之構成要素之適宜組合，而形成各種發明。例如，亦可自實施形態所示之所有構成要素中刪除若干構成要素。進而，亦可適宜組合不同實施形態中之構成要素。
例如，TFT之半導體層並不限於多晶矽，亦可由非晶矽構成。構成各開關之TFT、驅動電晶體DRT並不限於N通道型之TFT，亦可由P通道型之TFT形成。同樣地，重設開關RST只要由P通道型或N通道型之TFT形成便可。驅動電晶體DRT及開關之形狀、尺寸並不限於上述實施形態，而可視需要進行變更。
又，輸出開關BCT係設置一個而由4個像素PX共有之構成，但並不限於此，可視需要增減輸出開關BCT之數。例如，輸出開關BCT可逐一設於像素PX。又，亦可由設為1列2行或2列1行之2個像素PX共用1個輸出開關BCT，或者由設為2列4行之8個像素PX共用1個輸出開關BCT。
進而，亦可由1列之所有像素PX共用1個輸出開關BCT。該情形時，輸出開關BCT及第1掃描線Sga亦可設於掃描線驅動電路YDR2(YDR1)。即，於輸出開關BCT，源極電極係連接於高電位電源，汲極電極係連接於重設配線Sgr，閘極電極係連接於第1掃描線 Sga。
進而，構成像素PX之自發光元件並不限於二極體(有機EL二極體)OLED，可應用能自發光之各種顯示元件形成。
輔助電容Cad只要連接於驅動電晶體DRT之源極電極及定電位之配線間便可。作為定電位之配線，可列舉高電位電源線SLa、低電位電源線SLb或、重設配線Sgr。
上述第7實施形態並不限於上述顯示裝置及顯示裝置之驅動方法，可應用於各種顯示裝置及顯示裝置之驅動方法。
其次，將上述第7實施形態、以及該等之變化例相關之事項示於以下之(C1)至(C9)。
(C1)一種顯示裝置，其具備：複數之第1導電層；第1絕緣膜，其設於上述複數之導電層上；複數之導體層，其等設於上述第1絕緣膜上；第2絕緣膜，其設於上述第1絕緣膜及複數之導體層上；複數之第2導電層，其設於上述第2絕緣膜上；及複數之顯示元件，其等設於上述複數之第2導電層之上方；且上述導體層、第2絕緣膜及第2導電層形成頂閘極型之薄膜電晶體，上述第1導電層、第1絕緣膜及導體層形成電容部。
(C2)如(C1)之顯示裝置，其更具備沿列方向及行方向設為矩陣狀之複數之像素，上述複數之像素之各者具備：上述顯示元件，其連接於高電位電源與低電位電源之間；驅動電晶體，其具有連接於上述顯示元件之源極電極、連接於重設配線之汲極電極、及閘極電極； 輸出開關，其連接於上述高電位電源與上述驅動電晶體之汲極電極之間，將上述高電位電源及驅動電晶體之汲極電極間切換為導通狀態或非導通狀態；像素開關，其連接於影像信號線與上述驅動電晶體之閘極電極之間，切換是否將通過上述影像信號線而被賦予之信號獲取至上述驅動電晶體之閘極電極側；及保持電容，其連接於上述驅動電晶體之源極電極與上述閘極電極之間；且上述驅動電晶體係由上述薄膜電晶體形成，上述保持電容係由上述電容部形成。
(C3)如(C1)之顯示裝置，其更具備沿列方向及行方向設為矩陣狀之複數之像素，上述複數之像素之各者具備：上述顯示元件，其連接於高電位電源與低電位電源之間；驅動電晶體，其具有連接於上述顯示元件之源極電極、連接於重設配線之汲極電極、及閘極電極；輸出開關，其連接於上述高電位電源與上述驅動電晶體之汲極電極之間，將上述高電位電源及驅動電晶體之汲極電極間切換為導通狀態或非導通狀態；像素開關，其連接於影像信號線與上述驅動電晶體之閘極電極之間，切換是否將通過上述影像信號線而被賦予之信號獲取至上述驅動電晶體之閘極電極側；及輔助電容，其連接於上述顯示元件與上述高電位電源之間；且上述驅動電晶體係由上述薄膜電晶體形成，上述輔助電容係由上述電容部形成。
(C4)如(C1)之顯示裝置，其中相互對向之上述導體層、第2絕緣 膜及第2導電層除了形成上述薄膜電晶體以外，亦形成另一電容部。
(C5)如(C4)之顯示裝置，其更具備沿列方向及行方向設為矩陣狀之複數之像素，上述複數之像素之各者具備：上述顯示元件，其連接於高電位電源與低電位電源之間；驅動電晶體，其具有連接於上述顯示元件之源極電極、連接於重設配線之汲極電極、及閘極電極；輸出開關，其連接於上述高電位電源與上述驅動電晶體之汲極電極之間，將上述高電位電源及驅動電晶體之汲極電極間切換為導通狀態或非導通狀態；像素開關，其連接於影像信號線與上述驅動電晶體之閘極電極之間，切換是否將通過上述影像信號線而被賦予之信號獲取至上述驅動電晶體之閘極電極側；保持電容，其連接於上述驅動電晶體之源極電極與上述閘極電極之間；及輔助電容，其連接於上述顯示元件與上述高電位電源之間；上述驅動電晶體係由上述薄膜電晶體形成，上述保持電容及輔助電容之一方係由上述電容部形成，上述保持電容及輔助電容之另一方係由上述另一電容部形成。
(C6)如(C2)、(C3)及(C5)中任一項之顯示裝置，其中上述輸出開關係由上述複數之像素共用。
(C7)如(C1)之顯示裝置，其中上述第1導電層係由金屬形成。
(C8)如(C1)之顯示裝置，其中上述第1導電層於顯示區域之外側係連接於與定電位之電源連接之電源線。
(C9)如(C6)之顯示裝置，其中上述定電位之電源係上述高電位電源或低電位電源。
再者，本發明並不僅限定於上述實施形態，於實施階段可於不脫離其主旨之範圍內將構成要素變形而具體化。又，可藉由上述實施形態所揭示之複數之構成要素之適宜組合，而形成各種發明。例如，亦可自實施形態所示之所有構成要素中刪除若干構成要素。進而，亦可適宜組合不同實施形態中之構成要素。
AE‧‧‧連接電極
CH‧‧‧接觸孔
Cad‧‧‧輔助電容
DE‧‧‧汲極電極
DRT‧‧‧驅動電晶體
G‧‧‧閘極電極
GI‧‧‧閘極絕緣膜
OE‧‧‧導電層
PE‧‧‧像素電極
PL‧‧‧平坦化膜
PS‧‧‧鈍化膜
PSH‧‧‧高電位電源線
R1‧‧‧顯示區域
R2‧‧‧非顯示區域
SC‧‧‧半導體層
SE‧‧‧源極電極
II‧‧‧層間絕緣膜

Claims (18)

  1. 一種顯示裝置，其具備：複數之半導體層；第1絕緣膜，其設於上述複數之半導體層之上方；第1導電層，其設於上述第1絕緣膜上，且由金屬形成；第2絕緣膜，其設於上述第1絕緣膜及上述第1導電層上；及複數之像素，其沿列方向及行方向設為矩陣狀；且上述複數之像素之各者具備：顯示元件，其具有設於上述第2絕緣膜上之第2導電層，並連接於高電位電源及低電位電源間；驅動電晶體，其具有連接於上述顯示元件之源極電極、連接於重設配線之汲極電極、及閘極電極；輸出開關，其連接於上述高電位電源及上述驅動電晶體之汲極電極間，將上述高電位電源及上述驅動電晶體之汲極電極間切換為導通狀態或非導通狀態；像素開關，其連接於影像信號線及上述驅動電晶體之閘極電極間，切換是否將通過上述影像信號線而被賦予之信號獲取至上述驅動電晶體之閘極電極側；及保持電容，其連接於上述驅動電晶體之源極電極及閘極電極間；且上述第1導電層及上述第2導電層相互對向而形成電容部；上述驅動電晶體、上述輸出開關、上述像素開關及上述保持電容係利用上述複數之半導體層而形成。
  2. 如請求項1之顯示裝置，其中上述第2導電層係由透明之電極層與具有光反射性之電極層層疊而形成。
  3. 如請求項1之顯示裝置，其更具備：第1掃描線，其連接於上述輸出開關；第2掃描線，其連接於上述像素開關；掃描線驅動電路，其連接於上述第1掃描線及第2掃描線；及信號線驅動電路，其連接於上述影像信號線。
  4. 如請求項1之顯示裝置，其中上述輸出開關係由上述複數之像素共用。
  5. 如請求項1之顯示裝置，其中上述複數之像素之各者更具備作為上述電容部之輔助電容，上述第1導電層係連接於定電位之電源，上述第2導電層係連接於上述驅動電晶體之源極電極。
  6. 如請求項5之顯示裝置，其中上述定電位之電源為上述高電位電源或低電位電源，上述第1導電層於顯示區域之外側連接於與上述定電位之電源連接之電源線。
  7. 如請求項6之顯示裝置，其更具備於上述顯示區域之外側形成於上述電源線上且具有防濕性之電極層；且上述電極層係暴露於大氣。
  8. 一種顯示裝置，其具備：複數之半導體層；第1絕緣膜，其設於上述複數之半導體層之上方；第1導電層，其設於上述第1絕緣膜上，且由金屬形成；第2絕緣膜，其設於上述第1絕緣膜及上述第1導電層上；及複數之像素，其沿列方向及行方向設為矩陣狀；且上述複數之像素之各者具備：顯示元件，其具有設於上述第2絕緣膜上之第2導電層，並連 接於高電位電源及低電位電源間；驅動電晶體，其具有連接於上述顯示元件之源極電極、連接於重設配線之汲極電極、及閘極電極；像素開關，其連接於影像信號線及上述驅動電晶體之閘極電極間，切換是否將通過上述影像信號線而被賦予之信號獲取至上述驅動電晶體之閘極電極側；及保持電容，其連接於上述驅動電晶體之源極電極及閘極電極間；且上述第1導電層及上述第2導電層相互對向而形成電容部；上述驅動電晶體、上述像素開關及上述保持電容係利用上述半導體層而形成。
  9. 如請求項8之顯示裝置，其更具備：掃描線驅動電路，其具有連接於上述高電位電源及重設配線間、且將上述高電位電源及重設配線間切換為導通狀態或非導通狀態之輸出開關、及連接於上述輸出開關之第1掃描線；第2掃描線，其連接於上述掃描線驅動電路及像素開關；及信號線驅動電路，其連接於上述影像信號線。
  10. 一種顯示裝置，其具備：第1絕緣膜，其設於相互形成於不同層之複數之半導體層、第1導電層及第2導電層之上方；第3導電層，其設於上述第1絕緣膜上且連接於高電位電源及低電位電源之任一者；第2絕緣膜，其設於上述第1絕緣膜及第3導電層上；及複數之像素，其沿列方向及行方向設為矩陣狀；且上述複數之像素之各者具備：顯示元件，其具有設於上述第2絕緣膜上之第4導電層，並連 接於上述高電位電源與上述低電位電源之間；驅動電晶體，其具有連接於上述顯示元件之源極電極、連接於重設配線之汲極電極、及閘極電極；輸出開關，其連接於上述高電位電源與上述驅動電晶體之汲極電極之間，將上述高電位電源與上述驅動電晶體之汲極電極之間切換為導通狀態或非導通狀態；像素開關，其連接於影像信號線與上述驅動電晶體之閘極電極之間，切換是否將通過上述影像信號線而被賦予之信號獲取至上述驅動電晶體之閘極電極側；及保持電容，其連接於上述驅動電晶體之源極電極與閘極電極之間；且上述第3導電層及上述第4導電層相互對向而形成電容部；上述驅動電晶體、上述輸出開關、上述像素開關及上述保持電容係利用上述複數之半導體層而形成。
  11. 如請求項10之顯示裝置，其中上述影像信號線係於上述行方向延伸而形成，上述第3導電層係於上述行方向延伸而形成為帶狀，且自與上述影像信號線對向之區域偏離而置。
  12. 如請求項10之顯示裝置，其中上述輸出開關係由上述複數之像素共用。
  13. 如請求項10之顯示裝置，其更具備另一第3導電層，該另一第3導電層係設於與上述第3導電層相同之層，於上述行方向延伸而形成為帶狀，與上述第3導電層空開間隔且自與上述影像信號線對向之區域偏離而置，並連接於上述高電位電源及上述低電位電源之任意另一者。
  14. 如請求項10之顯示裝置，其更具備低電位電源線，該低電位電 源線係設於自矩形狀之顯示區域偏離之矩形框狀之非顯示區域，由金屬形成且連接於上述低電位電源；上述第3導電層係設於上述顯示區域及非顯示區域，且於上述非顯示區域之各邊連接於上述低電位電源線。
  15. 如請求項10之顯示裝置，其更具備：低電位電源線，其設於自顯示區域偏離之非顯示區域，由金屬形成且連接於上述低電位電源；及輔助電極，其設於相對於上述顯示區域為上述低電位電源線之相反側之上述非顯示區域，且由金屬形成；上述第3導電層係設於上述顯示區域及非顯示區域，且連接於上述低電位電源線及輔助電極。
  16. 如請求項10之顯示裝置，其更具備：第1低電位電源線，其設於自顯示區域偏離之非顯示區域，由金屬形成且連接於上述低電位電源；及第2低電位電源線，其設於相對於上述顯示區域為上述低電位電源線之相反側之上述非顯示區域，由金屬形成且連接於上述低電位電源；且上述第3導電層係設於上述顯示區域及非顯示區域，且連接於上述第1低電位電源線及第2低電位電源線。
  17. 如請求項10之顯示裝置，其更具備：低電位電源線，其設於自顯示區域偏離之非顯示區域，由金屬形成且連接於上述低電位電源；及第5導電層，其於上述第4導電層之上方設於上述顯示區域及非顯示區域，且形成上述顯示元件；上述第3導電層係設於上述顯示區域及非顯示區域，且連接於上述低電位電源線； 上述第5導電層係於隔著上述顯示區域而置之上述非顯示區域之2個部位連接於上述第3導電層。
  18. 如請求項10之顯示裝置，其中上述第3導電層係由金屬形成。
TW102134352A 2012-10-19 2013-09-24 Display device TWI559064B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2012231740A JP6116186B2 (ja) 2012-10-19 2012-10-19 表示装置
JP2013012286A JP6186127B2 (ja) 2013-01-25 2013-01-25 表示装置
JP2013032359A JP6228735B2 (ja) 2013-02-21 2013-02-21 表示装置

Publications (2)

Publication Number Publication Date
TW201416783A TW201416783A (zh) 2014-05-01
TWI559064B true TWI559064B (zh) 2016-11-21

Family

ID=50484878

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102134352A TWI559064B (zh) 2012-10-19 2013-09-24 Display device

Country Status (4)

Country Link
US (8) US9368058B2 (zh)
KR (1) KR101580719B1 (zh)
CN (1) CN103779385B (zh)
TW (1) TWI559064B (zh)

Families Citing this family (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016001526A (ja) * 2014-06-11 2016-01-07 株式会社ジャパンディスプレイ 表示装置
KR102322014B1 (ko) * 2014-10-24 2021-11-05 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조방법
JP6412791B2 (ja) * 2014-12-18 2018-10-24 株式会社ジャパンディスプレイ 有機エレクトロルミネッセンス表示装置
JP6512833B2 (ja) 2015-01-16 2019-05-15 株式会社ジャパンディスプレイ 表示装置
JP6457879B2 (ja) 2015-04-22 2019-01-23 株式会社ジャパンディスプレイ 表示装置及びその製造方法
KR102285398B1 (ko) * 2015-04-29 2021-08-03 삼성디스플레이 주식회사 유기 발광 표시 장치
CN105097875A (zh) * 2015-06-11 2015-11-25 京东方科技集团股份有限公司 有机电致发光显示器件、显示装置及其制作方法
KR102390441B1 (ko) * 2015-10-15 2022-04-26 삼성디스플레이 주식회사 유기발광 표시장치
KR102457757B1 (ko) * 2015-10-28 2022-10-24 삼성디스플레이 주식회사 화소 회로 및 이를 포함하는 유기 발광 표시 장치
JP6749591B2 (ja) * 2015-12-29 2020-09-02 天馬微電子有限公司 表示装置および表示装置の製造方法
US10109696B2 (en) * 2015-12-29 2018-10-23 Nlt Technologies, Ltd. Display apparatus and method of manufacturing display apparatus
WO2017127563A1 (en) 2016-01-21 2017-07-27 Groturbel Research Llc Power and data routing structures for organic light-emitting diode displays
KR102047513B1 (ko) * 2016-04-29 2019-11-22 삼성디스플레이 주식회사 표시 장치
KR20170143082A (ko) * 2016-06-17 2017-12-29 삼성디스플레이 주식회사 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법
JP6736385B2 (ja) 2016-07-01 2020-08-05 株式会社ジャパンディスプレイ 表示装置
JP6799955B2 (ja) * 2016-07-12 2020-12-16 株式会社ジャパンディスプレイ 表示装置
KR102613863B1 (ko) 2016-09-22 2023-12-18 삼성디스플레이 주식회사 표시 장치
KR102611958B1 (ko) 2016-09-23 2023-12-12 삼성디스플레이 주식회사 표시 장치
KR102620018B1 (ko) * 2016-09-30 2024-01-02 삼성디스플레이 주식회사 유기 발광 표시 장치 및 이의 오픈 쇼트 검사방법
JP2018060743A (ja) * 2016-10-07 2018-04-12 株式会社ジャパンディスプレイ 表示装置
JP2018077600A (ja) 2016-11-08 2018-05-17 株式会社ジャパンディスプレイ 表示装置
KR102559096B1 (ko) 2016-11-29 2023-07-26 삼성디스플레이 주식회사 표시 장치
KR20180068552A (ko) 2016-12-14 2018-06-22 엘지디스플레이 주식회사 유기발광 표시장치와 그의 제조방법
JP6734771B2 (ja) * 2016-12-28 2020-08-05 株式会社ジャパンディスプレイ 表示装置
KR20180096875A (ko) 2017-02-21 2018-08-30 삼성디스플레이 주식회사 표시 장치
KR102470042B1 (ko) 2017-11-16 2022-11-24 삼성디스플레이 주식회사 표시 장치
JP7116539B2 (ja) * 2017-11-27 2022-08-10 株式会社ジャパンディスプレイ 表示装置
CN109887464B (zh) * 2017-12-06 2021-09-21 京东方科技集团股份有限公司 像素电路及其驱动方法、显示面板和显示设备
KR102446077B1 (ko) * 2017-12-29 2022-09-21 엘지디스플레이 주식회사 전계 발광 표시장치
US11430857B2 (en) * 2018-03-30 2022-08-30 Sharp Kabushiki Kaisha Display device with edge cover having slit partially surrounding display area
JP7256622B2 (ja) * 2018-09-26 2023-04-12 株式会社ジャパンディスプレイ 表示装置
JP7083736B2 (ja) * 2018-10-26 2022-06-13 株式会社ジャパンディスプレイ 表示装置
JP7220084B2 (ja) * 2019-01-25 2023-02-09 株式会社ジャパンディスプレイ 表示装置
US11011669B2 (en) 2019-10-14 2021-05-18 Shaoher Pan Integrated active-matrix light emitting pixel arrays based devices
US10847083B1 (en) * 2019-10-14 2020-11-24 Shaoher Pan Integrated active-matrix light emitting pixel arrays based devices by laser-assisted bonding
JP2022154586A (ja) * 2021-03-30 2022-10-13 株式会社ジャパンディスプレイ 表示装置
KR20230123556A (ko) * 2022-02-16 2023-08-24 삼성디스플레이 주식회사 표시 장치의 화소, 및 표시 장치
US20230317000A1 (en) * 2022-03-31 2023-10-05 Meta Platforms Technologies, Llc Subpixels with reduced dimensions by using shared switching transistors
US20230196991A1 (en) * 2023-01-31 2023-06-22 Xiamen Tianma Display Technology Co., Ltd. Display panel and display device

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003255399A (ja) * 2001-12-28 2003-09-10 Sanyo Electric Co Ltd 液晶表示装置
US6677613B1 (en) * 1999-03-03 2004-01-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating the same
US20050012097A1 (en) * 2003-07-14 2005-01-20 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device
TW200509021A (en) * 2003-06-06 2005-03-01 Koninkl Philips Electronics Nv Display device having current-driven pixels
JP2010079075A (ja) * 2008-09-26 2010-04-08 Hitachi Displays Ltd 透過型液晶表示装置
US20110297945A1 (en) * 2010-06-03 2011-12-08 Jin-Goo Jung Flat panel display device and method of manufacturing the same

Family Cites Families (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2988399B2 (ja) 1996-11-28 1999-12-13 日本電気株式会社 アクティブマトリクス基板
US6229506B1 (en) 1997-04-23 2001-05-08 Sarnoff Corporation Active matrix light emitting diode pixel structure and concomitant method
JP4312851B2 (ja) 1998-04-27 2009-08-12 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
JP3904371B2 (ja) 1998-11-26 2007-04-11 セイコーエプソン株式会社 電気光学装置及び電子機器
US6576926B1 (en) 1999-02-23 2003-06-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and fabrication method thereof
JP4221827B2 (ja) 1999-06-30 2009-02-12 セイコーエプソン株式会社 電気光学装置、電気光学装置の製造方法及び電子機器
US6956324B2 (en) * 2000-08-04 2005-10-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method therefor
JP4566475B2 (ja) 2000-08-04 2010-10-20 株式会社半導体エネルギー研究所 発光装置の作製方法
JP2002122857A (ja) 2000-08-07 2002-04-26 Seiko Epson Corp 電気光学装置、電子機器、電気光学装置用基板および電気光学装置用基板の製造方法、並びに遮光膜
US6664732B2 (en) * 2000-10-26 2003-12-16 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and manufacturing method thereof
US6825496B2 (en) 2001-01-17 2004-11-30 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
SG119161A1 (en) * 2001-07-16 2006-02-28 Semiconductor Energy Lab Light emitting device
US7038377B2 (en) 2002-01-16 2006-05-02 Seiko Epson Corporation Display device with a narrow frame
JP4483235B2 (ja) 2003-09-01 2010-06-16 カシオ計算機株式会社 トランジスタアレイ基板の製造方法及びトランジスタアレイ基板
JP4529467B2 (ja) 2004-02-13 2010-08-25 ソニー株式会社 画素回路および表示装置
KR100670140B1 (ko) * 2004-08-26 2007-01-16 삼성에스디아이 주식회사 커패시터
JP2006251049A (ja) * 2005-03-08 2006-09-21 Toshiba Matsushita Display Technology Co Ltd 表示装置及びアレイ基板
KR100714010B1 (ko) * 2005-04-07 2007-05-04 삼성에스디아이 주식회사 발광표시장치
JP4599336B2 (ja) 2005-11-16 2010-12-15 キヤノン株式会社 表示装置及びカメラ
JP2007148215A (ja) 2005-11-30 2007-06-14 Seiko Epson Corp 発光装置および電子機器
KR100782458B1 (ko) 2006-03-27 2007-12-05 삼성에스디아이 주식회사 유기전계발광표시장치 및 그 제조방법
JP4240059B2 (ja) 2006-05-22 2009-03-18 ソニー株式会社 表示装置及びその駆動方法
JP5092304B2 (ja) 2006-07-31 2012-12-05 ソニー株式会社 表示装置および画素回路のレイアウト方法
US7534261B2 (en) * 2006-10-02 2009-05-19 Edwards Lifesciences Corporation Sutureless heart valve attachment
JP4591451B2 (ja) 2007-01-10 2010-12-01 ソニー株式会社 半導体装置および表示装置
US7638772B2 (en) * 2007-02-28 2009-12-29 Canon Kabushiki Kaisha Imaging apparatus and radiation imaging system
JP2009069325A (ja) 2007-09-12 2009-04-02 Sony Corp 表示装置
JP2009103794A (ja) 2007-10-22 2009-05-14 Nec Electronics Corp 表示装置の駆動回路
JP5142943B2 (ja) * 2007-11-05 2013-02-13 キヤノン株式会社 放射線検出装置の製造方法、放射線検出装置及び放射線撮像システム
JP5141354B2 (ja) 2008-04-22 2013-02-13 セイコーエプソン株式会社 有機エレクトロルミネッセンス装置および電子機器
JP5262343B2 (ja) * 2008-06-25 2013-08-14 セイコーエプソン株式会社 表示装置、および表示装置の製造方法
KR101427857B1 (ko) * 2008-08-01 2014-08-08 삼성디스플레이 주식회사 유기 발광 표시 장치
JP5393136B2 (ja) 2008-12-26 2014-01-22 エルジー ディスプレイ カンパニー リミテッド 画像表示装置
JP2010191163A (ja) 2009-02-18 2010-09-02 Seiko Epson Corp 電気光学装置及び電子機器
KR101023133B1 (ko) * 2009-03-19 2011-03-18 삼성모바일디스플레이주식회사 유기 발광 표시 장치
JP5230807B2 (ja) 2009-05-25 2013-07-10 パナソニック株式会社 画像表示装置
JP4834799B2 (ja) 2009-05-26 2011-12-14 オリンパスメディカルシステムズ株式会社 内視鏡の対物レンズ
JP2010281972A (ja) * 2009-06-03 2010-12-16 Toshiba Mobile Display Co Ltd 液晶表示装置
JP5427497B2 (ja) 2009-07-09 2014-02-26 株式会社日立製作所 メールゲートウェイ
KR20230007544A (ko) * 2009-11-06 2023-01-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
KR102481935B1 (ko) * 2009-11-06 2022-12-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
JP5453121B2 (ja) 2010-01-18 2014-03-26 株式会社ジャパンディスプレイ 表示装置および表示装置の駆動方法
JP5032687B2 (ja) 2010-09-30 2012-09-26 株式会社神戸製鋼所 Ａｌ合金膜、Ａｌ合金膜を有する配線構造、およびＡｌ合金膜の製造に用いられるスパッタリングターゲット
JP5573686B2 (ja) * 2011-01-06 2014-08-20 ソニー株式会社 有機ｅｌ表示装置及び電子機器
JP5682385B2 (ja) 2011-03-10 2015-03-11 セイコーエプソン株式会社 電気光学装置および電子機器
JP5803232B2 (ja) 2011-04-18 2015-11-04 セイコーエプソン株式会社 有機ｅｌ装置、および電子機器
KR20240034876A (ko) * 2012-07-20 2024-03-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
KR101434366B1 (ko) * 2012-08-24 2014-08-26 삼성디스플레이 주식회사 박막 트랜지스터 어레이 기판, 이를 포함하는 표시 장치
KR101947019B1 (ko) * 2012-10-26 2019-02-13 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6677613B1 (en) * 1999-03-03 2004-01-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating the same
JP2003255399A (ja) * 2001-12-28 2003-09-10 Sanyo Electric Co Ltd 液晶表示装置
TW200509021A (en) * 2003-06-06 2005-03-01 Koninkl Philips Electronics Nv Display device having current-driven pixels
US20050012097A1 (en) * 2003-07-14 2005-01-20 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device
TW200506450A (en) * 2003-07-14 2005-02-16 Semiconductor Energy Lab Co Ltd Light-emitting device
JP2010079075A (ja) * 2008-09-26 2010-04-08 Hitachi Displays Ltd 透過型液晶表示装置
US20110297945A1 (en) * 2010-06-03 2011-12-08 Jin-Goo Jung Flat panel display device and method of manufacturing the same

Also Published As

Publication number Publication date
US11004394B2 (en) 2021-05-11
US9542888B2 (en) 2017-01-10
KR20140050559A (ko) 2014-04-29
US11568810B2 (en) 2023-01-31
US20140111404A1 (en) 2014-04-24
US20180374414A1 (en) 2018-12-27
CN103779385A (zh) 2014-05-07
US20230137112A1 (en) 2023-05-04
US20240144882A1 (en) 2024-05-02
US20210280131A1 (en) 2021-09-09
KR101580719B1 (ko) 2015-12-28
US20170084224A1 (en) 2017-03-23
US11908409B2 (en) 2024-02-20
US20200175915A1 (en) 2020-06-04
US10096283B2 (en) 2018-10-09
US20160275855A1 (en) 2016-09-22
CN103779385B (zh) 2016-08-17
US9368058B2 (en) 2016-06-14
TW201416783A (zh) 2014-05-01
US10573239B2 (en) 2020-02-25

Similar Documents

Publication Publication Date Title
TWI559064B (zh) Display device
TWI553611B (zh) 顯示裝置
TWI511113B (zh) Display device
JP6228735B2 (ja) 表示装置
TWI423220B (zh) 顯示裝置，在顯示裝置中佈局導線之方法及電子裝置
JP2014085384A (ja) 表示装置及び表示装置の駆動方法
JP6116186B2 (ja) 表示装置
JP5548503B2 (ja) アクティブマトリクス型表示装置
JP6186127B2 (ja) 表示装置
JP6101509B2 (ja) 表示装置及び表示装置の駆動方法
JP6101517B2 (ja) 表示装置の駆動方法
JP6082563B2 (ja) 表示装置