KR100536482B1 - 반도체장치및그제조방법 - Google Patents

반도체장치및그제조방법 Download PDF

Info

Publication number
KR100536482B1
KR100536482B1 KR1019970003979A KR19970003979A KR100536482B1 KR 100536482 B1 KR100536482 B1 KR 100536482B1 KR 1019970003979 A KR1019970003979 A KR 1019970003979A KR 19970003979 A KR19970003979 A KR 19970003979A KR 100536482 B1 KR100536482 B1 KR 100536482B1
Authority
KR
South Korea
Prior art keywords
function
memory
switching
function switching
word
Prior art date
Application number
KR1019970003979A
Other languages
English (en)
Other versions
KR970063749A (ko
Inventor
토시오 스가노
세이이치로오 쯔쿠이
켄스케 쯔네다
Original Assignee
히타치 도오부 세미콘덕터 가부시키가이샤
가부시끼가이샤 히다치 세이사꾸쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 히타치 도오부 세미콘덕터 가부시키가이샤, 가부시끼가이샤 히다치 세이사꾸쇼 filed Critical 히타치 도오부 세미콘덕터 가부시키가이샤
Publication of KR970063749A publication Critical patent/KR970063749A/ko
Application granted granted Critical
Publication of KR100536482B1 publication Critical patent/KR100536482B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/14—Word line organisation; Word line lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G11C5/04—Supports for storage elements, e.g. memory modules; Mounting or fixing of storage elements on such supports
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/10—Decoders
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0286—Programmable, customizable or modifiable circuits
    • H05K1/029—Programmable, customizable or modifiable circuits having a programmable lay-out, i.e. adapted for choosing between a few possibilities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10636—Leadless chip, e.g. chip capacitor or resistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10689—Leaded Integrated Circuit [IC] package, e.g. dual-in-line [DIL]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/17—Post-manufacturing processes
    • H05K2203/173—Adding connections between adjacent pads or conductors, e.g. for modifying or repairing
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/222—Completing of printed circuits by adding non-printed jumper connections
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Dram (AREA)
  • Memory System (AREA)
  • Structure Of Printed Boards (AREA)
  • Semiconductor Memories (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

메모리 모듈(MM)에 있어서, 모듈 배선기판(5)에는 메모리(1)의 기능전환용 핀(FP0, FP1)으로 입력되는 기능 전환신호를 임의로 전환하는 기능 전환수단(KK1, KK2)이 설치된다. 또한, 이들 기능 전환수단(KK1, KK2)에 의해, 기능 전환신호가 비접속상태, 전원전압(Vcc) 및 접지전위(Vss)의 어느 것으로부터 임의로 전환된다. 이들 신호는 실장되는 모든 메모리(1)로 일괄해서 입력되어 판독모드 및 리프레쉬 사이클을 포함하는 기능을 전환하여 임의로 설정한다.

Description

반도체장치 및 그 제조방법
본 발명은 반도체장치 및 그 제조방법에 관한 것으로서, 특히 복수의 반도체장치를 포함하는 메모리 모듈의 기능 및 워드구성을 전환하는데 적용할 경우 유효한 기술에 관한 것이다.
본 발명자들의 검토에 의하면, 퍼스널 컴퓨터 또는 워크스테이션(workstation)의 확장 메모리로 사용되는 메모리 모듈은, 예를들면 SOJ(small outline package)형 수지봉지 패키지로 제조된 DRAM(dynamic random access memory) 반도체장치인 메모리를 모듈 배선기판상에 실장하는 것에 의해 구성된다.
메모리 모듈이 사용되는 장치에 적합한 사양을 갖기 위하여, 리프레쉬(refresh)동작 사이클인 리프레쉬 사이클, 또는 FAST PAGE 및 EDO(extended data out)등의 판독모드의 기능이 전환되는 메모리가 상기 모듈 배선기판상에 실장된다.
메모리의 이들 기능의 전환은, 패키징(packaging)의 본딩(bonding)공정에서 본딩와이어를 통해 반도체 칩의 소정의 전극을 전원전압(Vcc), 점지전위(Vss) 또는 비접속단자(NC)에 접속하는 것에 의해 실행 달성된다.
또한, 상기 메모리의 기능을 전환하는 다른 방법으로서, 1984년 일본공개특허 제75494호에 개시된 바와 같이, 메모리의 외부에서 공급된 소정의 신호에 따라 소정의 판독모드를 선택하는 메모리 또는 1986년 일본공개특허 제59682호에 개시된 바와 같이, 소정의 신호에 기초해서 프로그래머블하게 비트 길이모드를 지정하는 메모리가 공지되어 있다. 한편, 메모리 모듈에 대해서는 1994년 일본공개특허 제334112호에 개시되어 있다.
말하자면, 이와 같은 종류의 메모리 확장시스템은, 예를들면 1990년 8월 30일 일간공업신문사(日刊工業新聞社) 발행, 스즈키 야소지(鈴木八十二) 편저, 『반도체 MOS 메모리 및 그 사용』의 114∼126 페이지에 상세하게 개시되어 있다. 이 간행물에는 메모리 확장 DRAM 보드의 회로구성 및 동작이 기재되어 있다.
그런데, 상기 메모리 모듈은 다음과 같은 문제점을 가지는 것이 본 발명자들에 의해 발견되었다.
퍼스널 컴퓨터 등의 확장메모리로 사용되는 메모리 모듈에서 사용되는 메모리는 다양한 기능 전환동작을 가지고 있다. 그러나, 모듈 배선기판상에 완제품으로 실장된 메모리 모듈은 기능을 전환하지 못한다. 따라서, 각각의 기능별로 메모리 모듈이 조립되므로 생산의 자유도가 저하된다는 문제점이 발생한다.
본 발명의 목적은, 각각의 기능 및 워드 구성이 패키지의 외부에서 임의로 전환될 수 있는 메모리 모듈 및 그 제조방법을 제공하는데 있다.
본 발명의 상기 및 그 이외의 목적과 신규한 특징은 첨부된 도면을 참조하여 이루어진 다음의 설명으로부터 명백해질 것이다.
여기에 개시되는 본 발명의 대표적인 개요는 이하 간단하게 설명될 것이다.
본 발명에 의한 메모리 모듈은, 기능 전환신호의 상태에 따라 기능을 선택하는 기능전환용 외부단자를 포함하는 적어도 하나의 반도체장치와, 상기 반도체장치가 실장되고, 상기 기능전환용 외부단자로 입력되는 임의의 기능 전환신호를 선택하는 기능 전환수단을 포함하는 프린트 배선기판을 구비한다.
또한, 본 발명에 의하면, 상기 기능 전환수단은, 프린트 배선기판상에 형성되고, 프린트 배선기판상에 실장되는 반도체장치의 기능전환용 외부단자와 전기적으로 접속되는 제1노드와, 프린트 배선기판상에 형성되고, 전원전압과 접속되는 제2노드 및 프린트 배선기판상에 형성되고, 기준전압과 접속되는 제3노드를 포함하고, 상기 제1노드와 제2노드 또는 제1노드와 제3노드 사이에 도통수단이 설치되거나 또는 설치되지 않고, 기능전환용 외부단자로 입력되는 기능 전환신호를 일괄해서 전환하는 수단이다.
더우기, 본 발명에 의하면, 상기 기능 전환수단은, 프린트 배선기판의 코너부 또는 그 근방에 배치된다.
또한, 본 발명에 의하면, 상기 기능 전환수단에 의해 전환되는 반도체장치의 기능은, 판독모드를 포함한다.
또, 본 발명에 의하면, 상기 기능 전환수단에 의해 전환되는 반도체장치의 기능은, 리프레쉬 사이클을 포함한다.
또한, 본 발명에 의하면, 상기 기능 전환수단에 의해 전환되는 반도체장치의 기능은, 판독모드 및 리프레쉬 사이클을 포함한다.
더우기, 본 발명에 의하면, 상기 반도체장치는, 워드구성 전환신호의 상태에 따라 워드구성을 선택하는 워드구성 전환용 외부단자를 더 포함하고, 상기 프린트 배선기판은 미리 설정된 워드구성 전환신호를 상기 워드구성 전환용 외부단자로 입력하는 워드구성 설정회로를 더 포함한다.
본 발명에 의한 메모리 모듈은, 워드구성 전환신호의 상태에 따라 워드구성을 선택하는 워드구성 전환용 외부단자를 포함하는 적어도 하나의 반도체장치와, 상기 반도체장치가 실장되고, 상기 반도체장치의 전환된 워드구성에 대응하는 전용배선을 포함하는 전용 프린트 배선기판을 구비한다.
또한, 본 발명에 의하면, 상기 메모리 모듈은, 워드구성 전환용 외부단자로 입력되는 임의의 워드구성 전환신호를 선택하기 위해 상기 전용 프린트 배선기판상에 실장되는 워드구성 전환수단을 더 포함한다.
더우기, 본 발명에 의하면, 상기 워드구성 전환수단은, 상기 전용 프린트 배선기판상에 배선되고, 상기 반도체장치를 실장하는 것에 의해 소정의 워드구성 전환신호가 상기 워드구성 전환용 외부단자로 입력되는 소정의 워드구성으로 전환되도록 조절되는 워드구성 설정회로를 포함한다.
또한, 본 발명에 의하면, 상기 워드구성 전환수단은, 전용 프린트 배선기판상에 설치되고, 전용 프린트 배선기판상에 실장되는 반도체장치의 워드구성 전환용 외부단자와 전기적으로 접속되는 제4노드와, 전용 프린트 배선기판상에 설치되고, 전원전압과 접속되는 제5노드 및 전용 프린트 배선기판상에 설치되고, 기준전압과 접속되는 제6노드를 포함하고, 상기 제4노드와 제5노드 또는 제4노드와 제6노드 사이에 도통수단이 설치되거나 또는 설치되지 않고, 워드구성 전환용 외부단자로 입력되는 워드구성 전환신호를 일괄해서 전환하는 수단이다.
또, 본 발명에 의하면, 상기 반도체장치는, 기능 전환신호의 상태에 따라 기능을 선택하는 기능전환용 외부단자를 더 포함하고, 상기 전용 프런트 배선기판은 상기 기능전환용 외부단자로 입력되는 임의의 기능 전환신호를 선택하는 기능 전환수단을 더 포함한다.
또한, 본 발명에 의하면, 상기 기능 전환수단은, 전용 프린트 배선기판상에 형성되고, 전용 프린트 배선기판상에 실장되는 반도체장치의 기능전환용 외부단자와 전기적으로 접속되는 제1노드(또는 전극)와, 전용 프린트 배선기판상에 형성되고, 전원전압과 접속되는 제2노드(또는 전극) 및 전용 프린트 배선기판상에 형성되고, 기준 전압(또는 접지전위)과 접속되는 제3노드(또는 전극)를 포함하고, 상기 제1노드와 제2노드 또는 제1노드와 제3노드 사이에 도통수단이 설치되거나 또는 설치되지 않고, 상기 기능전환용 외부단자로 입력되는 기능 전환신호를 일괄해서 전환하는 수단이다.
더우기, 본 발명에 의하면, 상기 기능 전환수단에 의해 전환되는 반도체장치의 기능은, 판독모드를 포함한다.
또한, 본 발명에 의하면, 상기 기능 전환수단에 의해 전환되는 반도체장치의 기능은, 리프레쉬 사이클을 포함한다.
또, 본 발명에 의하면, 상기 기능 전환수단에 의해 전환되는 반도체장치의 기능은, 판독모드 및 리프레쉬 사이클을 포함한다.
더우기, 본 발명에 의하면, 상기 기능 전환수단은, 전용 프린트 배선기판상에 배선되고, 반도체장치를 실장하는 것에 의해 소정의 기능 전환신호가 기능전환용 외부단자로 입력되어 소정의 기능으로 전환되도록 조절되는 기능 설정회로를 포함한다.
본 발명에 의한 메모리 모듈의 제조방법은, 워드구성 전환용 외부단자로 입력되는 워드구성 전환신호에 기초해서 소정의 워드구성을 선택하는 반도체장치와; 복수의 워드구성에 대응하는 복수 종류의 전용 프린트 배선기판을 준비하고, 복수 종류의 전용 프린트 배선기판으로부터 요구되는 반도체장치의 워드구성에 대응하는 하나의 전용 프린트 배선기판을 선택하는 공정 및 선택된 하나의 전용 프린트 배선기판상에 반도체장치를 실장하는 공정을 구비한다.
또한, 본 발명에 의한 메모리 모듈의 제조방법은, 워드구성 전환용 외부단자로 입력되는 워드구성 전환신호에 기초해서 워드구성을 전환하고, 기능전환용 외부단자로 입력되는 기능 전환신호에 기초해서 기능을 선택하는 반도체장치와, 도통수단이 설치되거나 또는 설치되지 않고, 기능전환용 외부단자로 입력되는 임의의 기능 전환신호를 선택하는 기능 전환수단이 설치되고, 복수의 워드구성에 대응하는 복수 종류의 전용 프린트 배선기판을 준비하고, 상기 복수 종류의 전용 프린트 배선기판으로부터 요구되는 반도체장치의 워드구성에 대응하는 하나의 전용 프린트 배선기판을 선택하는 공정과 선택된 하나의 전용 프린트 배선기판상에 반도체 장치를 실장하는 공정 및 도통수단이 설치되거나 또는 설치되지 않고, 임의의 기능을 선택적으로 전환하는 공정을 구비한다.
또, 본 발명에 의한 메모리 모듈의 제조방법은, 워드구성 전환용 외부단자로 입력되는 워드구성 전환신호에 기초해서 소정의 워드구성을 선택하고. 기능전환용 외부단자로 입력되는 기능 전환신호에 기초해서 소정의 기능을 전환하는 반도체장치와, 복수의 워드구성 및 복수의 기능의 전환동작에 대응하는 복수 종류의 전용 프린트 배선기판을 준비하고, 복수 종류의 전용 프린트 배선기판으로부터 요구되는 반도체장치의 워드구성 및 기능의 전환동작에 대응하는 하나의 전용 프린트 배선기판을 선택하는 공정 및 선택된 하나의 전용 프린트 배선기판상에 반도체장치를 실장하는 공정을 구비한다.
전술한 바와 같이, 본 발명은 반도체장치의 제품개발의 효율성을 향상시키고, 제품관리를 용이하게 할 수 있어 제품 코스트도 저감할 수 있다.
본 발명의 실시형태 1에 있어서, 표면실장 패키지의 한 종류인 TCP(tape carrier package)형 DRAM 반도체장치로 제조된 메모리(1)는 반도체 칩(2)의 중앙부에 배치되는 전극인 본딩패드(BP)를 가진다.
한편, 메모리(1)는, 폴리이미드 필름의 상면상에 리드(lead)로서 동박의 배선(4)이 반복 형성된 테이프 캐리어상에 상기 반도체 칩(2)이 실장되는 구조로 되어 있다.
또한, 반도체 칩(2)상에 배치된 본딩패드(BP)는, 배선(4)의 리드 단부에서 테이프 캐리어상에 형성된 인너리드(4a)와 각각 전기적으로 접속된다. 더우기, 인너리드(4a)는, 후술하는 모듈 배선기판상에 형성된 랜드(land)와 같은 외부 접속전극과 전기적으로 접속되는 아웃터리드(4b)를 형성하기 위해 연장된다.
한편, 반도체 칩(2) 및 인너리드(4a)는, 예를들면 애폭시수지로 봉지되어 패키지를 형성하고, 패키지에서 돌출된 각각의 리드는 일반적으로 크랭크(crank) 형태로 구부러져 있다.
다음에, 제2도에 도시된 바와 같이, 메모리(1)는 총 28개의 핀을 포함하도록 구성된다. 이중 기능을 전환하는 본딩패드(BP1, BP0)와 접속되는 제2 및 제27핀은 기능전환용 핀(또는 기능전환용 외부단자)(FP1, FP0)으로 작용하는 아웃터리드를 가진다.
한편, 메모리(1)에는 워드구성을 전환하는 본딩패드(BP3, BP2)가 설치되어, 워드구성이 본딩패드(BP3, BP2)로 입력되는 신호의 상태에 따라 임의로 전환된다.
또한, 제2도에 있어서, 메모리(1)에는 데이터 입출력 핀(IO0∼IO3), 액세스가 판독인가 기록인가를 지정하는 핀(WE), 어드레스 입력 핀(A0∼A11), 로(low) 및 칼럼(column) 선택신호용 핀(RAS, CAS), 판독시 데이터 출력신호 및 데이터 입출력신호의 상태를 제어하는 신호용 핀(OE), 전원전압(Vcc)용 핀(Vcc) 및 접지전위(또는 어스전위) 또는 기준전위용 핀(Vss)이 설치된다.
다음에, 메모리(1)의 내부 결선구조가 제3도를 참조하여 구체적으로 설명될 것이다.
우선, 메모리(1)에는 반도체 칩(2)상에 형성되는 본딩패드(BP)중 제2 및 제27핀의 기능전환용 핀(FP1, FP0)과 전기적으로 접속되는 전극인 기능전환용 본딩패드(BP1, BP0)와 워드구성을 전환하는 본딩패드(BP3, BP2) 및 제1 및 제14핀의 전원전압(Vcc)용 배선(4)과 제15 및 제28핀의 접지전위용 배선(4)만이 배치가 도시되어 있다.
여기서, 메모리(1)에서의 기능이라는 것은 리프레쉬 동작하는 사이클인 리프레쉬 사이클 및 FAST PAGE와 EDO를 포함하도록 구성되는 판독모드를 의미한다.
또한, 제4도에 도시된 바와 같이. 메모리(1)는 리프레쉬 사이클, FAST PAGE와 EDO의 판독모드 및 4M×1비트, 1M×4비트 및 512K×8비트의 3종류의 워드구성을 전환할 수 있다.
한편, 메모리(1)에서 이들 기능 전환동작은, 전원전압(Vcc), 접지전위(Vss) 또는 비접속상태로부터 선택된 기능 전환신호를 제3도에 도시된 반도체 칩(2)의 소정의 위치에 배치된 기능전환용 본딩패드(BP1, BP0)의 접속지점, 즉 제2 및 제27핀의 기능을 전환하는 핀(FP0, FP1)으로 입력하고, 제4도에 도시된 바와 같은 상기의 방식으로 이들 기능 전환신호를 조합하는 것에 의해 실행된다.
또한, 워드구성 전환용 본딩패드(BP3, BP2)의 접속지점은 테이프 캐리어상에 형성된 배선(4a)에 미리 결정된다. 제2도에 도시된 바와 같이, 본 실시형태의 메모리(1)에 있어서, 본딩패드(BP3, BP2)는 비접속상태이다.
따라서, 제4도에 도시된 바와 같이, 메모리(1)의 워드구성에 있어서, 본딩패드(BP3, BP2)가 비접속(제4도에서 "오픈"으로 표시)상태이므로, 4K×4비트의 워드구성이 자동적으로 선택된다.
한편, 예컨대 기능전환용 핀(FP0)으로 입력되는 기능 전환신호가 오픈이고(제4도 참조), 기능전환용 핀(FP1)으로 입력되는 기능 전환신호가 전원전압(Vcc)이라고 하면, 메모리(1)에서는 리프레쉬 사이클이 2K이고, 판독모드가 FAST PAGE인 기능이 선택된다.
제5도를 참조하여, 여기서 메모리(1)리 기능과 워드구성을 전환하는 방법이 설명될 것이다. 또한, 제5도는 실제의 실장배치를 설명하는 것이 아니라 메모리 모듈(MM)에서 메모리(1)의 결선상태를 개략적으로 나타낸다.
우선, 제5도의 메모리 모듈(MM)에 있어서, 메모리(1)를 실장하는 모듈 배선기판(또는 프린트 배선기판)(5)에는 메모리(1)의 기능전환용 핀(FP0)으로 입력되는 기능 전환신호를 임의로 전환하는 기능 전환수단(KK1)과, 메모리(1)의 기능전환용 핀(FP1)으로 입력되는 기능 전환신호를 임의로 전환하는 기능 전환수단(KK2)이 설치된다.
한편, 기능 전환신호는 비접속상태, 전원전압(Vcc) 및 접지전위(Vss)중 어느 것으로부터도 선택된다.
또한, 모듈 배선기판(5)상에 실장되는 모든 메모리(1)의 기능전환용 핀(FP0, FP1)은 배선패턴(MP)에 의해 배선되어 기능 전환수단(KK1, KK2)과 각각 접속된다.
더우기, 이들 기능 전환수단(KK1, KK2)에 의해, 제4도에 도시된 판독모드 및 리프레쉬 사이클을 포함하도록 구성된 기능이 전환되고, 임의로 설정될 수 있도록 상기 기능 전환신호가 임의로 전환되고, 일괄해서 실장된 모든 메모리(1)로 입력될 수 있다.
제6도 및 제7도를 참조하여, 여기서, 기능을 전환하는 상기 기능 전환수단(KK1, KK2)이 실제로 설치되는 메모리 모듈이 구체적으로 설명될 것이다.
우선, 메모리 모듈은, 소정의 메모리 구성을 구성하기 위해 표면실장 패키지인 TCP형 메모리(1)(제2도에 도시)를 실장하는 것에 의해 구성된다. 이 메모리 모듈에 있어서, 메모리(1)를 실장하는 모듈 배선기판(5)은 소정 갯수의 메모리(1)가 모듈배선기판(5)의 긴 길이 방향으로 실장되는 표면(5a) 및 이면(5b)을 가진다. 모듈배선기판(5)의 표면(5a) 및 이면(5b)상에 실장되는 메모리(1)는 2단으로 적층되어 적층구조를 구성한다.
또한, 모듈 배선기판(5)의 표면(5a) 및 이면(5b)상에는 메모리 모듈에 필요한 메모리(1) 및 여러 종류의 칩부품이 실장되도록 소정의 접속지점과 전기적으로 접속되는 랜드(land)가 형성된다.
한편, 모듈 배선기판(5)의 이면(5b)에서 한쪽 긴변의 코너부 근방에는, 메모리(1)에 배치되는 기능전환용 핀(FP0)(제2도에 도시)으로 기능 전환신호의 상태를 전환하는 후술하는 도통용 칩을 실장하기 위한 랜드(또는 제1노드)(L1), 랜드(또는 제2노드)(L2), 랜드(또는 제3노드)(L3), 기능전환용 핀(FP1)(제2도에 도시)으로 기능 전환신호의 상태를 전환하는 도통용 칩을 실장하기 위한 랜드(또는 제1노드)(L4), 랜드(또는 제2노드)(L5) 및 랜드(또는 제3노드)(L6)가 설치된다.
또한, 모듈 배선기판(5)의 표면(5a) 및 이면(5b)에서 다른 한쪽의 긴변에는 모듈배선기판(5)의 긴 길이 방향으로 배치된 소정 갯수의 모듈 I/O단자(MT)가 설치된다.
더우기, 모듈 배선기판(5)의 표면(5a) 및 이면(5b)상에는 각각의 랜드 및 모듈 I/O단자(MT)가 소정의 접속지점과 각각 전기적으로 접속되는 배선패턴이 형성된다.
랜드(L1)는 소정의 배선패턴에 의해 실장된 모든 메모리(1)의 기능전환용 핀(FP0)이 중첩되는 랜드와 전기적으로 접속되고, 렌드(L2)는 배선패턴을 통해 전원전압(Vcc)과 전기적으로 접속되며, 랜드(L3)는 배선패턴을 통해 접지전위(Vss)와 전기적으로 접속된다.
후술하는 도통용 칩은, 기능 전환신호가 메모리(1)로 입력되어 기능 전환동작을 선택적으로 일괄해서 실행하도록 랜드(L1)와 랜드(L2) 또는 랜드(L1)와 랜드(L3) 사이에 실장되거나 또는 실장되지 않는다.
기능 전환수단(KK1)은 이들 랜드(L1∼L3) 및 도통용 칩을 포함하도록 구성된다.
모듈 배선기판(5)의 랜드(L4)는 소정의 배선패턴에 의해 실장되는 모든 메모리(1)의 기능전환용 핀(FP1)이 중첩되는 랜드와 전기적으로 접속되고, 랜드(L5)는 배선패턴을 통해 전원전압(Vcc)과 전기적으로 접속되며, 랜드(L6)는 배선패턴을 통해 접지전위(Vss)와 전기적으로 접속된다.
후술하는 도통용 칩은, 기능 전환신호가 메모리(1)로 입력되어 기능 전환동작을 선택적으로 일괄해서 실행하도록 랜드(L4)와 랜드(L5) 또는 랜드(L4)와 랜드(L6) 사이에 실장되거나 또는 실장되지 않는다.
기능 전환수단(KK2)은 이들 랜드(L4∼L6) 및 도통용 칩을 포함하도록 구성된다.
도통용 칩을 실장하는 모듈 배선기판(5)의 랜드(L1∼L3, L4∼L6)는 모듈 I/O단자(MT)가 배치되지 않은 한쪽 긴변의 코너부 근방에 형성되므로, 도통용 칩은 메모리 모듈(MM)이 금속케이스로 밀봉되더라도 용이하게 실장 및 분리될 수 있다.
또한, 제7도에 도시된 바와 같이, 모듈 배선기판(5) 메모리(1) 및 칩 부품을 실장함으로써, 8바이트 DIMM(dual inline memory module)이라는 메모리 모듈(MM)이 구성된다.
여기서, 제7도에 있어서, 메모리(1)는 리프레쉬 사이클을 2K 사이클. 판독모드를 FAST PAGE로 설정하기 위해 워드구성이 4M×4비트로 미리 설정되고, 기능전환은 기능전환용 핀(FP0, FP1)으로 입력되는 기능 전환신호의 선택에 의해 전환된다.
전술한 바와 같이, 리프레쉬 사이클이 2K사이클로 설정되고, 판독모드가 FAST PAGE로 설정될 때, 기능전환용 핀(FP0)으로 입력되는 기능 전환신호가 비접속상태로될 수 있고, 기능전환용 핀(FP1)으로 입력되는 기능 전환신호가 전원전압(Vcc)으로 선택될 수 있는 것이 제4도로부터 이해된다.
그 결과, 기능전환용 핀(FP0)이 오픈(open) 상태로 되므로, 점퍼나 저항과 같은 칩부품인 도통용 칩이 랜드(L1∼L3)상에 실장되지 않고, 모듈 배선기판(5)상에 실장되는 모든 메모리(1)의 기능전환용 핀(FP0)이 일괄해서 오픈상태로 된다.
한편, 전원전압(Vcc)이 기능전환용 핀(FP1)으로 입력되므로, 점퍼나 저항과 같은 칩부품인 도통용 칩(또는 도통수단)(JC)이 랜드(L4)와 전원전압(Vcc)과 접속된 랜드(L5) 사이에 실장되어, 전원전압(Vcc)이 모듈 배선기판(5)상에 실장되는 모든 메모리(1)의 기능전환용 핀(FP1)으로 입력된다.
그래서, 제8도에 도시된 바와 같이, 전원전압(Vcc)이 모든 메모리(1)(제2도에 도시)의 기능전환용 핀(FP1)으로 공급되면, 모듈 배선기판(5)(제6도에 도시)의 랜드(L4)와 랜드(L5) 사이에 도통용 칩(IC)을 실장하는 것 만으로도 충분하다.
여기서, 이 메모리 모듈(MM)의 접속상태는 제9도의 블록도에 도시된다. 제9도에 도시된 바와 같이. 모든 메모리(1)의 기능전환용 핀(FP1, FP0)으로 입력되는 기능 전환신호는 기능 전환수단(KK1, KK2)에 의해 일괄해서 선택적으로 전환된다.
다음에, 메모리 모듈(MM)이 SODIMM(small outlet dual inline memory module)로 제조되는 경우의 실장예가 제10도에 도시된다.
이 경우 역시, 소정 갯수의 TCP형 메모리(1)가 소정의 메모리 구성을 구성하기 위해 모듈 배선기판(5)의 표면(5a) 및 이면(5b)상에 각각 실장되어 메모리(1)가 2단으로 실장되는 적층구조로 된다.
한편, 상기 8바이트 DIMM 메모리 모듈과 같이, 모듈 배선기판(5)의 표면(5a)에서 한쪽 긴변의 코너부 근방에는 메모리(1)에 실장되는 기능전환용 핀(FP0, FP1)으로 기능 전환신호의 상태를 전환하는 후술하는 도통용 칩을 실장하기 위한 랜드(L1, L3, L4, L5)가 배치된다.
또한, 랜드(L1)는 소정의 배선패턴에 의해, 실장된 모든 메모리(1)의 기능전환용 핀(FP0)이 중첩되는 랜드와 전기적으로 접속되고, 랜드(L3)는 배선패턴을 통해 접지전위(Vss)와 전기적으로 접속된다.
한편, 랜드(L4)는 소정의 배선패턴에 의해 실장된 모든 메모리(1)의 기능전환용 핀(FP1)이 중첩되는 랜드와 전기적으로 접속되고, 랜드(L5)는 배선패턴을 통해 전원전압(Vcc)과 전기적으로 접속된다.
또한, 도통용 칩이 랜드(L1)와 랜드(L3) 또는 랜드(L4)와 랜드(L5) 사이에 실장되거나 또는 실장되지 않고, 기능 전환신호가 메모리(1)로 입력되어 기능전환동작을 선택적으로 일괄해서 실행한다.
더우기, 제10도에 도시된 바와 같이, 점퍼나 저항과 같은 칩부품인 도통용 칩을 실장하기 위한 모듈 배선기판(5)의 랜드(L1, L3) 또는 랜드(L4. L5)는 모듈 I/O 단자(MT)가 배치되지 않은 한쪽 긴변의 코너부 근방에 형성되고, 메모리 모듈이 금속케이스로 밀봉되더라도 도통용 칩이 용이하게 실장 및 분리될 수 있다.
한편, 제11A도, 제11B도, 제11C도, 제11D도 및 제11E도에 도시된 바와 같이, SODIMM으로 제조된 메모리 모듈에서 사용되는 모듈 배선기판(5)은 규격에 따라 형성된다.
또한, 메모리 모듈(MM)의 결선상태는 제12도의 블록도에 도시된다.
제12도에 도시된 바와 같이, 모든 메모리(1)의 기능전환용 핀(FP1)으로 입력되는 기능 전환신호는 기능 전환수단(KK1)에 의해 전원전압(Vcc) 또는 비접속 상태로 선택적으로 일괄해서 전환되고, 모든 메모리(1)의 기능전환용 핀(FP0)으로 입력되는 기능 전환신호는 기능 전환수단(KK2)에 의해 접지전위(Vss) 또는 비접속 상태로 선택적으로 일괄해서 전환된다.
그 결과, 기능전환용 핀(FP0)의 입력이 오픈상태(제12도에서 '오프'로 표시)일때, 판독모드는 FAST PAGE 모드이다. 기능전환용 핀(FP0)의 입력이 접지전위(Vss)(제12도에서 '온'으로 표시)일 때, 판독모드는 EDO 모드이다.
한편, 기능전환용 핀(FP1)의 입력이 오픈상태일 때, 리프레쉬 사이클은 4K사이클이다. 기능전환용 핀(FP1)의 입력이 전원전압(Vss)(제12도에서 '온'으로 표시)일때, 리프레쉬 사이클은 2K사이클이다.
예를들어, 판독모드가 EDO 로드이고, 리프레쉬 사이클이 4K사이클이면, 기능전환용 핀(FP0)의 입력이 접지전위(Vss)로 되고, 기능전환용 핀(FP1)의 입력이 오픈상태로 된다. 따라서, 제10도에 도시된 바와 같이, 도통을 칩(JC)이 랜드(L1)와 랜드(L3) 사이에 실장될 수 있지만 랜드(L4)와 랜드(L5) 사이에서 생략될 수 있다.
여기서, 기능 전환신호는 기능 전환수단(KK1, KK2)에 의해 전원전압(Vcc)이나 비접속 상태, 또는 접지전위(Vss)나 비접속 상태로 선택적으로 전환된다. 그러나, 이들 기능 전환수단(KK1, KK2)은 이들 기능 전환신호가 메모리(1)에서 기능을 전환하기 위해 조합될 수 있도록 전원전압(Vcc), 접지전위(Vss) 또는 비접속상태를 선택하게 된다.
그 결과, 다음의 효과가 본 발명의 실시형태 1에 의해 달성될 수 있다.
(1) 실장되는 모든 메모리(1)의 기능은 메모리 모듈(MM)의 기능이 단시간 동안 용이하게 전환될 수 있도록 기능 전환수단(KK1, KK2)에 의해 전환되고, 일괄해서 설정될 수 있다.
(2) 메모리 모듈(MM)의 조립사양은 공통화될 수 있어 제품의 개발 효율성을 향상시키고, 제품관리를 용이하게 할 수 있다.
(3) 모듈 배선기판(5)의 코너부 또는 그 근방에 기능 전환수단(KK1, KK2)을 설치함으로써, 완성된 제품의 메모리 모듈이라도 메모리(1)의 기능이 단시간 동안 용이하게 전환될 수 있어 생산성의 자유도를 대폭 향상시킬 수 있다.
제13도는 본 발명의 실시형태 2에 의한 메모리의 핀 배치도, 제14도, 제15도 및 제16도는 본 발명에 의한 메모리가 실장되는 메모리 모듈을 나타내는 설명도이다.
본 실시형태 2에 있어서, 메모리(1a)는 표면실장 패키지의 한 종류인 TCP형DRAM 반도체장치로 제조된다. 제13도에 도시된 바와 같이, 메모리(1a)는 총 36개의 핀을 포함하도록 구성된다. 이중, 기능전환용 본딩패드(BP1, BP0)와 접속되는 제2 및 제35핀에는 기능전환용 핀(FP0, FP1)으로서 아웃터리드가 설치되어 입력된 기능 전환신호의 상태에 따라 임의의 기능이 전환된다.
한편, 메모리(1a)에는 워드구성을 전환하는 본딩패드(BP3, BP2)와 접속되는 제17 및 제20핀의 아웃터리드가 워드구성 전환용 핀(FP3, FP2)(또는 워드구성 전환용 외부단자)으로서 설치되므로 임의의 워드구성이 상기 핀(FP3, FP2)으로 입력되는 워드구성 전환신호의 상태에 따라 전환된다.
또한, 메모리(1a)에는 데이터 입출력 핀(IO0∼IO7), 액세스가 판독인가 기록인가를 지정하는 핀(WE), 어드레스 입력 핀(A0∼A11), 로 및 칼럼 선택신호용 핀(RAS, CAS), 판독시 데이터 출력신호 및 데이터 입출력신호의 상태를 제어하는 신호용 핀(OE), 전원전압(Vcc)용 핀(Vcc) 및 기준전위인 접지전위용 핀(Vss)이 설치된다.
이하, 메모리(1a)의 내부 결선구성이 구체적으로 설명된다.
우선, 제4도에 도시된 바와 같이, 예를들면 메모리(1a)는 기능전환용 핀(FP1, FP0)으로 입력되는 기능 전환신호에 기초해서 리프레쉬 동작하는 사이클인 리프레쉬 사이클과 FAST PAGE, ED0의 판독모드를 전환하기 위해 임의로 기능을 전환할 수 있고, 워드구성 전환용 핀(FP3, FP2)으로 입력되는 워드구성 전환신호에 기초해서 4M×1비트, 1M×4 비트 및 512K×8비트 3종류의 워드구성을 전환할 수 있다.
메모리(1a)의 기능은, 제13도에 도시된 바와 같이, 전원전압(Vcc), 접지전위(Vss) 또는 비접속상태와 같은 기능 전환신호로부터 선택된 신호를 제2 및 제35핀의 기능을 전환하는 핀(FP1, FP2)으로 입력하고, 제4도에 도시된 바와 같이 이들 신호를 조합함으로써 전환된다.
마찬가지로 메모리(1a)의 워드구성도 전원전압(Vcc), 접지전위(Vss) 또는 비접속 상태와 같은 워드구성 전환신호로부터 선택된 신호를 워드구성을 전환하는 제17 및 제20핀의 워드구성 전환용 핀(FP3, FP2)으로 입력하고, 제4도에 도시된 바와 같이 이들 신호를 조합함으로써 전환된다.
여기서, 제14도, 제15도, 제16도 및 제17도를 참조하여, 메모리(1a)의 기능 및 워드구성을 전환하는 방법이 설명될 것이다. 한편, 제14도, 제15도, 제16도 및 제17도에는 실제의 실장구성이 아니라 메모리 모듈에서의 메모리(1a)의 결선상태를 개략적으로 나타낸다.
우선, 제14도에 도시된 바와 같이, 메모리(1a)를 실장하기 위해 사용되는 기판으로는 소정의 워드구성에 대응해서 미리 배선된 전용 모듈 배선기판(또는 전용 프린트 배선기판)(6)이 예시된다.
한편, 모듈 배선기판(6)상에는 기능전환용 핀(FP1, FP0)과 워드구성 전환용 핀(FP3, FP2)이 설치된 메모리(1a)가 실장된다.
또한, 모듈 배선기판(6)상에는 소정의 워드구성이 설정되도록, 비접속상태, 전원전압(Vcc) 또는 접지전위(Vss)의 소정의 워드 전환신호를 메모리(1a)의 워드구성 전환용 핀(FP3, FP2)으로 입력하는 배선패턴(또는 워드구성 설정배선)(HP1)이 배선된다.
한편, 모듈 배선기판(6)에는 메모리(1a)의 기능전환용 핀(FP0)으로 입력되는 비접속상태. 전원전압(Vcc)또는 접지전위(Vss)로부터 선택된 기능 전환신호를 임의로 전환하는 기능 전환수단(KK1)과, 메모리(1a)의 기능전환용 핀(FP1)으로 입력되고 동일하게 비접속상태, 전원전압(Vcc) 또는 접지전위(Vcc)의 어느 것으로부터 선택된 기능전환신호를 임의로 전환하는 기능 전환수단(KK2)이 설치된다.
또한, 모듈 배선기판(6)상에 실장되는 모든 메모리(1a)의 기능전환용 핀(FP0, FP1)은 각각 기능 전환수단(KK1, KK2)과 접속되도록 배선패턴(HP)에 의해 배선된다.
그 결과, 상기 기능 전환신호는 이들 기능 전환수단(KK1, KK2)에 의해 임의로 전환되어, 제4도에 도시된 판독모드와 리프레쉬 사이클을 포함하는 기능을 전환하고, 임의로 설정할 수 있다.
그 결과, 메모리(1a)의 기능은 기능 전환수단(KK1, KK2)에 의해 메모리(1a)가 실장되기 전이나 후라도 임의로 전환되어 설정될 수 있다.
다음에, 제15도에 도시된 바와 같이, 임의의 워드구성이 메모리(1a)를 실장하는 전용 모듈 배선기판(6)상에서 설정되도록 하기 위해, 메모리(1a)의 워드구성 전환용 핀(FP3, FP2)으로 워드구성 전환신호로서 비접속상태, 전원전압(Vcc) 또는 접지전위(Vss)의 어느 것이라도 임의로 전환하는 워드구성 전환수단(WK1, WK2)이 설치된다.
한편, 마찬가지로 모듈 배선기판(6)상에는 메모리(1a)의 기능전환용 핀(FP0, FP1)으로 상기 기능 전환신호를 임의로 전환하는 기능 전환수단(KK1, KK2)이 설치된다.
또한, 모듈 배선기판(6)상에 실장되는 모든 메모리(1a)의 기능전환용 핀(FP0, FP1)은 각각 기능 전환수단(KK1, KK2)과 접속되도록 배선패턴(HP)에 의해 배선되고, 모든 메모리(1a)의 워드구성 전환용 핀(FP2, FP3)은 각각 워드구성 전환수단(WK1, WK2)과 접속되도록 배선패턴(HP)에 의해 배선된다.
그 결과, 기능 전환신호는 이들 기능 전환수단(KK1, KK2)에 의해 임의로 전환되어 제4도에 도시된 판독모드와 리프레쉬 사이클을 포함하는 기능을 임의로 전환하여 설정한다.
워드구성 전환신호는 메모리(1a)가 모듈 배선기판(6)에 대응하는 워드구성으로 전환되고, 설정되도록 워드구성 전환수단(WK1, WK2)에 의해 전환된다.
그 결과, 메모리(1a)의 기능 및 워드구성은 메모리(1a)가 실장되기 전이나 후라도 기능 전환수단(KK1, KK2) 및 워드구성 전환수단(WK1, WK2)에 의해 임의로 전환되어 설정될 수 있다.
모듈 배선기판상에 워드구성을 전환하는 워드구성 전환수단만이 설치되고, 소정의 기능이 전환되어 설정되도록 실장되는 메모리의 기능전환용 핀으로 소정의 기능전환신호가 입력되는 배선패턴을 배선하는 것에 의해 기능이 전환될 수 있으므로, 기능은 워드구성을 전환하는 것에 의해 임의로 설정될 수 있다.
이 경우, 역시 전환되어 설정되는 워드구성 및 기능에 대응하는 전용 모듈 배선기판이 준비되어 메모리가 실장된다.
다음에, 제16도에 도시된 바와 같이, 실장된 메모리(1a)를 가지는 전용 모듈 배선기판(6)상에는 미리 설정된 워드구성 전환신호가 워드구성 전환용 핀(FP3, FP2)으로 입력되도록 배선되는 배선패턴(HP1) 및 미리 설정된 기능 전환신호가 기능전환용 핀(FP1, FP0)으로 입력되도록 배선되는 배선패턴(또는 기능 설정배선)(HP2)이 형성된다.
메모리(1a)의 기능 및 워드구성은, 소정의 기능 및 워드구성이 미리 전환되어 설정된 전용 모듈 배선기판(6)을 선택하고, 선택된 모듈 배선기판(6)상에 메모리(1a)를 실장함으로써 자동적으로 전환되어 설정된다.
상기 기능 전환수단(KK1)은, 메모리(1a)상에 실장되는 기능전환용 핀(FP0)(제13도에 도시)으로 기능 전환신호의 상태를 선택하는 도통용 칩 및 도통용 칩을 실장하기 위한 실장랜드를 포함하도록 구성된다
이들 실장랜드는, 소정의 배선패턴에 의해 기능전환용 핀(FP0)이 중첩되는 랜드와 전기적으로 접속되는 기능랜드와, 배선패턴을 통해 전원전압(Vcc)과 전기적으로 접속되는 전원랜드 및 배선패턴을 통해 접지전위(Vss)와 전기적으로 접속되는 접지랜드를 포함한다.
동일한 형태로 상기 기능 전환수단(KK2)도 메모리(1a)상에 실장되는 기능전환용 핀(FP1)(제13도에 도시)으로 기능 전환신호의 상태를 전환하는 도통용 칩 및 도통용칩을 실장하기 위한 실장랜드를 포함하도록 구성된다. 이들 실장랜드는, 소정의 배선패턴에 의해 기능전환용 핀(FP1)이 중첩되는 랜드와 전기적으로 접속되는 기능랜드와, 배선패턴을 통해 전원전압(Vcc)과 전기적으로 접속되는 전원랜드 및 배선패턴을 통해 접지전위(Vss)와 전기적으로 접속되는 접지랜드를 포함한다.
기능랜드와 전원랜드 또는 기능랜드와 접지랜드 사이에 도통용 칩이 설치되거나 또는 설치되지 않아도, 전원전압(Vcc), 전지전위(Vss)또는 비접속상태의 어느것이라도 기능 전환신호로서 임의로 선택되어 메모리(1a)로 입력될 수 있어 기능 전환동작을 선택적으로 일괄해서 실행한다.
다음에, 상기 워드구성 전환수단(WK1)은, 메모리(1a)상에 실장되는 워드구성 전환용 핀(FP2)(제13도에 도시)으로 기능 전환신호의 상태를 전환하는 도통용 칩(또는 도통수단) 및 도통용 칩을 실장하기 위한 실장랜드를 포함한다.
이들 실장랜드는, 소정의 배선패턴에 의해 워드구성 전환용 핀(FP2)이 중첩되는 랜드와 전기적으로 접속되는 워드랜드(또는 제4노드)와, 배선패턴을 통해 전원전압(Vcc)과 전기적으로 접속되는 전원랜드(또는 제5노드) 및 배선패턴을 통해 접지전위(Vss)와 전기적으로 접속되는 접지랜드(또는 제6노드)를 포함한다.
워드구성 전환수단(WK2)은 메모리(1a)상에 실장되는 워드구성 전환용 핀(FP3)(제13도에 도시)으로 기능 전환신호의 상태를 전환하는 도통용 칩 및 도통용 칩을 실장하기 위한 실장랜드를 포함한다.
이들 실장랜드는, 소정의 배선패턴에 의해 워드구성 전환용핀(FP3)이 중첩되는 랜드와 전기적으로 접속되는 워드랜드와, 배선패턴을 통해 전원전압(Vcc)과 전기적으로 접속되는 전원랜드 및 배선패턴을 통해 접지전위(Vss)와 전기적으로 접속되는 접지랜드를 포함한다.
워드랜드와 전원랜드 또는 워드랜드와 접지랜드 사이에 도통용 칩이 설치되거나 또는 설치되지 않아도, 전원전압(Vcc), 접지전위(Vss) 및 비접속상태의 어느 것이라도 기능 전환신호로서 임의로 선택되어 메모리(1a)로 입력될 수 있어 워드 전환동작을 선택적으로 일괄해서 실행한다.
상기 도통용 칩을 실장하기 위한 실장랜드는 메모리 모듈이 금속케이스로 차폐되더라도 용이하게 실장/분리될 수 있도록 모듈 배선기판(6)의 코너부 근방에 배치된다.
그 결과, 다음의 효과가 본 발명의 실시형태 2에 의해 달성될 수 있다.
(1) 실장되는 모든 메모리(1a)의 기능 및 워드구성은 메모리 모듈(MM)의 기능이 단시간 동안 용이하게 전환될 수 있도록 기능 전환수단(KK1, KK2) 및 워드구성 전환수단(WK1, WK2)에 의해 일괄해서 전환될 수 있다.
(2) 상기 효과(1)에 의해, 메모리(1a)에서 사용되는 필름의 사양이 공통화 될 수 있어 코스트를 저감하고, 생산성을 향상시킬 수 있다.
(3) 메모리 모듈(MM)의 조립사양이 공통화될 수 있어 제품의 개발효율성을 향상시키고, 제품관리를 용이하게 할 수 있다.
(4) 모듈 배선기판(6)의 코너부 또는 그 근방에 기능 전환수단(KK1, KK2) 및 워드구성 전환수단(WK1, WK2)을 설치함으로써, 완성된 제품의 메모리 모듈에서도 메모리(1a)의 기능은 단시간 동안 용이하게 전환될 수 있다.
본 실시형태 2는 TCP형 메모리(1a)에 대해서 설명되었다. 그러나, 이 설명 대신에, 반도체 칩과 거의 같은 외부직경을 가지는 패키지로 제조된 CSP(chip size package)형의 BGA(ball grid array) 구조를 가지는 메모리나 또는 SOJ(small outline j-leaded package)형의 LOC(lead on chip) 구조를 가지는 메모리를 사용하여 메모리 모듈이 구성될 수도 있다.
예를들면, 제17도에 도시된 바와 같이, CSP형 메모리(1b)에 있어서, 기능을 전환하는 기능전환용 핀(FP1, FP0) 및 워드구성을 전환하는 워드구성 전환용 핀(FP3, FP2)으로서 소정의 핀이 지정된다.
한편, 메모리(1b)가 실장된 모듈 배선기판상에는 기능 전환신호를 기능전환용 핀(FP1, FP0)으로 입력하고, 워드구성 전환신호를 워드구성 전환용 핀(FP3, FP2)으로 입력함으로써 기능 및 워드구성이 임의로 전환될 수 있도록 기능 전환수단 및 워드구성 전환수단이 설치된다.
다음에, 예를 들면 SOJ형 메모리(1c)에 있어서, 기능을 전환하기 위한 기능전환용 핀(FP1, FP0)과 워드구성을 전환하기 위한 워드구성 전환용 핀(FP3, FP2)으로서 소정의 핀이 지정된다. 이들 기능전환용 핀(FP1, FP0)과 워드구성 전환용 핀(FP3, FP2)은 본딩 와이어(W)를 통해, 각각 소정의 기능전환용 패드(BP1, BP0)와 워드구성 전환용 패드(BP3, BP2)등의, 반도체 칩(2)상에 실장되는 본딩패드와 전기적으로 접속된다.
한편, 메모리(1c)를 실장하는 모듈 배선기판상에는, 기능전환신호를 기능전환용 핀(FP1, FP0)으로 입력하고, 워드구성 전환신호를 워드구성 전환용 핀(FP3, FP2)으로 입력함으로써, 기능 및 워드구성이 임의로 전환될 수 있도록 기능 전환수단 및 워드구성 전환수단도 설치된다.
비록 본 발명이 실시형태에 기초해서 상세하게 설명되었지만, 본 발명은 상기 실시형태에 한정되는 것이 아니고, 그 요지를 이탈하지 않는 범위에서 여러가지 형태로 변경될 수 있다.
예를들면, 상기 실시형태 1, 2에 있어서, 기능 전환신호 및 워드구성 전환신호는, 기능 전환수단 및 워드구성 전환수단에 의해 메모리 모듈상에 실장되는 모든 매모리로 일괄해서 공급된다. 그러나, 이것 대신에 기능 전환신호 및 워드구성 전환신호가 메모리 모듈상에 실장되는 모든 메모리로 일괄해서 공급될 필요는 없고, 기능 전환수단 및 워드구성 전환수단이 2개 또는 3개의 메모리마다 설치될 수 있다.
한편, 상기 실시형태 1, 2에 있어서, 점퍼나 저항과 같은 칩부품인 도통용 칩을 선택적으로 실장/분리함으로써 접속지점이 전환된다. 그러나, 메모리의 기능전환용 핀으로 입력되는 기능 전환신호와 워드구성 전환용 핀으로 입력되는 워드구성 전환신호는, 모듈 배선기판상에 EEPROM(electncally erasable programmable read only memory)과 같은 반도체장치를 사용하는 것에 의해 선택되어 전환될 수 있다.
이 변형예에 있어서, EEPROM의 소정의 핀은 배선패턴에 의해 모듈 배선기판상에 실장되는 각 메모리의 기능전환용 핀과 전기적으로 접속된다.
이 EEPROM에는 각각의 메모리에 소정의 기능을 부여하기 위한 프로그램이 미리 입력되어 있으므로, EEPROM은 프로그램에 기초해서 기능전환용 핀 및 워드구성 전환용 핀과 접속되는 소정 핀의 전기적인 레벨을 전원전압, 접지전압 또는 비접속상태의 어느 것으로 설정하는 것에 의해 메모리의 기능 및 워드구성을 전환한다.
또한, 상기 실시형태 1, 2에 있어서, 기능전환용 핀 및 워드구성 전환용 핀이 비접속 상태로 되어 있는 경우, 기능전환용 핀과 접속되는 도통용 칩은 실장되지 않는다. 그러나, 이 비접속 상태는 리드 절단공정으로 패키지의 단부로부터 비접속 기능전환용 핀 및 워드구성 전환용 핀을 절단하고, 메모리를 실장하는 랜드와 이것들을 분리하는 것에 의해 달성될 수도 있다.
한편, 상기 실시형태 1, 2에 있어서, 메모리의 기능전환은 리프래쉬 사이클과 FAST PAGE 및 EDO 모드를 포함하는 판독모드에 대한 것이지만, DRAM 동작모드 또는 동기 DRAM 동작모드의 전환과 같은 다양한 전환동작은 기능 전환수단에 의해 외부에서 실행될 수 있다.
본 발명에 의해 개시되는 대표적인 것에 의해 얻어지는 효과는, 이하에서 간단히 설명될 것이다.
(1) 본 발명에 의하면, 메모리 모듈의 조립사양이 공통화될 수 있어, 기능별로 반도체장치를 관리할 필요가 없다.
(2) 한편, 본 발명에 있어서, 반도체장치의 기능은 메모리 모듈이 완성된 이후라도 임의로 전환될 수 있으므로, 프린트 배선기판의 사양은 통일될 수 있어 사양의 변경에 유연하게 대처할 수 있다.
(3) 또한, 본 발명에 있어서, 반도체장치의 기능은 점퍼나 저항과 같은 도통수단을 선택적으로 실장/분리하는 것에 의해 저가격으로 용이하게 전환될 수 있다.
(4) 더우기, 본 발명에 있어서, 상기 효과 (1) 내지 (3)에 의하면, 반도체장치의 제품의 개발 효율성 및 생산성을 대폭 향상시키고, 제품관리를 용이하게 할 수 있다.
제 1 도는 본 발명의 실시형태 1에 의한 메모리의 주요부 구조를 나타내는 설명도,
제 2 도는 본 발명의 실시형태 1에 의한 메모리의 핀 배치도,
제 3 도는 본 발명의 실시형태 1에 의한 메모리의 내부 결선을 나타내는 설명도,
제 4 도는 본 발명의 실시형태 1에 의한 메모리의 모드 전환동작을 설명하는 테이블,
제 5 도는 본 발명에 의한 메모리가 실장된 메모리 모듈의 일실시예의 결선도,
제 6 도는 본 발명의 실시형태 1에 의한 메모리가 실장된 모듈 배선기판을 나타내는 배선도,
제 7 도는 본 발명의 실시형태 1에 의한 메모리가 실장된 모듈 배선기판의 실장도,
제 8 도는 본 발명의 실시형태 1에 의한 메모리의 기능을 전환하는 점퍼(jumper)의 실장예를 나타내는 설명도,
제 9 도는 본 발명의 실시형태 1에 의한 메모리 모듈을 나타내는 블록도,
제 10 도는 본 발명의 다른 실시형태에 의한 메모리가 실장된 모듈 배선기판을 나타내는 실장도,
제 11A 도 - 제 11E 도는 본 발명의 다른 실시형태에 의한 모듈 배선기판의 규격도,
제 12 도는 본 발명의 다른 실시형태에 의한 메모리 모듈을 나타내는 블록도,
제 13 도는 본 발명의 실시형태 2에 의한 메모리의 핀 배치도,
제 14 도는 본 발명에 의한 메모리가 실장된 메모리 모듈의 다른 실시예의 결선도,
제 15 도는 본 발명에 의한 메모리가 실장된 메모리 모듈의 다른 실시예의 결선도,
제 16 도는 본 발명에 의한 메모리가 실장된 메모리 모듈의 다른 실시예의 결선도,
제 17 도는 본 발명의 다른 실시형태에 의한 메모리를 나타내는 핀 배치도,
제 18 도는 본 발명의 다른 실시형태에 의한 메모리의 내부 결선을 나타내는 설명도이다.
* 도면의 주요부분에 대한 부호의 설명 *
1, 1a, 1b, 1c ... 메모리, 2 ... 반도체 칩,
4a ... 인너리드, 4b ... 아웃터리드,
4 ... 배선, 5a ... 표면,
5 ... 모듈 배선기판(프린트 배선기판), 5b ... 이면,
BP0, BP1 ... 본딩 패드, FP0, FP1 ... 기능전환용 핀,
MM ... 메모리 모듈, W ... 본딩와이어.

Claims (8)

  1. 배선기판과,
    반도체칩과,
    기능전환회로와,
    워드구성 전환회로를 구비하고,
    상기 반도체칩은, 상기 배선기판에 실장되고, 내부 기능을 선택하기 위한 기능전환용 단자와 워드구성을 선택하기 위한 워드구성 전환용 단자를 포함하고,
    상기 기능전환회로는 상기 반도체 칩의 기능전환용 단자에 접속되고, 상기 반도체칩의 외부에 상기 배선기판에 배치되고, 상기 반도체 칩의 내부기능에 대응한 전압을 상기 기능전환용 단자에 공급하고,
    상기 워드구성 전환회로는 상기 워드구성 전환용 단자에 전기적으로 접속되고,
    상기 반도체칩의 외부에 상기 배선기판에 배치되고, 상기 반도체 칩의 워드구성에 대응한 전압을 상기 워드구성 전환용 단자에 공급하는 것을 특징으로 하는 메모리 모듈.
  2. 제 1 항에 있어서,
    상기 기능전환회로는 제1 전극, 제2 전극 및 제3 전극을 포함하고,
    상기 제1 전극은 상기 기능전환용 단자에 전기적으로 접속되고,
    상기 제2 전극에는 전원전압이 공급되며,
    상기 제3 전극에는 접지전위가 공급되고,
    상기 반도체칩의 기능은 상기 제1 전극과 상기 제2 전극 또는 상기 제3 전극과의 사이의 연결을 개폐함으로써 전환되는 것을 특징으로 하는 메모리 모듈.
  3. 제 2 항에 있어서,
    상기 워드구성 전환회로는 제4 전극, 제5 전극, 및 제6 전극을 포함하고,
    상기 제4 전극은 상기 워드구성 전환용 단자에 전기적으로 접속되고,
    상기 제5 전극에는 전원전압이 공급되고,
    상기 제6 전극에는 접지전위가 공급되고,
    상기 반도체칩의 워드구성은 상기 제4 전극과 상기 제5 전극 또는 상기 제6 전극의 사이의 연결을 개폐함으로써 전환되는 것을 특징으로 하는 메모리 모듈.
  4. 제 3 항에 있어서,
    상기 기능전환회로에 의해 전환되는 상기 반도체칩의 기능은 판독모드를 포함하는 것을 특징으로 하는 메모리 모듈.
  5. 제 3 항에 있어서,
    상기 기능전환회로에 의해 전환되는 상기 반도체칩의 기능은 리프레쉬 사이클을 포함하는 것을 특징으로 하는 메모리 모듈.
  6. 제 3 항에 있어서,
    상기 기능 전환회로의 상기 제1 전극과 상기 제2 전극 또는 상기 제3 전극과의 사이의 전기적 접속은 도통소자에 의해 이루어지는 것을 특징으로 하는 메모리 모듈.
  7. 제 6 항에 있어서,
    상기 워드구성 전환회로의 상기 제4 전극과 상기 제 5 전극 또는 상기 제 6 전극과의 사이의 전기적 접속은 도통소자에 의해 이루어지는 것을 특징으로 하는 메모리 모듈.
  8. 배선기판과,
    반도체칩과,
    기능설정회로와,
    워드구성 설정회로를 구비하고,
    상기 반도체칩은, 상기 배선기판에 실장되고, 기능을 선택하기 위한 기능전환용 단자와 워드구성을 선택하기 위한 워드구성 전환용 단자를 포함하며,
    상기 기능설정회로는 상기 반도체칩의 기능전환용 단자에 접속되고, 상기 반도체칩의 외부에 상기 배선기판에 설치되어 있고, 상기 반도체 칩의 내부기능에 대응한 전압을 상기 기능전환용 단자에 공급하고,
    상기 워드구성 설정회로는 상기 워드구성 전환용 단자에 전기적으로 접속되고, 상기 반도체칩의 외부에 상기 배선기판에 설치되고, 상기 반도체 칩의 워드구성에 대응한 전압을 상기 워드구성전환용 단자에 공급하는 것을 특징으로 하는 메모리모듈.
KR1019970003979A 1996-02-26 1997-02-11 반도체장치및그제조방법 KR100536482B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP3776496 1996-02-26
JP96-37764 1996-02-26
JP22150396A JP3718008B2 (ja) 1996-02-26 1996-08-22 メモリモジュールおよびその製造方法
JP96-221503 1996-08-22

Publications (2)

Publication Number Publication Date
KR970063749A KR970063749A (ko) 1997-09-12
KR100536482B1 true KR100536482B1 (ko) 2006-04-12

Family

ID=26376912

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970003979A KR100536482B1 (ko) 1996-02-26 1997-02-11 반도체장치및그제조방법

Country Status (5)

Country Link
US (4) US6788560B2 (ko)
JP (1) JP3718008B2 (ko)
KR (1) KR100536482B1 (ko)
MY (1) MY119555A (ko)
SG (1) SG54470A1 (ko)

Families Citing this family (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5484959A (en) * 1992-12-11 1996-01-16 Staktek Corporation High density lead-on-package fabrication method and apparatus
JP3718008B2 (ja) * 1996-02-26 2005-11-16 株式会社日立製作所 メモリモジュールおよびその製造方法
JP3914651B2 (ja) * 1999-02-26 2007-05-16 エルピーダメモリ株式会社 メモリモジュールおよびその製造方法
TW465784U (en) * 2000-04-26 2001-11-21 Accusys Inc Disk array system controller
US7656678B2 (en) * 2001-10-26 2010-02-02 Entorian Technologies, Lp Stacked module systems
US6956284B2 (en) * 2001-10-26 2005-10-18 Staktek Group L.P. Integrated circuit stacking system and method
US7026708B2 (en) * 2001-10-26 2006-04-11 Staktek Group L.P. Low profile chip scale stacking system and method
US7202555B2 (en) * 2001-10-26 2007-04-10 Staktek Group L.P. Pitch change and chip scale stacking system and method
US7371609B2 (en) * 2001-10-26 2008-05-13 Staktek Group L.P. Stacked module systems and methods
US7485951B2 (en) * 2001-10-26 2009-02-03 Entorian Technologies, Lp Modularized die stacking system and method
US6576992B1 (en) * 2001-10-26 2003-06-10 Staktek Group L.P. Chip scale stacking system and method
JP2003204030A (ja) 2002-01-07 2003-07-18 Hitachi Ltd 半導体装置およびその製造方法
KR100458869B1 (ko) * 2002-04-17 2004-12-03 삼성전자주식회사 부착 방향이 자유로운 반도체 칩 패키지
US20050195629A1 (en) * 2004-03-02 2005-09-08 Leddige Michael W. Interchangeable connection arrays for double-sided memory module placement
JP2006004559A (ja) * 2004-06-18 2006-01-05 Elpida Memory Inc 半導体記憶装置
US7547213B2 (en) * 2004-08-26 2009-06-16 Micron Technology, Inc. Memory modules and methods for manufacturing memory modules
US20060053345A1 (en) * 2004-09-03 2006-03-09 Staktek Group L.P. Thin module system and method
US7606050B2 (en) * 2004-09-03 2009-10-20 Entorian Technologies, Lp Compact module system and method
US20060050492A1 (en) * 2004-09-03 2006-03-09 Staktek Group, L.P. Thin module system and method
US7324352B2 (en) * 2004-09-03 2008-01-29 Staktek Group L.P. High capacity thin module system and method
US20060049513A1 (en) * 2004-09-03 2006-03-09 Staktek Group L.P. Thin module system and method with thermal management
US7423885B2 (en) * 2004-09-03 2008-09-09 Entorian Technologies, Lp Die module system
US7760513B2 (en) * 2004-09-03 2010-07-20 Entorian Technologies Lp Modified core for circuit module system and method
US20060261449A1 (en) * 2005-05-18 2006-11-23 Staktek Group L.P. Memory module system and method
US7522421B2 (en) * 2004-09-03 2009-04-21 Entorian Technologies, Lp Split core circuit module
US7606049B2 (en) * 2004-09-03 2009-10-20 Entorian Technologies, Lp Module thermal management system and method
US7468893B2 (en) * 2004-09-03 2008-12-23 Entorian Technologies, Lp Thin module system and method
US7606040B2 (en) * 2004-09-03 2009-10-20 Entorian Technologies, Lp Memory module system and method
US7443023B2 (en) * 2004-09-03 2008-10-28 Entorian Technologies, Lp High capacity thin module system
US7289327B2 (en) * 2006-02-27 2007-10-30 Stakick Group L.P. Active cooling methods and apparatus for modules
US20060055024A1 (en) * 2004-09-14 2006-03-16 Staktek Group, L.P. Adapted leaded integrated circuit module
US20060072297A1 (en) * 2004-10-01 2006-04-06 Staktek Group L.P. Circuit Module Access System and Method
US20060118936A1 (en) * 2004-12-03 2006-06-08 Staktek Group L.P. Circuit module component mounting system and method
US20060175693A1 (en) * 2005-02-04 2006-08-10 Staktek Group, L.P. Systems, methods, and apparatus for generating ball-out matrix configuration output for a flex circuit
US7545651B2 (en) * 2005-04-18 2009-06-09 Hewlett-Packard Development Company, L.P. Memory module with a predetermined arrangement of pins
US20060244114A1 (en) * 2005-04-28 2006-11-02 Staktek Group L.P. Systems, methods, and apparatus for connecting a set of contacts on an integrated circuit to a flex circuit via a contact beam
US20060250780A1 (en) * 2005-05-06 2006-11-09 Staktek Group L.P. System component interposer
US7872892B2 (en) * 2005-07-05 2011-01-18 Intel Corporation Identifying and accessing individual memory devices in a memory channel
US7511969B2 (en) * 2006-02-02 2009-03-31 Entorian Technologies, Lp Composite core circuit module system and method
KR100834826B1 (ko) * 2007-01-25 2008-06-03 삼성전자주식회사 취급손상을 줄인 집적회로 모듈의 구조 및 모듈의 종단저항 배치방법
US7925844B2 (en) * 2007-11-29 2011-04-12 Micron Technology, Inc. Memory register encoding systems and methods
JP5197080B2 (ja) * 2008-03-19 2013-05-15 ルネサスエレクトロニクス株式会社 半導体装置及びデータプロセッサ
KR102201566B1 (ko) * 2017-08-18 2021-01-11 주식회사 엘지화학 맞춤형 bms 모듈 및 그 설계 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0299394A (ja) * 1988-10-06 1990-04-11 Nec Corp メモリーカードモジュール
KR910015931A (ko) * 1990-02-27 1991-09-30 정용문 메모리공유 다중프로세서 시스템
KR930005200A (ko) * 1991-08-29 1993-03-23 토자끼 시노부 메모리 모듈, 메모리 모듈의 제어방법 및 메모리 모듈을 사용하기 위한 고장비트 테이블을 설정하기 위한 방법
KR930020654A (ko) * 1987-06-24 1993-10-20 미다 가쓰시게 반도체 메모리 모듈

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4007452A (en) * 1975-07-28 1977-02-08 Intel Corporation Wafer scale integration system
JPS5975494A (ja) 1982-10-25 1984-04-28 Hitachi Ltd 半導体記憶装置
JPS6159682A (ja) 1984-08-31 1986-03-27 Nippon Telegr & Teleph Corp <Ntt> 可変ビツト長メモリ
FR2576131B1 (fr) * 1985-01-17 1987-03-20 Dassault Electronique Dispositif d'enregistrement/lecture a memoire electronique modulaire
CN86202891U (zh) 1986-04-30 1986-10-29 余卫民 多功能电风扇控制装置
US5015885A (en) * 1986-09-19 1991-05-14 Actel Corporation Reconfigurable programmable interconnect architecture
US5283885A (en) * 1988-09-09 1994-02-01 Werner Hollerbauer Storage module including a refresh device for storing start and stop refresh addresses
JPH04130763A (ja) 1990-09-21 1992-05-01 Toshiba Corp 薄型メモリモジュール
US5576554A (en) * 1991-11-05 1996-11-19 Monolithic System Technology, Inc. Wafer-scale integrated circuit interconnect structure architecture
US5319591A (en) * 1991-12-26 1994-06-07 Oki Electric Industry Co., Ltd. Memory module
US5280193A (en) 1992-05-04 1994-01-18 Lin Paul T Repairable semiconductor multi-package module having individualized package bodies on a PC board substrate
US5272664A (en) * 1993-04-21 1993-12-21 Silicon Graphics, Inc. High memory capacity DRAM SIMM
KR950012290B1 (ko) 1993-05-14 1995-10-16 삼성전자주식회사 메모리 모듈
US5524231A (en) * 1993-06-30 1996-06-04 Intel Corporation Nonvolatile memory card with an address table and an address translation logic for mapping out defective blocks within the memory card
DE4423567C2 (de) * 1994-07-05 1998-09-03 Siemens Ag Modulkarte
US5513135A (en) * 1994-12-02 1996-04-30 International Business Machines Corporation Synchronous memory packaged in single/dual in-line memory module and method of fabrication
US5576568A (en) * 1995-01-18 1996-11-19 Actel Corporation Single-transistor electrically-alterable switch employing fowler nordheim tunneling for program and erase
US5768173A (en) * 1995-11-11 1998-06-16 Samsung Electronics Co., Ltd. Memory modules, circuit substrates and methods of fabrication therefor using partially defective memory devices
KR0158489B1 (ko) * 1995-12-20 1998-12-15 김광호 반도체 메모리 디바이스의 구분방법
JPH09180430A (ja) * 1995-12-28 1997-07-11 Fujitsu Ltd メモリカード
US5966724A (en) * 1996-01-11 1999-10-12 Micron Technology, Inc. Synchronous memory device with dual page and burst mode operations
JP3718008B2 (ja) * 1996-02-26 2005-11-16 株式会社日立製作所 メモリモジュールおよびその製造方法
JPH09282900A (ja) * 1996-04-11 1997-10-31 Oki Electric Ind Co Ltd メモリモジュール
US5661677A (en) * 1996-05-15 1997-08-26 Micron Electronics, Inc. Circuit and method for on-board programming of PRD Serial EEPROMS
US5996096A (en) * 1996-11-15 1999-11-30 International Business Machines Corporation Dynamic redundancy for random access memory assemblies
US5841686A (en) * 1996-11-22 1998-11-24 Ma Laboratories, Inc. Dual-bank memory module with shared capacitors and R-C elements integrated into the module substrate
JPH10270634A (ja) * 1997-03-24 1998-10-09 Mitsubishi Electric Corp メモリモジュール
US5886422A (en) * 1997-07-30 1999-03-23 Spartec International Corporation Universal electric power controller

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR930020654A (ko) * 1987-06-24 1993-10-20 미다 가쓰시게 반도체 메모리 모듈
JPH0299394A (ja) * 1988-10-06 1990-04-11 Nec Corp メモリーカードモジュール
KR910015931A (ko) * 1990-02-27 1991-09-30 정용문 메모리공유 다중프로세서 시스템
KR930005200A (ko) * 1991-08-29 1993-03-23 토자끼 시노부 메모리 모듈, 메모리 모듈의 제어방법 및 메모리 모듈을 사용하기 위한 고장비트 테이블을 설정하기 위한 방법

Also Published As

Publication number Publication date
JPH09293938A (ja) 1997-11-11
US20020167830A1 (en) 2002-11-14
US6788560B2 (en) 2004-09-07
KR970063749A (ko) 1997-09-12
SG54470A1 (en) 1998-11-16
MY119555A (en) 2005-06-30
US20020001216A1 (en) 2002-01-03
US6744656B2 (en) 2004-06-01
US6215687B1 (en) 2001-04-10
JP3718008B2 (ja) 2005-11-16
US6288924B1 (en) 2001-09-11

Similar Documents

Publication Publication Date Title
KR100536482B1 (ko) 반도체장치및그제조방법
KR0147259B1 (ko) 적층형 패키지 및 그 제조방법
US5744827A (en) Three dimensional stack package device having exposed coupling lead portions and vertical interconnection elements
US4884237A (en) Stacked double density memory module using industry standard memory chips
US5514907A (en) Apparatus for stacking semiconductor chips
US6768660B2 (en) Multi-chip memory devices and modules including independent control of memory chips
US6278616B1 (en) Modifying memory device organization in high density packages
JPH1117099A (ja) メモリモジュール
DE102004004880A1 (de) Verbindungsverfahren für direkt verbundene gestapelte integrierte Schaltungen
US6242285B1 (en) Stacked package of semiconductor package units via direct connection between leads and stacking method therefor
JPH1187640A (ja) 半導体装置および電子装置
KR100582912B1 (ko) 집적 회로를 수용하는 하우징을 갖는 전자 회로 장치
JP2633036B2 (ja) 制御装置
US6707142B2 (en) Package stacked semiconductor device having pin linking means
JPH01144664A (ja) 半導体メモリ用集積回路装置
JPH10150143A (ja) メモリモジュールおよびプリント基板
JPS61120454A (ja) デ−タ記憶用集積回路のパツケ−ジ
JP2865102B2 (ja) マルチチップモジュール
JP3904296B2 (ja) メモリシステム
JP2865103B2 (ja) マルチチップ半導体装置
JPH0671059B2 (ja) メモリモジュール
KR100228148B1 (ko) 임피던스 정합 커패시터를 갖는 메모리 모듈
JPS62104149A (ja) 集積回路チツプ・モジユ−ル
JPH10116958A (ja) メモリシステム
KR930011117B1 (ko) 반도체 패키지 및 그 실장방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121121

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20131118

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20141120

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20151118

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20161129

Year of fee payment: 12

EXPY Expiration of term