KR950012290B1 - 메모리 모듈 - Google Patents

메모리 모듈 Download PDF

Info

Publication number
KR950012290B1
KR950012290B1 KR1019930008256A KR930008256A KR950012290B1 KR 950012290 B1 KR950012290 B1 KR 950012290B1 KR 1019930008256 A KR1019930008256 A KR 1019930008256A KR 930008256 A KR930008256 A KR 930008256A KR 950012290 B1 KR950012290 B1 KR 950012290B1
Authority
KR
South Korea
Prior art keywords
module
pads
auxiliary
memory
semiconductor
Prior art date
Application number
KR1019930008256A
Other languages
English (en)
Other versions
KR940026973A (ko
Inventor
오상언
목승곤
김구성
안승호
Original Assignee
삼성전자주식회사
김광호
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사, 김광호 filed Critical 삼성전자주식회사
Priority to KR1019930008256A priority Critical patent/KR950012290B1/ko
Priority to FR9405798A priority patent/FR2705490A1/fr
Priority to JP6099443A priority patent/JP3062391B2/ja
Priority to US08/243,644 priority patent/US5504373A/en
Publication of KR940026973A publication Critical patent/KR940026973A/ko
Application granted granted Critical
Publication of KR950012290B1 publication Critical patent/KR950012290B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0286—Programmable, customizable or modifiable circuits
    • H05K1/0292—Programmable, customizable or modifiable circuits having a modifiable lay-out, i.e. adapted for engineering changes or repair
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/88—Masking faults in memories by using spares or by reconfiguring with partially good memories
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/15165—Monolayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10636—Leadless chip, e.g. chip capacitor or resistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/17—Post-manufacturing processes
    • H05K2203/173—Adding connections between adjacent pads or conductors, e.g. for modifying or repairing
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/222—Completing of printed circuits by adding non-printed jumper connections
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Dram (AREA)
  • Semiconductor Memories (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

내용 없음.

Description

메모리 모듈
제1도는 일반적인 1M×9모듈의 블록도.
제2도는 종래 기술에 따른 메모리 모듈의 실시예의 정면도.
제3도는 제2도에서의 선 Ⅲ-Ⅲ에 따른 단면도.
제4a, b도는 이 발명에 따른 모듈 기판의 정면도 및 배면도.
제5도는 제4도와 모듈기판을 사용한 메모리 모듈의 일 실시예의 정면도.
제6도는 제5도에서의 선 Ⅵ-Ⅵ에 따른 단면도.
제7도는 제5도의 메모리 모듈의 블록도.
제8도는 이 발명에 따른 메모리 모듈의 보조 패드 연결 방법의 일실시예를 설명하기 위한 모듈기판의 일부 정면도.
제9도는 이 발명에 따른 메모리 모듈의 보조 패드 연결 방법의 다른 실시예를 설명하기 위한 모듈기판의 일부 정면도이다.
이 발명은 메모리 모듈에 관한 것으로서, 더욱 상세하게는 다수개의 데이터선을 갖는 메모리칩에서 적어도 하나의 데이터선에 불량이 발생된 불량 메모리 칩을 보조 패드가 형성되어 있는 모듈 기판상에 실장하여 사용자가 요구하는 메모리 용량을 형성함으로써, 제조 단가를 절감할 수 있는 메모리 모듈을 제공함에 있다.
최근, 전자 제품들이 고기능화됨에 따라 메모리 용량의 확대가 필요하게 되어, 모듈기판에 다수개의 반도체 칩이 실장되어 하나의 메모리 단위를 갖는 메모리 모듈이 거의 모든 컴퓨터 제품에 보조 기억 장치로 사용되고 있다.
종래의 메모리 칩을 이용한 메모리 모듈의 구성방법은 크게 메모리 용량과 에러 검색(error check and correction ; 이하 ECC라 칭함)의 유무에 따라 나누어진다. 즉, ECC의 유무에 따라 하나의 단위신호인 8비트(bit)의 데이터 전송 선로만을 구비하는 바이8 모듈(이하 ×8 이하 모듈이라 칭함)과, 8비트(bit)의 데이터 전송선로와는 별도로 ECC용 메모리가 구비되어 있는 바이9 모듈(이하 ×9 모듈이라 칭함)로 분류할 수 있다. 또한 메모리 용량에 따라서는 1M×8(9), 4M×8(9), 16M×8(9) 모듈등과 같이 분류할 수 있다.
일반적으로 반도체 장치에 가장 광범위하게 사용되며, 구조가 간단한 1M×8(9) 모듈을 예를 들어 설명하면, 먼저, 1M×8 모듈은 하나의 모듈기판상에 1M 비트 반도체 칩을 8개 탑재하거나, 4M비트 반도체 칩을 2개 탑지하고 있다. 또한 1M×9 모듈은 1M 반도체 칩을 9개 탑재하거나 4M 반도체 칩 2개와 1M반도체 칩 하나를 탑재하는 (1M×4)*2+(1M×1)*1로 구성된다.
제1도는 일반적인 1M×9 모듈의 블록도로서, (1M×4)*2+(1M×1)*1로 구송된 메모리 모듈의 예이다.
2개의 4M 반도체 칩(12)과 하나의 1M 반도체 칩(14)으로 구성되며, 상기 4M 반도체 칩(12)에는 각각 4개의 데이터 선(D0∼D7)이 연결되어 있고, DRAM칩의 칼럼 및 로우 어드레스의 리플레쉬 신호인 카스(column address strobe; 이하 CAS라 칭함) 및 라스(row address strobe; 이하 RAS라 칭함) 신호 입력선과 연결되어 있다. 또한 상기 1M 반도체 칩(14)은 ECC를 위한 피카스(CAS for perity ; 이하 PCAS라 칭함) 및 피.디.큐(data in/out for perity ; 이하 PDQ라 칭함) 입력선과 연결되어 있으며, 상기 4M 반도체 칩(12) 및 1M 반도체 칩(14)은 각각 라이트 및 어드레스입력선과 연결되어 있다.
도시되어 있지는 않으나, 1M 반도체 패키지 9개로 1M×9모듈을 형성할 경우에는 제1도와 같은 블록도를 갖도록 하여 메모리 모듈을 형성한다. 이러한 예로서 미합중국 특허 번호 제 4,727,513호에 개시되어 있는 바와 같이, 모듈 기판의 일면에 9개의 1M 반도체패키지들이 실장되어 있으며, 상기 모듈 기판의 일측에 외부 회로와의 연결을 위한 삽입단자들이 돌출되어 있고, 상기 모듈 기판의 캐패시터들이 탑재되어 있다.
이러한 기술은 반도체 패키지들의 전기적 충격을 방지할 수는 있으나, 데이터선에 불량이 발생된 반도체 패키지의 사용이 불가능하다.
4M 반도체 패키지중 4개의 데이터선을 가지는 경우, 반도체 패키지의 생산 과정에서 그중 어느 하나에 불량이 발생되면, 반도체 칩 또는 패키지 자체를 불량처리하여 폐기하거나, 매우 낮은 가격으로 팔아야 하므로 생산자의 입장에서는 중대한 손실이 된다.
이처럼 어느 하나의 데이터선에만 불량이 발생한 반도체 칩을 사용한 예를 상세히 설명하면 다음과 같다.
제2도 및 제3도는 종래 기술에 따른 메모리 모듈(20)의 일 실시예의 정면도 및 단면도로서, 씨.오.비(chip on board ; 이하 COB라 칭함)기술을 이용한 메이어 호프(Meyer Hoff)사의 1M×9 모듈의 예이다.
신호배선(도시되지 않음)들이 양면에 형성되어 있는 모듈기판(21)상에 소정간격으로 3개의 흠(24)들이 형성되어 있으며, 상기 흠(24)들의 주변에는 상기 신호배선들과 연결되어 있는 패드(25)들이 형성되어 있다. 이때 상기 패드(25)들과는 별도로 상기 패드(25)들에 대응하여 연결되는 보조패드(26)들이 형성되어 있으며, 상기 흠(24)의 내부에는 4M 반도체 칩(22)들이 COB 방법으로 실장되어 있다. 이때 상기 4M 반도체칩(22)들은 COB에 적합하도록 본딩 패드들이 칩의 중심부에 형성되어 있는 센터-패드칩들로서, 4개의 리드/라이트 데이터선들중 하나가 불량인 불량데이터선(defect data line; 이하 DDL이라 칭함)을 갖는 불량 반도체 칩(22)이다.
상기 반도체 칩(22)들의 본딩패드(도시되지 않음)들과 패드(25)들은 와이어(28)로 연결되어 있으며, 상기 DDL에 대응하는 보조패드(26)들은 상기 본딩패드들과 연결되어 있다. 즉 상기 반도체칩(22)들이 센터-패드 칩이므로 DDL의 바로 다음 데이터 선과 가장 가까운 보조패드(26)를 와이어(28)로 연결시켜 3개의 불량 4M 반도체 칩(22)으로 1M×9 모듈을 형성하였다. 상기 반도체 칩(22)들과 와이어(28)들을 감싸 보호하는 몸체(29)를 에폭시 몰딩 컴파운드(epoxy molding compound ; 이하 EMC라 칭함)로 몰딩하여 형성한다. 또한 상기 모듈 기판(21)의 일측에는 외부의 기판에 삽입되는 단자(27)들이 형성되어 있다.
상기 메모리 모듈(20)의 제조 과정을 상세히 살펴보면 다음과 같다.
먼저, 상기 반도체 칩(22)들을 검사하며 DDL을 체크한 후, 각각의 반도체 칩(22)들의 실장 위치를 결정한 다음 상기 반도체 칩(22)들의 본딩패드들과 연결될 패드(25)들과 보조패드(26)들을 결정한다. 이때 상기 본딩패드들은 가능한한 가까운 위치의 보조패드(26)들과 연결되도록 하였다. 그 다음 상기 반도체 칩(22)들을 상기 모듈기판(21)의 흠(24)에 절연 접착제로 실장한 후, 상기 본딩패드들과 연결되는 패드(25) 또는 보조패드(26)들의 위치를 와이어 본더에 프로그램 시킨다. 그 다음 본딩패드들과 패드(25) 또는 보조패드(26)들의 와이어(28)로 연결한 후, 상기 모듈 기판(21)을 몰딩 다이내에 장착하여 반도체 칩(22)들 및 와이어(28)들을 감싸 보호하는 패키지 몸체(29)를 형성한다.
상술한 종래 메이어 호프사의 1M×9 모듈은 하나의 데이터가 불량인 4M반도체 칩 3개를 사용하여, 제1도에 도시된 바와 같은 블록의 동작을 수행하는 1M 메모리 용량의 모듈을 형성한 것으로서, 정상적인 칩에 비해 가격이 낮은 발량 칩을 사용하므로 제조 단가를 절감할 수 있는 장점이 있다. 그러나 이러한 방법으로는 셋터-패드 칩이 아닌 본딩패드들이 칩의 주변에 형성되어 있는 칩은 사용할 수 없는 제약이 있다. 또한 불량 반도체 칩들을 실장하기 전에 DDL을 체크하여, 사용될 보조패드들을 결정한 후, 와이어 본더에 그것을 일일이 프로그램하여야 하므로 작업이 복잡하여 수율이 떨어지는 문제점이 있다. 또한 COB 방법으로 실장된 반도체 칩이 EMC로 몰딩되므로 불량 발생시 재작업이 불가능하여 모듈 전체를 불량 처리하여야 하는 문제점이 있다. 또한 몰딩수지로 된 몸체의 내부로 용이하게 습기가 침투되어 와이어의 단선등과 같은 불량에 의해 메모리 모듈의 신뢰성이 떨어지는 문제점이 있다.
이 발명은 상기와 같은 문제점들을 해결하기 위하여 된 것으로서, 이 발명의 목적은 데이터선에 불량이 발생되어 폐기되는 불량 반도체 패키지들로 구성되어 제조원가를 절감할 수 있는 메모리 모듈을 제공함에 있다.
이 발명의 다른 목적은 센터-패드 칩 뿐아니라 패드가 반도체 칩의 외곽에 형성되어 있는 일반 불량 칩들의 사용이 가능한 메모리모듈을 제공함에 있다.
이 발명의 또 다른 목적은 불량 반도체칩을 사용하여도 데이타선 연결공정이 간단하고, 재작업이 용이하여 수율을 향상시킬 수 있는 메모리 모듈을 제공함에 있다.
이 발명의 또 다른 목적은 몰딩수지 내부로의 습기 침투가 어려워 와이어의 단선등과 같은 불량 발생을 방지하여 신뢰성을 향상시킬 수 있는 메모리 모듈을 제공함에 있다.
상기와 같은 목적들을 달성하기 위한 이 발명에 따른 메모리 모듈의 특징은, 다수개의 반도체 패키지들로 구성되는 메모리 모듈에 있어서 ; 신호배선들이 형성되어 있으며, 반도체 패키지의 외부 리이드들과 연결되는 패드들이 배면에 형성되어 있고, 일측에 외부와 연결되는 입출력 단자들이 형성되어 있는 모듈기판과 ; 상기 모듈 기판의 패드상에 외부 리이드들이 탑재되고, 적어도 하나의 데이터 입출력선이 불량이며, 정상적인 메모리의 총합이 모듈 전체의 메모리 용량 이상인 반도체 패키지들과 ; 상기 모듈 기판의 패드들 사이의 공간에 소정 갯수가 서로 단락된 좌·우측렬로 형성되어 상기불량 데이터선들을 단락시킬 수 있도록 형성되어 있는 보조 패드들과; 상기 좌·우측렬의 보조패드들을 연결시켜 상기 불량 데이터선들을 제외시키고 메모리 용량을 구성하는 연결수단을 구비하는 메모리 모듈에 있다.
이하, 이 발명에 따른 메모리 모듈의 바람직한 실시예에 대하여 첨부도면을 참조하여 상세히 설명한다.
제4도 (a) 및 (b)는 이 발명에 따른 모듈 기판(31)의 정면도 및 배면도로서, 1M×9모듈을 4M 반도체패키지 3개로 구성할 수 있도록 형성되어 있는 모듈 기판(31)의 예이다.
플라스틱 재질로된 직사각형상의 모듈 기판(31)의 정면에 소정 형상의 신호배선(33)들이 형성되어 있으며, 상기 모듈 기판(31)의 반도체 피키지(도시되지 않음)들의 외부 리이드들과 접촉되는 부분에는 상기 신호배선(33)들과 연결되는 패드(35)들이 형성되어 있다. 이때 상기 반도체 패키지들은 적어도 하나의 데이터선이 DDL인 반도체 패키지로서, 반도체 칩자체가 불량이거나, 와이어의 단락등에 의해 반도체 패키지가 불량인 것이다. 또한 상기 반도체 패키지들의 정상동작되는 데이터선의 수가 9개 이상이다. 상기 모듈 기판(31)의 일측에는 상기 신호배선(33)들과 연결되어 외부와 접촉되는 입출력 단자(37)들이 형성되어 있으며, 상기 모듈 기판(31)은 반도체 패키지가 실장될 부분의 중앙 부분에 형성되어 있는 패드(35)들은 반도체 칩의 전기적인 충격을 방지하는 캐패시터가 부착되는 곳이다. 또한 상기 반도체 패키지들이 실장되는 부분을 제외한 부분에는 6개의 2열로된 보조패드(36)들 3개조가 형성되어 있으며, 상기 보조 패드(36)들의 열들 간에는 서로 단락되어 있다. 상기 보조패드(36)들은 상기 신호배선(33)들중 데이터선과 연결되어 있는 배선(33)들을 단선하여 임의로 연결할 수 있도록 되어 있으며, 상기 보조패드(36)들은 상기 반도체 패키지(도시되지 않음)들은 DDL 발생 위치에 따라 적절한 조합의 연결수단(도시되지 않음), 예를 들어 0Ω 저항 또는 점퍼로 연결되어 진다.
상기 모듈 기판(31)의 배면에는 상기 패드(35)들과 연결되는 신호배선(33)들 및 입출력 단자(37)들만이 형성되어 있다. 여기서는 상기 보조패드(36)들 및 보조패드(36)들과 연결되어 있는 신호배선(33)들이 모듈기판(31)의 정면에만 배치되어 있으나, 상기 모듈 기판(31) 설계의 편의를 고려하여 상기 보조패드(36)들과 연결되는 신호배선(33)들은 배면에 형성할 수도 있다. 또한 상기 모듈 기판(31)의 양측단에는 모듈 기판(31)의 이동에 이용되는 관통공(38)이형성되어 있다.
제5도 및 제6도는 제4도의 모듈 기판(41)을 사용한 메모리 모듈(40)의 일 실시예의 정면도 및 단면도이다.
모듈 기판(45)의 패드(45)들 상에 4M 반도체 칩들을 실장한 반도체 패키지(42)들의 납땜으로 탑재되어 있다. 이때 상기 반도체 패키지(42)들은 적어도 하나의 데이터선이 DDL인 반도체 패키지(42)로서, 활용 가능한 데이터선 수가 9개 이상인 반도체 패캐지(42)들의 조합이며, 각각의 반도체 패키지(42)는 외부 리이드(44)들이 패키지몸체(49)의 내측으로 J자 형상으로 절곡되어 있는 에스. 오. 제이(small out line package)형이다. 상기 반도체 패키지(42)의 온/오프시의 전기적인 충격을 방지하는 캐피시터(48)들이 부착되어 있다.
이와 같이 불량 반도체 패키지들을 사용한 메모리 모듈의 블록도를 제7도에 도시되어 있는 바와 같이, 각각 하나의 데이터선에 DDL이 발생된 3개의 4M반도체 칩(52)들은 RAS, CAS, 라이트 및 어드레스 입력선이 연결되어 있으며, 상기 반도체 칩(52)에는 각각 2개 또는 3개의 데이터 선(DO∼D7)이 연결되어 있고, 하나의 ECC 신호선이 있다. 이때 PCAS 신호는 CAS 신호와 주기가 일치하므로 서로 동일한 신호선을 사용하였다.
제8도는 이 발명에 따른 메모리 모듈의 보조패드 연결 방법의 일실시예를 설명하기 위한 모듈 기판의 일부 확대도이다.
모듈 기판(61)상에 좌·우렬로 6개의 보조패드(66)들이 형성되어 있으며, 상기 좌·우측렬의 보조패드(66)들은 같은 측렬의 두 개가 서로 엇갈리도록 신호배선(63)으로 연결되어 있다. 상기 좌측렬의 보조 패드(66)들은 반도체 칩(도시되지 않음)의 4개의 데이터 선(D0a∼D3a)들과 연결되어 있으며, 보조패드(66)들의 우측렬은 두 개가 각각 하나의 데이터 선(D0b∼D2b)과 연결되어 있다. 상기 반도체 패키지(62)의 첫 번째 데이터선(D1a)이 DDL이므로, 데이터 선(D0a)을 제외시키고 좌·우측 보조패드(66)들을 제8도와 같이 연결수단, 예를 들어 0Ω저항(67)들로 연결하여 데이터선(D1a), (D2a), (D3a)들을 데이터선 (D0b),(D1b),(D2b)들이 되도록 하였다.
제9도는 이 발명에 따른 메모리 모듈의 보조 패드 연결 방법의 다른 실시예를 설명하기 위한 모듈 기판(71)의 일부 정면도로서, 제8도의 0Ω저항들 대신에 착탈이 용이한 점퍼(77)를 사용한 예이다.
불량 데이터선을 갖는 반도체 패키지(72)들이 모듈 기판(71)상에 실장되어 있으며, 상기 보조패드(76)들이 연결수단, 예를 들어 점퍼(77)로 연결되어 있다. 상기 점퍼(77)들은 좌우측 조보패드(76)들 상에 납땜되며 상부로 돌출되는 두 개의 단자를 구비하는 숫점퍼(77a)와, 상기 숫점퍼(77b)들이 삽입되는 홀이 형성되어 있고 상기 좌우측렬의 보조패드(76)들을 전기적으로 연결시키는 암점퍼(77b)로 구성되어 있다.
상기 연결수단인 0Ω저항(67)들 및 점퍼(77)들은 사용자가 직접 손으로 설치하거나, 모듈의 제조과정에서 자동 기계를 사용하여 착탈시킬 수도 있다.
이상에서와 같이 이 발명에 따른 메모리 모듈에 의하면, 적어도 하나의 데이터선이 불량인 반도체 패키지들을 필요한 메모리 용량 이상이 되도록 조합하여 모듈 기판상에 실장한다. 이때 상기 모듈 기판은 실장되는 반도체 패키지들의 불량 데이터선들을 모듈 전체의 데이터선에서 제외시킬 수 있도록 2열의 보조패드들이 형성되어 있다. 그 후, 상기 보조 패드들을 연결수단, 예를 들어 0Ω저항이나 점퍼로 불량 데이터선이 고립되도록 연결하여 필요한 메모리 용량을 갖는 메모리모듈을 형성하였다. 따라서, 불량 반도체 패키지들을 사용하므로 제조 원가를 절감할 수 있으며, 모듈 종류의 반도체 패키지를 사용할 수 있어 호환성이 우수하고, 데이터선 연결 공정이 간단하고, 재작업이 용이하여 수율을 향상시킬 수 있으며, 몰딩수지 내부로의 습기 침투가 어려워 와이어의 단선등과 같은 불량 발생을 방지하여 신뢰성을 향상시킬 수 있는 효과가 있다.

Claims (4)

  1. 다수개의 반도체 패키지들로 구성되는 메모리 모듈에 있어서 ; 신호배선이 형성되어 있으며, 반도체 패키지의 일부 리이드들과 연결되는 패드들이 형성되어 있고, 일측에 외부와 연결되는 입출력 단자들이 형성되어 있는 모듈 기판과; 상기 모듈 기판의 패드상에 외부 리이드들이 탑재되고, 적어도 하나의 데이터입출력선이 불량이며, 정상적인 메모리의 총합이 모듈 전체의 메모리 용량 이상인 반도체 패키지들과; 상기 모듈 기판의 패드들 사이의 공간에 소정 갯수가 서로 단락된 좌·우측렬로 형성되어 상기 불량 데이터선을 단락시킬 수 있도록 형성되어 있는 보조패드들과; 상기 좌·우측렬의 보조패드들을 연결시켜 상기 불량 데이터선들을 제외시키고 메모리 용량을 구성하는 연결수단들을 구비하는 메모리 모듈.
  2. 제1항에 있어서, 상기 모듈 기판의 PCAS 신호선을 CAS 신호선으로 대체하여 사용되는 메모리 모듈.
  3. 제1항에 있어서, 상기 연결수단이, 상기 보조패드들 사이에 납땜되는 0Ω저항인 메모리 모듈.
  4. 제1항에 있어서, 상기 연결수단이, 상기 보조패드상에 납땜되는 숫점퍼와, 상기 숫점퍼들이 삽입되는 홀을 구비하여 상기 보조패드들을 연결시키는 암점퍼들로 구성되는 메모리 모듈.
KR1019930008256A 1993-05-14 1993-05-14 메모리 모듈 KR950012290B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1019930008256A KR950012290B1 (ko) 1993-05-14 1993-05-14 메모리 모듈
FR9405798A FR2705490A1 (fr) 1993-05-14 1994-05-11 Module de mémoire à semiconducteur.
JP6099443A JP3062391B2 (ja) 1993-05-14 1994-05-13 半導体メモリモジュール装置
US08/243,644 US5504373A (en) 1993-05-14 1994-05-16 Semiconductor memory module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019930008256A KR950012290B1 (ko) 1993-05-14 1993-05-14 메모리 모듈

Publications (2)

Publication Number Publication Date
KR940026973A KR940026973A (ko) 1994-12-10
KR950012290B1 true KR950012290B1 (ko) 1995-10-16

Family

ID=19355381

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930008256A KR950012290B1 (ko) 1993-05-14 1993-05-14 메모리 모듈

Country Status (4)

Country Link
US (1) US5504373A (ko)
JP (1) JP3062391B2 (ko)
KR (1) KR950012290B1 (ko)
FR (1) FR2705490A1 (ko)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3718008B2 (ja) 1996-02-26 2005-11-16 株式会社日立製作所 メモリモジュールおよびその製造方法
JPH09282900A (ja) * 1996-04-11 1997-10-31 Oki Electric Ind Co Ltd メモリモジュール
US5841686A (en) * 1996-11-22 1998-11-24 Ma Laboratories, Inc. Dual-bank memory module with shared capacitors and R-C elements integrated into the module substrate
US6429528B1 (en) * 1998-02-27 2002-08-06 Micron Technology, Inc. Multichip semiconductor package
US6301121B1 (en) * 1999-04-05 2001-10-09 Paul T. Lin Direct-chip-attach (DCA) multiple chip module (MCM) with repair-chip ready site to simplify assembling and testing process
US6548764B1 (en) * 2000-06-07 2003-04-15 Micron Technology, Inc. Semiconductor packages and methods for making the same
US6543510B1 (en) * 2000-06-07 2003-04-08 Micron Technology, Inc. Apparatus and methods for coverlay removal and adhesive application
DE10122701A1 (de) * 2001-05-10 2002-11-21 Infineon Technologies Ag Schaltungsmodul
KR100429878B1 (ko) * 2001-09-10 2004-05-03 삼성전자주식회사 메모리 모듈과 그에 사용되는 인쇄회로기판
US6900991B2 (en) * 2001-12-03 2005-05-31 Intel Corporation Electronic assembly with sandwiched capacitors and methods of manufacture
US6870276B1 (en) 2001-12-26 2005-03-22 Micron Technology, Inc. Apparatus for supporting microelectronic substrates
US7589395B2 (en) * 2006-06-30 2009-09-15 Intel Corporation Multiple-dice packages using elements between dice to control application of underfill material to reduce void formation
KR20090021605A (ko) * 2007-08-27 2009-03-04 삼성전기주식회사 반도체 메모리 패키지
KR101278269B1 (ko) * 2011-08-26 2013-06-24 에스케이하이닉스 주식회사 반도체 장치 및 이의 데이터 전송 방법
JP2015065395A (ja) * 2013-08-28 2015-04-09 矢崎総業株式会社 ジャンパモジュール搭載回路基板および回路基板組立体
US11404365B2 (en) * 2019-05-07 2022-08-02 International Business Machines Corporation Direct attachment of capacitors to flip chip dies

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3753235A (en) * 1971-08-18 1973-08-14 Ibm Monolithic memory module redundancy scheme using prewired substrates
US3777221A (en) * 1972-12-18 1973-12-04 Ibm Multi-layer circuit package
US4458297A (en) * 1981-01-16 1984-07-03 Mosaic Systems, Inc. Universal interconnection substrate
JPS58114444A (ja) * 1981-12-26 1983-07-07 Fujitsu Ltd 半導体装置
US4656605A (en) * 1983-09-02 1987-04-07 Wang Laboratories, Inc. Single in-line memory module
US4847732A (en) * 1983-09-15 1989-07-11 Mosaic Systems, Inc. Wafer and method of making same
JPH0751390B2 (ja) * 1985-07-10 1995-06-05 カシオ計算機株式会社 Ｉｃカ−ド
JPS6393125A (ja) * 1986-10-07 1988-04-23 Nec Corp 半導体集積回路
US4879631A (en) * 1989-01-18 1989-11-07 Micron Technology, Inc. Short-resistant decoupling capacitor system for semiconductor circuits
US5051994A (en) * 1989-04-28 1991-09-24 International Business Machines Corporation Computer memory module
JPH04307943A (ja) * 1991-04-05 1992-10-30 Mitsubishi Electric Corp 半導体装置

Also Published As

Publication number Publication date
US5504373A (en) 1996-04-02
JP3062391B2 (ja) 2000-07-10
KR940026973A (ko) 1994-12-10
FR2705490A1 (fr) 1994-11-25
JPH06334112A (ja) 1994-12-02

Similar Documents

Publication Publication Date Title
KR950012290B1 (ko) 메모리 모듈
US4992850A (en) Directly bonded simm module
US4992849A (en) Directly bonded board multiple integrated circuit module
KR890004820B1 (ko) 배저장밀도의 메모리 모듈 및 보드와 그 형성방법
US6744656B2 (en) Semiconductor device and process for manufacturing the same
US6038132A (en) Memory module
US5742097A (en) Multilevel semiconductor integrated circuit device
US7414312B2 (en) Memory-module board layout for use with memory chips of different data widths
US6274390B1 (en) Method and apparatus providing redundancy for fabricating highly reliable memory modules
US6542393B1 (en) Dual-bank memory module with stacked DRAM chips having a concave-shaped re-route PCB in-between
US4879631A (en) Short-resistant decoupling capacitor system for semiconductor circuits
US4942453A (en) IC package
US6121681A (en) Semiconductor device
USRE36325E (en) Directly bonded SIMM module
US6242285B1 (en) Stacked package of semiconductor package units via direct connection between leads and stacking method therefor
JP2002074985A (ja) メモリモジュールおよびその製造方法ならびにそれに使用するテストコネクタ
US6388886B1 (en) Semiconductor memory module and module system
JPH0786526A (ja) メモリ装置
US6707142B2 (en) Package stacked semiconductor device having pin linking means
JPH10150143A (ja) メモリモジュールおよびプリント基板
EP0220460B1 (en) Stacked module using standard integrated circuit chips
KR100228148B1 (ko) 임피던스 정합 커패시터를 갖는 메모리 모듈
JP3904296B2 (ja) メモリシステム
KR950013050B1 (ko) 엘오씨(Lead On Chip)용 리드 프레임
KR940004998Y1 (ko) 메모리모듈

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050909

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee