JPH04130763A - 薄型メモリモジュール - Google Patents
薄型メモリモジュールInfo
- Publication number
- JPH04130763A JPH04130763A JP2250395A JP25039590A JPH04130763A JP H04130763 A JPH04130763 A JP H04130763A JP 2250395 A JP2250395 A JP 2250395A JP 25039590 A JP25039590 A JP 25039590A JP H04130763 A JPH04130763 A JP H04130763A
- Authority
- JP
- Japan
- Prior art keywords
- socket
- substrate
- thin type
- memory module
- simm
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 claims abstract description 13
- 239000004065 semiconductor Substances 0.000 claims abstract description 6
- 238000000034 method Methods 0.000 abstract description 2
- 238000004806 packaging method and process Methods 0.000 description 9
- 230000000694 effects Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 239000013585 weight reducing agent Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/14—Structural association of two or more printed circuits
- H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Memories (AREA)
- Coupling Device And Connection With Printed Circuit (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
- Combinations Of Printed Boards (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
し発明の目的］
（産業上の利用分野）
本発明は、薄型Ｓ Ｉ ＭＭ （Ｓｌｎｇｌｅ ｌｎｌ
ｌｎｅＭｅｍｏｒｙ Ｍｏｄｕｌｅ）に関するもので、
特にワークステーション、パソコン等に使用されるもの
である。
ｌｎｅＭｅｍｏｒｙ Ｍｏｄｕｌｅ）に関するもので、
特にワークステーション、パソコン等に使用されるもの
である。
（従来の技術）
従来、ワークステーション、パソコン等では、母体とな
る基板（以下マザーボード）に、第６図乃至第８図に示
すような５１ＭＭ挿入用のソケット、例えば３０ピンタ
イプＳＩＭＭモジュールソケット（ピッチＰ ＝ ２
、 ５４ ｍ ｍ ｓ二列ストレート型）を多数個設け
、そのソケットにＳＩＭＭを挿入するのが一般的となっ
ている。これは、メモリＩＣ等を３１ＭＭ上に実装する
ことで、直接メモリＩＣ等をマザーボード上に実装する
方法に比べ、マザーボードの縮小化、つまり高密度実装
化が可能となるからである。ここで、第６図には片面型
、第７図には両面型、第８図にはロープロファイル型の
ソケットがそれぞれ示されている。通常、モジュール実
装時におけるソケット上のデバイス間隔は、平均値でそ
れぞれ７．６２ｍｍ （片面型） 、１０．１６ｍｍ
（両面型）、１２．７ｍｍ（ロープロファイル型）とな
っている。
る基板（以下マザーボード）に、第６図乃至第８図に示
すような５１ＭＭ挿入用のソケット、例えば３０ピンタ
イプＳＩＭＭモジュールソケット（ピッチＰ ＝ ２
、 ５４ ｍ ｍ ｓ二列ストレート型）を多数個設け
、そのソケットにＳＩＭＭを挿入するのが一般的となっ
ている。これは、メモリＩＣ等を３１ＭＭ上に実装する
ことで、直接メモリＩＣ等をマザーボード上に実装する
方法に比べ、マザーボードの縮小化、つまり高密度実装
化が可能となるからである。ここで、第６図には片面型
、第７図には両面型、第８図にはロープロファイル型の
ソケットがそれぞれ示されている。通常、モジュール実
装時におけるソケット上のデバイス間隔は、平均値でそ
れぞれ７．６２ｍｍ （片面型） 、１０．１６ｍｍ
（両面型）、１２．７ｍｍ（ロープロファイル型）とな
っている。
ところで、ＳＩＭＭの構成は、第９図に示すように、プ
リント基板１にチップコンデンサ（図示せず）及びメモ
リＩＣ２を搭載したものが主流となっている。なお、同
図（ａ）は片面型、同図（ｂ）は両面型のＳＩＭＭをそ
れぞれ示してぃＺまた、一般に、メモリＩＣ２のパッケ
ージには、スモールアウトラインＪリードパッケージ（
以１ＳＯＪ） 、スモールアウトラインバッヶ〜ジ（Ｊ
２Ｉ下５ＯＰ）等が使用されている。
リント基板１にチップコンデンサ（図示せず）及びメモ
リＩＣ２を搭載したものが主流となっている。なお、同
図（ａ）は片面型、同図（ｂ）は両面型のＳＩＭＭをそ
れぞれ示してぃＺまた、一般に、メモリＩＣ２のパッケ
ージには、スモールアウトラインＪリードパッケージ（
以１ＳＯＪ） 、スモールアウトラインバッヶ〜ジ（Ｊ
２Ｉ下５ＯＰ）等が使用されている。
なお、第１０図に示すように、プリント基板１自体にリ
ード３を取り付け、直接マザーボードのバイアホールに
挿入する形式のＳＩＭＭもあるしかしながら、マザーボ
ードに設けるソケットのピッチは、挿入するＳＩＭＭの
厚さ、つまりプリント基板の厚さと、搭載するメモリＩ
Ｃのパッケージ厚とにより決定されている。よって、マ
ザーボードの高密度化を検討するにあたり、ソケットピ
ッチの縮小化は有効な手段であるが、ＳＩＭＭの厚さに
よりソケットピッチが決定されソケットピッチの縮小化
は事実上不可能であった（発明が解決しようとする課題
） このように、従来は、マザーボードの高密度化を達成す
るため、ソケットピッチの縮小化は必須であったが、ソ
ケットピッチの縮小化が事実上不可能であるという欠点
があった。
ード３を取り付け、直接マザーボードのバイアホールに
挿入する形式のＳＩＭＭもあるしかしながら、マザーボ
ードに設けるソケットのピッチは、挿入するＳＩＭＭの
厚さ、つまりプリント基板の厚さと、搭載するメモリＩ
Ｃのパッケージ厚とにより決定されている。よって、マ
ザーボードの高密度化を検討するにあたり、ソケットピ
ッチの縮小化は有効な手段であるが、ＳＩＭＭの厚さに
よりソケットピッチが決定されソケットピッチの縮小化
は事実上不可能であった（発明が解決しようとする課題
） このように、従来は、マザーボードの高密度化を達成す
るため、ソケットピッチの縮小化は必須であったが、ソ
ケットピッチの縮小化が事実上不可能であるという欠点
があった。
本発明は、上記欠点を解決すべくなされたものであり、
ソケットピッチを縮小化することにより、システムの高
密度実装化、軽量化等を達成することができる薄型メモ
リモジュールを提供することを目的とする。
ソケットピッチを縮小化することにより、システムの高
密度実装化、軽量化等を達成することができる薄型メモ
リモジュールを提供することを目的とする。
［発明の構成］
（課題を解決するための手段）
上記目的を達成するために、本発明の薄型メモリモジュ
ールは、マザーボード上に設けられたソケットに挿入さ
れる基板と、前記基板の一面又は両面に搭載される、薄
型パッケージにより実装された半導体装置とを有する。
ールは、マザーボード上に設けられたソケットに挿入さ
れる基板と、前記基板の一面又は両面に搭載される、薄
型パッケージにより実装された半導体装置とを有する。
また、本発明の薄型メモリモジュールは、マザーボード
上に設けられたソケットに挿入される基板と、前記基板
の一面又は両面に搭載される、薄型スモールアウトライ
ンパッケージにより実装された半導体装置とを有する。
上に設けられたソケットに挿入される基板と、前記基板
の一面又は両面に搭載される、薄型スモールアウトライ
ンパッケージにより実装された半導体装置とを有する。
（作 用）
このような構成によれば、基板の一面又は両面には、薄
型パッケージが搭載されている。このため、メモリモジ
ュールの厚さを従来より薄くすることが可能であり、又
ソケットピッチも縮小することができる。
型パッケージが搭載されている。このため、メモリモジ
ュールの厚さを従来より薄くすることが可能であり、又
ソケットピッチも縮小することができる。
（実施例）
以下、図面を参照しながら本発明の一実施例について詳
細に説明する。
細に説明する。
本発明のＳＩＭＭは、プリント基板の一面又は両面に薄
型スモールアウトラインパッケージ（以下、ＴＳＯＰ）
等の薄型パッケージを搭載したものである。薄型パッケ
ージの搭載により、ＳＩＭＭの厚さを従来より薄くする
ことが可能であり、又ソケットピッチも縮小することが
できる。
型スモールアウトラインパッケージ（以下、ＴＳＯＰ）
等の薄型パッケージを搭載したものである。薄型パッケ
ージの搭載により、ＳＩＭＭの厚さを従来より薄くする
ことが可能であり、又ソケットピッチも縮小することが
できる。
従って、システムの軽量化、高密度実装化が可能となる
。
。
第１図は、マザーボード上に設けられる片面実装用ソケ
ットをへ個示している。ここで、本発明に係わる薄型パ
ッケージが搭載されたプリント基板を用いることにより
、以下のような効果を得ることができる。
ットをへ個示している。ここで、本発明に係わる薄型パ
ッケージが搭載されたプリント基板を用いることにより
、以下のような効果を得ることができる。
即ち、マザーボード上に片面実装用ソケットを八個設け
る場合、従来のＳＩＭＭを用いるときは、二つのＳＩＭ
Ｍを挿入するために必要なソケット幅Ｈは、１４．９９
ｍｍであり、よってマザーボード上における片面実装用
ソケットの実装スペースＳは、 Ｓ −４Ｘ Ｈ＝ ５９ 、 ９６ ｍ ｍ −
＝ （１）である。
る場合、従来のＳＩＭＭを用いるときは、二つのＳＩＭ
Ｍを挿入するために必要なソケット幅Ｈは、１４．９９
ｍｍであり、よってマザーボード上における片面実装用
ソケットの実装スペースＳは、 Ｓ −４Ｘ Ｈ＝ ５９ 、 ９６ ｍ ｍ −
＝ （１）である。
また、第２図に示すように、ＩＭＤＲＡＭを搭載した片
面実装型のＳＩＭＭ厚Ａ１は４．９７ｍｍであるから、
ソケットピッチＰを７．６２ｍｍとすると、ＳＩＭＭの
相互の間隔り、は、Ｄ＋ −Ｐ Ａ、−２，６５ｍｍ
−（２）となる。
面実装型のＳＩＭＭ厚Ａ１は４．９７ｍｍであるから、
ソケットピッチＰを７．６２ｍｍとすると、ＳＩＭＭの
相互の間隔り、は、Ｄ＋ −Ｐ Ａ、−２，６５ｍｍ
−（２）となる。
また、４ＭＤＲＡＭを搭載した片面実装型のＳＩＭＭ厚
Ａ２は、５．１７ｍｍであるから、ＳＩＭＭの相互の間
隔Ｄ２は、 Ｄ２ ＝Ｐ Ａ２−２．４５ｍｍ ・＝ （３）
となる。従って、ＳＩＭＭ間隔の平均値りは、（２）式
及び（３）式から、 となる。
Ａ２は、５．１７ｍｍであるから、ＳＩＭＭの相互の間
隔Ｄ２は、 Ｄ２ ＝Ｐ Ａ２−２．４５ｍｍ ・＝ （３）
となる。従って、ＳＩＭＭ間隔の平均値りは、（２）式
及び（３）式から、 となる。
一方、ＴＳＯＰを搭載した片面実装型のＳＩＭＭを用い
る場合、そのＳＩＭＭ厚Ａは２．７７ｍｍであるから、
８１ＭＭ相互の間隔を平均値りとすると、上記実装スペ
ースＳに搭載することができるＳＩＭＭの数Ｘは、 Ａ−Ｘ＋Ｄ （Ｘ−１）−８−（５） から となる。
る場合、そのＳＩＭＭ厚Ａは２．７７ｍｍであるから、
８１ＭＭ相互の間隔を平均値りとすると、上記実装スペ
ースＳに搭載することができるＳＩＭＭの数Ｘは、 Ａ−Ｘ＋Ｄ （Ｘ−１）−８−（５） から となる。
つまり、ＴＳＯＰを搭載したＳＩＭＭを用いれば、従来
と同じ実装面積において、実装密度を約１．５倍に上げ
ることができる。
と同じ実装面積において、実装密度を約１．５倍に上げ
ることができる。
第３図は、マザーボード上に設けられる両面実装用ソケ
ットを八個示している。この場合、本発明に係わる薄型
パッケージが搭載されたプリント基板を用いることによ
り、以下のような効果を得ることができる。
ットを八個示している。この場合、本発明に係わる薄型
パッケージが搭載されたプリント基板を用いることによ
り、以下のような効果を得ることができる。
即ち、マザーボード上に両面実装用ソケットを八個設け
る場合、従来のＳＩＭＭを用いるときは、両面実装用ソ
ケットの実装スペースＳは、５−７８．４９ｍｍ
・＝ （６）である。
る場合、従来のＳＩＭＭを用いるときは、両面実装用ソ
ケットの実装スペースＳは、５−７８．４９ｍｍ
・＝ （６）である。
また、第４図に示すように、ＩＭＤＲＡＭを搭載した両
面実装型のＳＩＭＭ厚Ａ１は８，６７ｍｍであるから、
ソケットピッチＰを１０．１６ｍｍとすると、ＳＩＭＭ
の相互の間隔Ｄ１は、Ｄ＋ −Ｐ−Ａ＋ ＝１．４９ｍ
ｍ −（７）となる。
面実装型のＳＩＭＭ厚Ａ１は８，６７ｍｍであるから、
ソケットピッチＰを１０．１６ｍｍとすると、ＳＩＭＭ
の相互の間隔Ｄ１は、Ｄ＋ −Ｐ−Ａ＋ ＝１．４９ｍ
ｍ −（７）となる。
また、４ＭＤＲＡＭを搭載した両面実装型のＳＩＭＭ厚
Ａ２は、９．０７ｍｍであルカラ、ＳＩＭＭの相互の間
隔Ｄ２は、 Ｄ２−Ｐ Ａ２−１．０９ｍｍ −（８）となる
。従って、ＳＩＭＭ間隔の平均値りは、（７）式及び（
８）式から、 となる。
Ａ２は、９．０７ｍｍであルカラ、ＳＩＭＭの相互の間
隔Ｄ２は、 Ｄ２−Ｐ Ａ２−１．０９ｍｍ −（８）となる
。従って、ＳＩＭＭ間隔の平均値りは、（７）式及び（
８）式から、 となる。
一方、ＴＳＯＰを搭載した両面実装型のＳＩＭＭを用い
る場合、そのＳＩＭＭ厚Ａは４．２７ｍｍであるから、
８１ＭＭ相互の間隔を平均値りとすると、上記実装スペ
ースＳに搭載することができるＳＩＭＭの数Ｘは、 Ａ−Ｘ＋Ｄ （Ｘ−１） −５・・・（１０）から となる。
る場合、そのＳＩＭＭ厚Ａは４．２７ｍｍであるから、
８１ＭＭ相互の間隔を平均値りとすると、上記実装スペ
ースＳに搭載することができるＳＩＭＭの数Ｘは、 Ａ−Ｘ＋Ｄ （Ｘ−１） −５・・・（１０）から となる。
つまり、ＴＳＯＰを搭載したＳＩＭＭを用いれば、従来
と同じ実装面積において、実装密度を約１．７５倍に上
げることがでみる。
と同じ実装面積において、実装密度を約１．７５倍に上
げることがでみる。
第５図は、マザーボード上に設けられるロープロファイ
ル型実装用ソケットを八個示している。
ル型実装用ソケットを八個示している。
かかる場合にもＴＳＯＰを搭載したＳＩＭＭを用いれば
、従来と同じ実装面積において、実装密度を向上させる
ことができる。
、従来と同じ実装面積において、実装密度を向上させる
ことができる。
なお、前記第９図に示すように、ＳＩＭＭ自体にリード
を取り付け、直接マザーボードのバイアホールに挿入す
る形式にも本発明が適用できることは言うまでもない。
を取り付け、直接マザーボードのバイアホールに挿入す
る形式にも本発明が適用できることは言うまでもない。
［発明の効果］
以上、説明したように、本発明の薄型メモリモジュール
によれば、次のような効果を奏する。
によれば、次のような効果を奏する。
プリント基板の一面又は両面には、ＴＳＯＰ等の薄型パ
ッケージが搭載されている。この薄型パッケージの搭載
により、メモリモジュールの厚さを従来より薄くするこ
とが可能であり、又ソケットピッチも縮小することがで
きる。従って、システムの軽量化、高密度実装化が可能
となる。
ッケージが搭載されている。この薄型パッケージの搭載
により、メモリモジュールの厚さを従来より薄くするこ
とが可能であり、又ソケットピッチも縮小することがで
きる。従って、システムの軽量化、高密度実装化が可能
となる。
第１図及び第３図及び第５図はそれぞれ本発明の薄型メ
モリモジュールが挿入されるソケットの一例を示す側面
図、第２図及び第１図はそれぞれ所定の半導体装置のＳ
ＩＭＭ厚を示す図、第６図乃至第８図はそれぞれ従来の
ソケットを示す図、第９図及び第１０図はそれぞれ従来
のメモリモジュールを示す図である。 出願人代理人 弁理士 鈴江武彦 第 図 第 図 第 図 第 図 第 図 第６図 第 図 第８図 （ａ） （ｂ） 第 図
モリモジュールが挿入されるソケットの一例を示す側面
図、第２図及び第１図はそれぞれ所定の半導体装置のＳ
ＩＭＭ厚を示す図、第６図乃至第８図はそれぞれ従来の
ソケットを示す図、第９図及び第１０図はそれぞれ従来
のメモリモジュールを示す図である。 出願人代理人 弁理士 鈴江武彦 第 図 第 図 第 図 第 図 第 図 第６図 第 図 第８図 （ａ） （ｂ） 第 図
Claims (2)
- （１）マザーボード上に設けられたソケットに挿入され
る基板と、前記基板の一面又は両面に搭載される、薄型
パッケージにより実装された半導体装置とを具備するこ
とを特徴とする薄型メモリモジュール。 - （２）前記薄型パッケージは、薄型スモールアウトライ
ンパッケージであることを特徴とする薄型メモリモジュ
ール。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2250395A JPH04130763A (ja) | 1990-09-21 | 1990-09-21 | 薄型メモリモジュール |
| EP91116034A EP0476685A2 (en) | 1990-09-21 | 1991-09-20 | Thin memory module |
| KR1019910016558A KR920007509A (ko) | 1990-09-21 | 1991-09-20 | 박형 메모리 모듈 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2250395A JPH04130763A (ja) | 1990-09-21 | 1990-09-21 | 薄型メモリモジュール |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04130763A true JPH04130763A (ja) | 1992-05-01 |
Family
ID=17207279
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2250395A Pending JPH04130763A (ja) | 1990-09-21 | 1990-09-21 | 薄型メモリモジュール |
Country Status (3)
| Country | Link |
|---|---|
| EP (1) | EP0476685A2 (ja) |
| JP (1) | JPH04130763A (ja) |
| KR (1) | KR920007509A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100363118B1 (ko) * | 2000-06-22 | 2002-11-30 | 메카텍스 (주) | 모듈ic테스트핸들러의 단위모듈ic피치조절장치 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5164916A (en) * | 1992-03-31 | 1992-11-17 | Digital Equipment Corporation | High-density double-sided multi-string memory module with resistor for insertion detection |
| US5270964A (en) * | 1992-05-19 | 1993-12-14 | Sun Microsystems, Inc. | Single in-line memory module |
| JP3718008B2 (ja) | 1996-02-26 | 2005-11-16 | 株式会社日立製作所 | メモリモジュールおよびその製造方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0299394A (ja) * | 1988-10-06 | 1990-04-11 | Nec Corp | メモリーカードモジュール |
| US5041903A (en) * | 1990-06-11 | 1991-08-20 | National Semiconductor Corp. | Vertical semiconductor interconnection method and structure |
-
1990
- 1990-09-21 JP JP2250395A patent/JPH04130763A/ja active Pending
-
1991
- 1991-09-20 EP EP91116034A patent/EP0476685A2/en not_active Withdrawn
- 1991-09-20 KR KR1019910016558A patent/KR920007509A/ko not_active Application Discontinuation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100363118B1 (ko) * | 2000-06-22 | 2002-11-30 | 메카텍스 (주) | 모듈ic테스트핸들러의 단위모듈ic피치조절장치 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR920007509A (ko) | 1992-04-28 |
| EP0476685A2 (en) | 1992-03-25 |
| EP0476685A3 (ja) | 1994-01-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR940008852B1 (ko) | 컴퓨터 격납장치내의 전자 및 전기 조립체 장치용 브래킷(Bracket) 세트 | |
| US5200917A (en) | Stacked printed circuit board device | |
| JPS5827398A (ja) | 電子部品集合体 | |
| JPH04130763A (ja) | 薄型メモリモジュール | |
| JP2001332830A (ja) | ハイブリッドｉｃ及び電子回路板ユニット | |
| WO2022028357A1 (zh) | 电路板组件及电子设备 | |
| JP3012184B2 (ja) | 実装装置 | |
| JPH0635476Y2 (ja) | 混成集積回路 | |
| JP2935920B2 (ja) | 半導体装置モジュールの製造方法 | |
| JPH0521135Y2 (ja) | ||
| JPH05145254A (ja) | 半導体装置 | |
| JP2003198162A (ja) | 積み上げ配線基板構造 | |
| JPH0447996Y2 (ja) | ||
| JPH05145211A (ja) | 電解コンデンサおよびそれを取付ける印刷配線板 | |
| JPH0533564U (ja) | 電子機器の基板取付構造 | |
| JP2595068Y2 (ja) | ダストキャップ | |
| JPS62274793A (ja) | 電子部品実装配線基板 | |
| JPS59180299U (ja) | メモリモジユ−ル | |
| JPH04253362A (ja) | リード部品 | |
| JPS58122461U (ja) | 実装基板 | |
| JPS5968993A (ja) | トランジスタその他半導体のリ−ド線取付装置 | |
| JPS59192768U (ja) | デ−タカ−ド | |
| JPH077072U (ja) | ハイブリットｉｃユニット | |
| JPS61214598A (ja) | マザ−ボ−ド用キバンコネタ固定法 | |
| JPS63276261A (ja) | 半導体集積回路モジュ−ル |