KR100488616B1 - 탄성 표면파 소자 및 그 제조방법 - Google Patents

탄성 표면파 소자 및 그 제조방법 Download PDF

Info

Publication number
KR100488616B1
KR100488616B1 KR10-2002-0038233A KR20020038233A KR100488616B1 KR 100488616 B1 KR100488616 B1 KR 100488616B1 KR 20020038233 A KR20020038233 A KR 20020038233A KR 100488616 B1 KR100488616 B1 KR 100488616B1
Authority
KR
South Korea
Prior art keywords
electrode
acoustic wave
surface acoustic
metal
wave device
Prior art date
Application number
KR10-2002-0038233A
Other languages
English (en)
Other versions
KR20030005013A (ko
Inventor
와타나베히로키
이에키히데하루
Original Assignee
가부시키가이샤 무라타 세이사쿠쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 무라타 세이사쿠쇼 filed Critical 가부시키가이샤 무라타 세이사쿠쇼
Publication of KR20030005013A publication Critical patent/KR20030005013A/ko
Application granted granted Critical
Publication of KR100488616B1 publication Critical patent/KR100488616B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/25—Constructional features of resonators using surface acoustic waves
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/058—Holders; Supports for surface acoustic wave devices
    • H03H9/059—Holders; Supports for surface acoustic wave devices consisting of mounting pads or bumps
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/02535—Details of surface acoustic wave devices
    • H03H9/02818—Means for compensation or elimination of undesirable effects
    • H03H9/02944—Means for compensation or elimination of undesirable effects of ohmic loss
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/02535—Details of surface acoustic wave devices
    • H03H9/02992—Details of bus bars, contact pads or other electrical connections for finger electrodes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/125—Driving means, e.g. electrodes, coils
    • H03H9/145—Driving means, e.g. electrodes, coils for networks using surface acoustic waves
    • H03H9/14538—Formation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05023—Disposition the whole internal layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation

Landscapes

  • Physics & Mathematics (AREA)
  • Acoustics & Sound (AREA)
  • Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)
  • Wire Bonding (AREA)
  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)

Abstract

본 발명은 전극 저항의 감소에 의해 오믹 손실의 감소를 도모할 수 있고, 고주파역에서 동작할 수 있는, 저렴한 플립칩 공법을 이용한 탄성 표면파 장치를 제공한다.
플립칩 공법에 의해 패키지에 탄성 표면파 소자가 접합되는 탄성 표면파 장치로서, 탄성 표면파 소자(14)에 있어서 압전 기판(2) 상에 IDT 전극(3), 버스바 전극(4, 5), 반사기 전극(6, 7), 리드 전극(8, 9) 및 전극 패드(10, 11)가 형성되어 있고, 전극 패드(10, 11) 상에 제 1 금속막으로서 도전막(Xb, Xc)이 형성되어 있고, 또한 버스바 전극 및 리드 전극의 적어도 하나의 위에도 도전막(Xb, Xc)이 제 2 금속막으로서 형성되어 있는 탄성 표면파 장치를 제공한다.

Description

탄성 표면파 소자 및 그 제조방법{Surface acoustic wave element and manufacturing method of the same}
본 발명은 탄성 표면파 소자에 관한 것으로, 보다 상세하게는 패키지와 금속 범프에 의해 접합되는 탄성 표면파 소자 및 그 제조방법에 관한 것이다.
이동체 통신의 고주파화에 따라, 이동체 통신에 이용되고 있는 탄성 표면파 장치에 있어서도 고주파 영역에서 사용될 수 있는 것이 요구되고 있다. 탄성 표면파 장치는 압전 기판을 이용한 탄성 표면파 소자와, 탄성 표면파 소자를 수납하는 패키지를 갖는다. 탄성 표면파 소자의 압전 기판 표면의 음속은 수천m/초 정도이기 때문, 예를 들면 800㎒정도로 동작하는 탄성 표면파 소자를 구성한 경우, 탄성 표면파 소자의 인터디지털 전극의 파장은 수㎛ 정도로 짧아진다. 따라서, 탄성 표면파 소자의 특성을 최적화하기 위한 전극막 두께의 절대치가 작아져, 전극 저항에 의한 손실, 즉 오믹 손실이 커진다는 문제점이 있었다.
상기와 같은 문제점을 해결하는 것으로, 일본국 특허 공개공보 (평)7-212175호에는 도 5a 및 도 5b에 나타낸 탄성 표면파 장치가 개시되어 있다. 또한, 도 5b는 도 5a의 일점 쇠선 P-P간, Q-Q간 및 R-R간의 단면을 결합한 모식적 단면도이며, 도 5b에 있어서의 일점 쇠선 S, T는 결합 부분의 경계를 나타낸다. 또한, 본 명세서에 첨부된 도면에 있어서는, 도 5a 및 도 5b와 마찬가지로 평면도에 있어서, P-P선, Q-Q선 및 R-R선으로 나타난 부분의 단면이 상기 평면도에 대응하는 단면도에 있어서 일점쇠선 S, T으로 결합되어 나타나 있다.
이 선행기술에 기재된 탄성 표면파 장치(201)에서는, 압전 기판(202) 상에 인터디지털 전극(203)과 인터디지털 전극(203)의 양측에 형성된 반사기 전극(204, 205)이 배치되어 있다. 또한, 인터디지털 전극(203)에 전기적 접속을 이루기 위한 리드 전극(206, 207)이 형성되어 있다. 게다가, 리드 전극(206, 207)에 전기적으로 접속되도록 전극 패드(208, 209)가 형성되어 있다. 전극 패드(208, 209)는 패키지의 전극과 전기적으로 접속되는 부분에 상당하고, 전극 패드(208, 209) 상에는 금속 범프가 형성된다. 이 탄성 표면파 장치(201)에서는 상술한 각종 전극 중, 인터디지털 전극(203), 반사기 전극(204, 205), 도 5b에 나타낸 도전막(212)에 의해 형성되어 있다. 또한, 도 5b에 전극 패드(208, 209)를 대표해서 나타내는 바와 같이, 전극 패드(208, 209) 또는 리드 전극(206, 207)의 적어도 일부에서는 제 2 도전막(213)이 적층되어 있다. 즉, 인터디지털 전극(203)에 비하여 리드 전극(206, 207) 및 전극 패드(208, 209)의 일부의 두께가 두껍게 되어 있고, 그에 따라 전극 저항에 의한 오믹 손실의 감소가 도모되어, 전기적 특성이 개선된다고 되어 있다.
그런데, 최근 전자부품의 소형화 및 저배화가 요구되고 있기 때문에, 플립칩 공법을 이용한 탄성 표면파 장치가 실용화되고 있다. 플립칩 공법을 이용하여 구성된 탄성표면파 장치에서는 탄성 표면파 소자의 전극 형성부가 패키지 탑재면에 대향되어, 탄성 표면파 소자의 전극과 패키지의 전극이 금속 범프에 의해 접합된다. 이 경우, 탄성 표면파 소자의 전극 패드 상에 금속 범프와 전극 패드와의 접합강도를 높이기 위해서, Au 등의 금속막이 형성되어 있다. 이 Au 등으로 이루어지는 금속막 상에 Au 등으로 이루어지는 금속 범프가 형성되고, 상기 금속 범프가 패키지의 전극면과 접합된다. 또는, 전극 패드 상에 Ag 등으로 이루어지는 솔더 습윤성이 우수한 금속막이 형성되어, 미리 패키지에 형성되어 있던 솔더 범프를 상기 솔더 습윤성이 우수한 금속막에 접합시키는 방법이 이용되고 있다.
상기와 같은 방법을 이용한 경우, 본딩 와이어를 필요로 하지 않는다. 따라서, 탄성 표면파 소자에 본딩 와이어가 접속되는 와이어 패드를 형성할 필요가 없기 때문에, 탄성 표면파 장치의 평면적 및 높이를 작게 할 수 있다.
이들의 플립칩 공법을 이용하여 얻어진 탄성 표면파 장치에 있어서도, 실제로 탄성표면파가 여진되고, 또한 전파하는 전극 이외의 전극의 막 두께를 두껍게 하면, 오믹 손실이 작아져 손실이나 공진자의 Q 등의 저하를 억제할 수 있다. 이 경우, 탄성 표면파가 여진되고, 또한 전파하는 전극, 즉 인터디지털 및 반사기 전극, 버스바 전극, 리드 전극 및 전극 패드가 먼저 동일한 도전막으로 형성된다. 다음으로, 탄성 표면파가 여진되고, 또한 전파하는 부분 이외에 형성된 전극에 있어서, 제 2 도전막이 적층되거나 맨 처음의 도전막의 막 두께가 두껍게 되거나 한다.
따라서, 상기 금속 범프에 의해 접합을 행하는 경우에는, 상기 전극 패드 상의 두께가 두꺼운 도전막 상에 전술한 Au 등의 금속막을 적층하고, 그런 후 Au 등의 금속 범프를 형성하면 된다. 또한, 솔더 범프로 접합을 행하는 경우에는, 복수의 도전막의 적층 또는 도전막의 막 두께의 증대에 의해 두껍게 형성되어 있는 전극 패드 상에 솔더 습윤성이 우수한 Ag 등으로 이루어지는 금속막을 형성하면 된다.
도 6a 및 도 6b는 저주파에서 동작하는 플립칩 공법을 이용한 탄성 표면파 장치의 종래의 제조방법을 설명하기 위한 평면도 및 모식적 단면도이다.
이 방법에서는 압전 기판(221) 상에 도전막(222)를 패터닝함으로써, IDT 전극(223), 버스바 전극(224, 225), 반사기 전극(226, 227), 리드 전극(228, 229) 및 전극 패드(230, 231)가 형성된다. 다음으로, 도 7a 및 도 7b에 나타낸 바와 같이, 전극 패드(230, 231) 상에 도전막(232) 및 금속막(233)이 적층된다. 도전막(232)은 도전막(222)과의 밀착성을 높이기 위해서 형성되어져 있고, 금속막(233)은 도 8a 및 도 8b에 나타낸 금속 범프(234)와 전극 패드와의 접합강도를 향상시키기 위해서 형성되어져 있다.
따라서, 이 방법에서는 도전막(222)을 패터닝한 후에, 상기 도전막(232) 및 금속막(233)을 적층하지 않으면 안 되었다.
한편, 고주파 영역에서 동작하는 탄성 표면파 장치를 얻는 경우에는, 상술한 바와 같이 오믹 손실을 작게 하기 위해서, 도 9a 및 도 9b에 나타내는 바와 같이 도전막(232) 상에 도전막(222)을 형성하는 재료와 동일한 재료로 이루어지는 도전막(241)을 적층하고, 상기 도전막(241) 상에 도전막(232) 및 금속막(233)을 적층하지 않으면 안 되었다.
또한, Au 등으로 이루어지는 금속 범프 대신에 패키지 상에 형성된 솔더 범프에 의해, 탄성 표면파 소자와 패키지를 접합하는, 저주파 영역에서 동작되는 탄성 표면파 장치의 제조에 즈음해서는, 도 6에 나타내는 바와 같이 패터닝된 도전막(222)을 압전 기판(221) 상에 형성한 후에, 도 10a 및 도 10b에 나타낸 바와 같이, 도전막(222)과의 밀착 강도를 높이기 위한 금속막(232) 및 솔더 배리어가 되는 금속막(242)을 전극 패드상에 적층하고, 게다가 마지막에 솔더 습윤성이 우수한 금속막(243)을 적층하지 않으면 안 되었다. 즉, 3층의 금속층을 적층하여 이루어지는 적층 구조를 형성하지 않으면 안 되었다. 또한, 이 경우에 있어서도, 고주파로 동작하는 탄성 표면파 장치에서는 오믹 손실을 작게 하기 위하여, 또한, 도 11a 및 도 11b에 나타낸 바와 같이, 금속막(232) 상에 도전막(222)과 동일한 전극 재료로 이루어지는 도전막(244)을 적층하고, 그런 후 상기 복수의 금속막(242, 243)으로 이루어지는 다층 구조를 형성하지 않으면 안 되었다.
한편, WO99/05788호 공보에는, 버스바 및 전극 패드의 적어도 하나가 Al를 주성분이라고 하는 제 1 도체층/중간층/Al을 주성분으로 하는 제 2 도체층으로 구성되어 있는 탄성 표면파 소자가 개시되어 있다. 여기에서는, 버스바 및 전극 패드의 적어도 하나가 상기 적층 구조를 갖도록 구성되어 있다. 따라서, 전극 패드가 상기 적층 구조를 갖고 두껍게 되어 있는 경우에는, 기계적 강도는 높일 수 있다고 기재되어 있다. WO99/05788호 공보에서는, 이 전극 패드 상에 와이어 본딩 또는 Au범프를 형성하는 구조가 개시되어 있다.
상기와 같이, 고주파 영역에서 동작하는 탄성 표면파 장치를 제조하는 경우, 탄성 표면파 소자 상의 금속 범프에 의해 탄성 표면파 소자와 패키지를 접속하는 경우, 및 탄성 표면파 소자 상의 금속막과 패키지 상에 형성된 솔더 범프에 의해, 탄성 표면파 소자와 패키지를 접속하는 경우에 있어서도, 저주파 영역에서 동작하는 탄성 표면파 장치를 제조하는 경우에 비하여, 탄성 표면파가 여진되고 또한 전파하는 영역 이외의 부분에, 하나 이상의 도전막(241, 244)을 여분으로 적층할 필요가 있었다. 따라서, 공정이 번잡하여 비용이 높아진다는 문제점이 있었다.
WO99/05788호 공보에 기재된 구성에서는 전극 패드가 Al를 주성분으로 하는 제 1 도체층/중간층/Al를 주성분으로 하는 제 2 도체층에 의해 구성되어 있다. 그러나, 이 구조에 있어서 솔더 범프를 형성한 경우에는, 전극 패드의 최상층이 Al를 주체로 하는 제 2 도체층으로 구성되어 있기 때문에, 솔더가 확산하여 충분한 접합강도를 얻을 수 없다는 문제점이 있었다.
본 발명의 목적은 상술한 종래 기술의 결점을 해소하고, 고주파 영역에서 사용되는, 플립칩 공법에 의해 패키지에 수납되는 탄성 표면파 소자로서, 제조공정의 간략화를 도모할 수 있고, 오믹 손실의 감소에 의해 양호한 전기적 특성을 안정적으로 얻을 수 있고, 솔더 범프를 이용한 경우의 범프 접합 강도가 우수한 탄성 표면파 소자 및 그 제조방법을 제공하는데 있다.
본 발명에 따른 탄성 표면파 소자는 패키지에 수납되고, 상기 패키지와 패키지측에 형성된 솔더 범프에 의해 접합되는 탄성 표면파 소자로서, 압전 기판; 상기 압전 기판 상에 형성된 적어도 하나의 인터디지털 전극; 상기 인터디지털 전극에 접속된 한 쌍의 버스바 전극; 상기 버스바 전극에 접속된 리드 전극; 상기 리드 전극에 접속되어 있고, 또한 상기 패키지에 전기적으로 접속되는 전극 패드; 상기 전극 패드 상에 형성되어 있고, 상기 솔더 범프와의 접합 강도를 높이는 제 1 금속막; 상기 제 1 금속막과 동일한 재료로 이루어지고, 상기 버스바 전극 및 리드 전극의 적어도 하나 위에 형성된 제 2 금속막; 을 갖는 것을 특징으로 한다.
본 발명의 다른 특정한 국면에서는 상기 제 1, 제 2 금속막이 복수의 금속층을 적층하여 이루어지는 다층 구조를 갖는다. 이 경우에는 제 1, 제 2 금속막의 최상부의 금속층을 솔더 범프에 대한 접합성이 우수한 금속 재료에 의해 구성하고, 다른 금속층을 예를 들면 전기적 저항이 낮은 금속 재료에 의해 구성함으로써, 범프와의 접합 강도의 향상 및 오믹 손실의 감소 효과의 향상을 기대할 수 있다.
본 발명에 따른 탄성 표면파 소자의 특정한 국면에서는 상기 제 1, 제 2 금속막이 복수의 금속층을 적층하여 이루어지는 다층 구조를 가지고, 최상부에 위치하는 금속층이 Ag 또는 Au에 의해 구성되어 있다. 이 경우에는 제 1, 제 2 금속막의 최상부에 위치하는 금속층이 솔더링성이 우수하므로, 제 1 금속막을 솔더 범프를 개재하여 패키지의 전극 랜드에 견고하고 용이하게 접합할 수 있다.
본 발명의 보다 한정적인 국면에서는 상기 인터디지털 전극이 복수의 금속층을 적층하여 이루어지는 다층 구조를 가지고, 상기 제 1, 제 2 금속막의 적어도 하나의 금속층이 상기 인터디지털 전극을 구성하고 있는 금속층 중, 최하층의 금속층에 비하여 비저항이 작은 금속에 의해 구성되어 있고, 그에 따라 제 1, 제 2 금속막의 적어도 하나의 금속층의 비저항이 상대적으로 작기 때문에, 금속막에 있어서 오믹 손실을 한층 더 감소할 수 있으며, 또한 제 2 금속막의 상대적으로 비저항이 작은 금속으로 이루어지는 금속층의 두께를 얇게 할 수 있다.
본 발명에 따른 탄성 표면파 소자의 제조방법은 본 발명에 따라서 구성되는 탄성 표면파 소자의 제조방법으로, 압전 기판 상에 적어도 하나의 상기 인터디지털 전극, 버스바 전극, 리드 전극 및 전극 패드를 형성하는 공정; 상기 전극 패드 상에 제 1 금속막을 상기 버스바 전극 및 리드 전극의 적어도 하나의 위에 제 2 금속막을 형성하는 공정; 을 구비한다.
본 발명에 따른 통신기는 본 발명에 따라서 구성된 탄성 표면파 소자를 대역 필터로서 구비하는 것을 특징으로 한다.
<발명의 실시형태>
이하, 본 발명의 구체적인 실시형태를 설명하여 본 발명을 명확히 한다.
도 1a 및 도 1b는 본 발명의 실시예에 따른 탄성 표면파 소자를 설명하기 위한 평면도 및 모식적 단면도이며, 도 2a∼도 2d는 본 실시예의 탄성 표면파 소자의 제조방법을 설명하기 위한 모식적 단면도이다.
본 실시예에서는 패키지에 형성된 솔더 범프에 의해, 탄성 표면파 소자가 플립칩 공법을 이용하여 패키지에 접합된다.
본 실시예에서는, 도 1a 및 도 1b에 나타낸 탄성 표면파 소자(54)가 준비된다. 탄성 표면파 소자(54)에서는 직사각형 형상의 압전 기판(42) 상에 IDT 전극(43), 한 쌍의 버스바 전극(44, 45), 반사기 전극(46, 47), 리드 전극(48, 49) 및 전극 패드(50, 51)가 도전막(Xa)에 의해 형성되어 있다.
압전 기판(42)으로서는 LiTaO3, LiNbO3 또는 수정 등의 압전 단결정, 또는 티탄산 지르콘산납계 세라믹스와 같은 압전 세라믹스가 이용될 수 있다.
도전막(Xa)은 Al 등의 적당한 도전성 재료에 의해 구성된다. 도전막(Xa)을 압전 기판(42) 상에 형성하는 방법은 특별히 한정되지 않고, 증착, 스퍼터링 또는 도금 등의 적당한 방법이 이용될 수 있다.
버스바 전극(44, 45), 리드 전극(48, 49) 및 전극 패드(50, 51) 상에는 전극 패드 주변의 일부를 제외하고, 금속막(Xb), 솔더 배리어층이 되는 금속막(Xd) 및 솔더 범프와의 접합성이 우수한 금속막(Xe)이 적층되어 있다. 금속막(Xb)은 예를 들면, NiCr 또는 Ti 등으로 이루어지고, 솔더 배리어층이 되는 금속막(Xd)과 도전막(Xa)과의 밀착 강도를 높이기 위하여 형성되어 있다. 금속막(Xe)은 솔더 범프와의 접합성이 우수한 금속, 예를 들면 Ag 등에 의해 구성된다. 또한, 솔더 배리어층이 되는 금속막(Xd)은 Ni등의 솔더 부식이 생기기 어려운 적당한 금속에 의해 구성되어 있다.
또한, 본 실시예에 있어서는 IDT 전극(43)이 형성되어 있지만, 복수의 IDT 전극이 형성되어 있어도 되고, 반사기는 형성되지 않아도 된다.
본 실시예의 탄성 표면파 소자를 얻을 때에 즈음하여, 압전 기판(42) 상에 전면에 도전막(Xa)을 형성하고, 다음으로 패터닝에 의해, 압전 기판(42) 상에 패터닝된 도전막(Xa)이 형성된다.
즉, 도 2a에 나타낸 바와 같이, 압전 기판(42) 상에 패터닝된 도전막(Xa)이 형성된다. 그에 따라, IDT 전극(43), 반사기 전극(46, 47), 버스바 전극(44, 45), 리드 전극(48, 49) 및 전극 패드(50, 51)가 도전막(Xa)에 의해 형성된다.
그런 후, 도 2a에 나타낸 바와 같이, 전면에 레지스트(61)가 적층된다.
다음으로, 노광 및 포토 마스크를 이용한 현상에 의해, 불필요한 부분의 레지스트가 제거되어, 레지스트(61)가 패터닝된다.
이와 같이 하여 도 2b에 나타낸 바와 같이, 패터닝된 레지스트(61A)가 형성된다. 이 상태에서는, IDT 전극(43)과 반사기 전극(46, 47)과, 전극 패드(50, 51)의 일부가 레지스트(61A)에 의해 피복되어 있다.
그런 후, 도 2c에 나타낸 바와 같이, NiCr 또는 Ti 등으로 이루어지는 금속막(Xb)이 형성된다. 다음으로, 금속막(Xb) 상에 솔더 배리어층으로서 기능하는 Ni 등으로 이루어지는 금속막(Xd), 및 Ag 등으로 이루어지는 솔더에 대한 습윤성이 우수한 금속막(Xe)이 순차적으로 전면에 형성된다. 이들의 금속막(Xb, Xd, Xe)의 형성은 증착, 스퍼터링 등의 적당한 방법에 의해 행하여질 수 있다.
그런 후, 레지스트(61A) 상의 도전막(Xb, Xd, Xe)을 레지스트(61A)와 함께 들어올린다. 이와 같이 하여, 도 2d에 나타낸 바와 같이 버스바 전극(44, 45), 리드 전극(48, 49) 및 전극 패드(50, 51) 상에 있어서, 금속막(Xb, Xd, Xe)으로 이루어지는 적층 금속막이 적층되어, 도 4에 나타낸 탄성 표면파 소자(54)를 얻을 수 있다.
상기 탄성 표면파 소자(54)를 패키지에 접합할 때, 도 4에 나타낸 바와 같이 패키지(11)의 전극(14, 15) 상에 형성된 솔더 범프(12, 13)에 전극 패드(50, 51)가 접촉하도록, 탄성 표면파 소자(54)가 전극 형성면측에서 패키지(11) 상의 전극(14, 15)에 놓인다. 그런 후, 가열에 의해 솔더 범프(12, 13)를 개재하여 탄성 표면파 소자(54)가 패키지(11)의 전극(14, 15)에 접합되어, 본 실시예의 탄성 표면파 장치를 얻을 수 있다.
본 실시예에 있어서는 버스바 전극, 리드 전극 및 전극 패드 상에 금속막(Xb, Xd, Xe)이 적층되어 있다. 전극 패드 상의 금속막(Xb, Xd, Xe)은 본 발명의 제 1 금속막을 구성하고, 버스바 전극 및 리드 전극 상의 금속막(Xb, Xd, Xe)은 제 2 금속막을 구성한다. 따라서, 이들의 전극 부분에 있어서, 도전막(Xa) 상에 도전막(Xa)과 동일한 전극 재료로 이루어지는 도전막을 적층한 구조와 마찬가지로, 전극 저항을 작게 할 수 있고, 오믹 손실을 감소할 수 있다. 따라서, 도전막(Xa)과 동일한 전극 재료로 이루어지는 도전막을 오믹 손실을 감소하기 위해서 적층하는 공정을 이용하지 않고, 즉 전극 형성 공정을 번잡하게 하지 않고, 탄성 표면파 장치의 손실 및 Q의 저하를 억제할 수 있다.
또한, 본 실시예에 있어서 솔더 범프와의 접합용 금속막(Xe)의 두께는 반드시 IDT 전극(43)을 형성하는 도전막(Xa)의 두께보다도 두껍게 할 필요는 없다. 즉, 금속막(Xb∼Xe)의 비저항이 도전막(Xa)의 비저항보다도 작으면, 금속막(Xb, Xd, Xe)의 두께는 도전막(Xa)의 두께보다도 두껍게 할 필요가 없다.
도 3에, 본 실시예에 따라서 구성된 탄성 표면파 장치의 임피던스-주파수 특성을 파선으로 나타낸다. 또한, 비교를 위하여 버스바 전극, 리드 전극을 후막화(厚膜化)하지 않은 비교예의 특성을 실선으로 나타내고, 종래법에 따라서 IDT 전극과 동일한 전극 재료로 이루어지는 도전막 부분을 후막화한 종래예의 전기적 특성을 일점 쇠선으로 나타낸다. 도 3으로부터 명확한 바와 같이, 본 실시예에서는 버스바 전극을 후막화하지 않은 비교예에 비하여, Q가 큰 공진 특성을 얻을 수 있고, 또한 종래예와 동등 이상의 공진 특성을 얻을 수 있다는 것을 알았다.
또한, 본 실시예에서는 버스바 전극 및 리드 전극 상에 제 2 금속막을 형성하였지만, 제 2 금속막은 오믹 손실을 감소하기 위해서 형성된 것으로, 버스바 전극 및 리드 전극의 어느 한쪽에만 적층되어 있어도 되고, 또는 버스바 전극 및 리드 전극의 일부에 부분적으로 형성되어 있어도 된다. 바람직하게는 본 실시예에 있어서 설명한 바와 같이, 버스바 전극 및 리드 전극의 쌍방에 제 2 금속막이 적층되어 있는 것이 가장 바람직하다.
본 발명에 따른 탄성 표면파 소자 및 그 제조방법에서는, 전극 패드 상에 형성되어 있고, 패키지측의 솔더 범프와의 접합 강도를 높이기 위한 제 1 금속막과 동일한 재료로 이루어지는 제 2 금속막이 버스바 전극 및 리드 전극의 적어도 하나의 위에 형성되어 있다. 즉, 전극 패드 상에 패키지측의 솔더 범프와의 접합 강도를 높이기 위한 목적으로 형성된 제 1 금속막 형성 공정에 있어서, 버스바 전극 및 리드 전극의 적어도 하나의 위에도 동일한 재료로 이루어지는 제 2 금속막이 형성된다. 따라서, 제조공정을 복잡화하지 않고, 전극의 저항 손실을 감소할 수 있다. 따라서, 버스바 전극 및 리드 전극의 후막화를 별도의 공정으로 행할 필요가 없기 때문에, 플립칩 공법에 의해 형성되는 탄성 표면파 장치의 제조 비용의 감소를 달성할 수 있다.
또한, 버스바 전극 및 리드 전극의 후막화가, IDT 전극을 구성하고 있는 도전막과의 밀착 강도가 우수한 금속 재료에 의해 행하여져 있기 때문에, 버스바 전극 및 리드 전극을 IDT 전극과 동일한 전극 재료를 이용하여 후막화한 경우와 동등 내지 그 이상의 특성을 얻을 수 있다.
도 1a는 본 발명의 실시예에 따른 탄성 표면파 소자를 설명하기 위한 모식적 평면도이고, 도 1b는 도 1a의 P-P선, Q-Q선 및 R-R선을 따르는 부분을 일점 쇠선 S, T를 개재하여 결합한 모식적 단면도이다.
도 2는 실시예의 탄성 표면파 소자의 전극 구조를 설명하기 위한 각 모식적 단면도이다.
도 3은 실시예의 탄성 표면파 소자와, 비교를 위하여 준비한 탄성 표면파 장치 및 종래법에 따라서 구성된 탄성 표면파 소자의 임피던스 주파수 특성을 나타내는 도면이다.
도 4는 실시예의 탄성 표면파 장치를 설명하기 위한 모식적 단면도이다.
도 5a는 종래의 탄성 표면파 장치의 일례를 설명하기 위한 모식적 평면도이고, 도 5b는 도 5a의 P-P선, Q-Q선 및 R-R선을 따르는 부분을 일점 쇠선 S, T를 개재하여 결합한 단면도이다.
도 6a는 도 5에 나타낸 종래의 탄성 표면파 장치를 얻는 공정을 설명하기 위한 모식적 평면도이고, 도 6b는 도 6a의 P-P선, Q-Q선 및 R-R선을 따르는 부분을 일점 쇠선 S, T를 개재하여 결합한 단면도이다.
도 7a는 종래의 고주파역에서 사용되는 탄성 표면파 장치의 일례를 설명하기 위한 모식적 평면도이고, 도 7b는 도 7a의 P-P선, Q-Q선 및 R-R선을 따르는 부분을 일점 쇠선 S, T를 개재하여 결합한 단면도이다.
도 8a는 종래의 탄성 표면파 장치의 다른 예를 설명하기 위한 모식적 평면도이고, 도 8b는 도 8a의 P-P선, Q-Q선 및 R-R선을 따르는 부분을 일점 쇠선 S, T를 개재하여 결합한 단면도이다.
도 9a는 종래의 고주파 영역에서 사용되는 탄성 표면파 장치의 다른 예를 설명하기 위한 모식적 평면도이고, 도 9b는 도 9a의 P-P선, Q-Q선 및 R-R선을 따르는 부분을 일점 쇠선 S, T를 개재하여 결합한 단면도이다.
도 10a는 종래의 탄성 표면파 장치의 또 다른 예를 설명하기 위한 모식적 평면도이고, 도 10b는 도 10a의 P-P선, Q-Q선 및 R-R선을 따르는 부분을 일점 쇠선 S, T를 개재하여 결합한 단면도이다.
도 11a는 종래의 탄성 표면파 장치의 또 다른 예를 설명하기 위한 모식적 평면도이고, 도 11b는 도 11a의 P-P선, Q-Q선 및 R-R선을 따르는 부분을 일점 쇠선 S, T를 개재하여 결합한 단면도이다.
<도면의 주요부분에 대한 간단한 설명>
1 탄성 표면파 장치 2 압전 기판
3 IDT 전극 4,5 버스바 전극
6,7 반사기 전극 8,9 리드 전극
10,11 전극 패드 12,13 금속 범프
14 탄성 표면파 소자 15 패키지
41 탄성 표면파 장치 42 압전 기판
43 IDT 전극 44,45 버스바 전극
46,47 반사기 전극 48,49 리드 전극
50,51 전극 패드 54 탄성 표면파 소자
Xa 도전막
Xb 도전막(제 1, 제 2 금속막)
Xc 도전막(제 1, 제 2 금속막)
Xd 도전막 Xe 도전막

Claims (6)

  1. 패키지에 수납되고, 상기 패키지와 패키지측에 형성된 솔더 범프에 의해 접합되는 탄성 표면파 소자로서,
    압전 기판;
    상기 압전 기판 상에 형성된 적어도 하나의 인터디지털 전극;
    상기 인터디지털 전극에 접속된 한 쌍의 버스바 전극;
    상기 버스바 전극에 접속된 리드 전극;
    상기 리드 전극에 접속되어 있고, 또한 상기 패키지에 전기적으로 접속되는 전극 패드;
    상기 전극 패드 상에 형성되어 있고, 상기 솔더 범프와의 접합 강도를 높이는 제 1 금속막; 및
    상기 제 1 금속막과 동일한 재료로 이루어지고, 상기 버스바 전극 및 리드 전극의 적어도 하나의 위에 형성된 제 2 금속막; 을 갖는 것을 특징으로 하는 탄성 표면파 소자.
  2. 제 1항에 있어서, 상기 제 1 금속막 및 상기 제 2 금속막이 복수의 금속층을 적층하여 이루어지는 다층 구조를 갖는 것을 특징으로 하는 탄성 표면파 소자.
  3. 제 1항에 있어서, 상기 제 1, 제 2 금속막이 복수의 금속층을 적층하여 이루어지는 다층 구조를 가지고, 최상부에 위치하는 금속층이 Ag 또는 Au에 의해 구성되어 있는 것을 특징으로 하는 탄성 표면파 소자.
  4. 제 2항에 있어서, 상기 인터디지털 전극이 복수의 금속층을 적층하여 이루어지는 다층 구조를 가지고, 상기 제 1, 제 2 금속막의 적어도 하나의 금속층이 상기 인터디지털 전극을 구성하고 있는 금속층 중, 최하층의 금속층에 비하여 비저항이 작은 금속에 의해 구성되어 있는 것을 특징으로 하는 탄성 표면파 소자.
  5. 삭제
  6. 삭제
KR10-2002-0038233A 2001-07-06 2002-07-03 탄성 표면파 소자 및 그 제조방법 KR100488616B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JPJP-P-2001-00206587 2001-07-06
JP2001206587 2001-07-06
JP2002152815A JP2003087080A (ja) 2001-07-06 2002-05-27 弾性表面波素子及びその製造方法
JPJP-P-2002-00152815 2002-05-27

Publications (2)

Publication Number Publication Date
KR20030005013A KR20030005013A (ko) 2003-01-15
KR100488616B1 true KR100488616B1 (ko) 2005-05-11

Family

ID=26618302

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0038233A KR100488616B1 (ko) 2001-07-06 2002-07-03 탄성 표면파 소자 및 그 제조방법

Country Status (6)

Country Link
US (1) US6731046B2 (ko)
EP (1) EP1274167A3 (ko)
JP (1) JP2003087080A (ko)
KR (1) KR100488616B1 (ko)
CN (1) CN1223083C (ko)
TW (1) TWI269525B (ko)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3925133B2 (ja) * 2000-12-26 2007-06-06 株式会社村田製作所 弾性表面波装置の製造方法及び弾性表面波装置
JP4320593B2 (ja) * 2002-03-21 2009-08-26 トランセンス テクノロジーズ ピーエルシー Ｓａｗデバイスと併用される圧力モニター
GB0305461D0 (en) * 2003-03-10 2003-04-16 Transense Technologies Plc Improvements in the construction of saw devices
JP2004120016A (ja) * 2002-09-20 2004-04-15 Fujitsu Media Device Kk フィルタ装置
DE10301934A1 (de) * 2003-01-20 2004-07-29 Epcos Ag Elektrisches Bauelement mit verringerter Substratfläche
JP3929415B2 (ja) * 2003-04-23 2007-06-13 富士通メディアデバイス株式会社 弾性表面波デバイス
JP3764450B2 (ja) * 2003-07-28 2006-04-05 Ｔｄｋ株式会社 表面弾性波素子、表面弾性波装置、表面弾性波デュプレクサ、及び表面弾性波素子の製造方法
CA2558834A1 (en) * 2003-11-26 2005-06-16 The Penn State Research Foundation Idt electroded piezoelectric diaphragms
CN100546180C (zh) * 2005-08-24 2009-09-30 京瓷株式会社 表面声波装置及其制造方法
CN101356727B (zh) * 2006-01-11 2011-12-14 株式会社村田制作所 声表面波装置的制造方法及声表面波装置
EP2246978B1 (en) * 2008-01-24 2018-01-03 Murata Manufacturing Co. Ltd. Method for manufacturing elastic wave element
DE102008062605B4 (de) * 2008-12-17 2018-10-18 Snaptrack, Inc. Bauelement, welches mit akustischen Wellen arbeitet, und Verfahren zu dessen Herstellung
JP5558158B2 (ja) * 2009-03-27 2014-07-23 京セラ株式会社 弾性表面波装置及びその製造方法
JP5585389B2 (ja) * 2010-10-29 2014-09-10 株式会社村田製作所 弾性波素子及びその製造方法
WO2012063521A1 (ja) 2010-11-10 2012-05-18 株式会社村田製作所 弾性波装置及びその製造方法
JP2012151698A (ja) * 2011-01-19 2012-08-09 Taiyo Yuden Co Ltd 弾性波デバイス
WO2015125460A1 (en) 2014-02-18 2015-08-27 Skyworks Panasonic Filter Solutions Japan Co., Ltd. Acoustic wave elements and ladder filters using same
US10658564B2 (en) * 2016-11-24 2020-05-19 Huawei Technologies Co., Ltd. Surface acoustic wave device
JP2021027383A (ja) * 2019-07-31 2021-02-22 株式会社村田製作所 弾性波装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09148878A (ja) * 1995-11-20 1997-06-06 Toshiba Corp 弾性表面波デバイス
JPH10322159A (ja) * 1997-05-16 1998-12-04 Murata Mfg Co Ltd 弾性表面波装置
JPH11234082A (ja) * 1998-02-13 1999-08-27 Toko Inc 表面弾性波装置
JP2000295069A (ja) * 1999-04-01 2000-10-20 Murata Mfg Co Ltd 電子部品

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3039971B2 (ja) * 1989-09-19 2000-05-08 株式会社日立製作所 接合型圧電装置及び製造方法並びに接合型圧電素子
JPH0421205A (ja) * 1990-05-16 1992-01-24 Hitachi Denshi Ltd 弾性表面波デバイスの製造方法
JPH07212175A (ja) 1994-01-25 1995-08-11 Matsushita Electric Ind Co Ltd 弾性表面波フィルタ
EP0738039B1 (en) * 1995-04-12 2000-06-28 Matsushita Electric Industrial Co., Ltd. Resonator ladder surface acoustic wave filter
CN1133268C (zh) * 1997-07-28 2003-12-31 东芝株式会社 表面声波滤波器及其制造方法
JP4203152B2 (ja) * 1998-09-11 2008-12-24 株式会社日立メディアエレクトロニクス 弾性表面波装置
JP3296356B2 (ja) * 1999-02-08 2002-06-24 松下電器産業株式会社 弾性表面波デバイスとその製造方法
JP3860364B2 (ja) 1999-08-11 2006-12-20 富士通メディアデバイス株式会社 弾性表面波装置
JP3405329B2 (ja) * 2000-07-19 2003-05-12 株式会社村田製作所 表面波装置
JP3925133B2 (ja) * 2000-12-26 2007-06-06 株式会社村田製作所 弾性表面波装置の製造方法及び弾性表面波装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09148878A (ja) * 1995-11-20 1997-06-06 Toshiba Corp 弾性表面波デバイス
JPH10322159A (ja) * 1997-05-16 1998-12-04 Murata Mfg Co Ltd 弾性表面波装置
JPH11234082A (ja) * 1998-02-13 1999-08-27 Toko Inc 表面弾性波装置
JP2000295069A (ja) * 1999-04-01 2000-10-20 Murata Mfg Co Ltd 電子部品

Also Published As

Publication number Publication date
EP1274167A3 (en) 2009-05-27
CN1223083C (zh) 2005-10-12
TWI269525B (en) 2006-12-21
CN1396709A (zh) 2003-02-12
JP2003087080A (ja) 2003-03-20
KR20030005013A (ko) 2003-01-15
US20030025422A1 (en) 2003-02-06
EP1274167A2 (en) 2003-01-08
US6731046B2 (en) 2004-05-04

Similar Documents

Publication Publication Date Title
KR100488616B1 (ko) 탄성 표면파 소자 및 그 제조방법
US6977563B2 (en) Thin-film piezoelectric resonator and method for fabricating the same
US7151424B2 (en) Boundary acoustic wave device
JP5282141B2 (ja) 弾性波装置及びその製造方法
CN110447169B (zh) 弹性波装置、分波器以及通信装置
JP3855842B2 (ja) 弾性表面波分波器およびそれを有する通信装置
JP6335476B2 (ja) モジュール
US20030058066A1 (en) Surface acoustic wave filter device
KR100955548B1 (ko) 듀플렉서 및 이것을 이용한 통신 장치
JP2002268644A (ja) モノリシックｆｂａｒデュプレクサおよびそれを作製する方法
US7944329B2 (en) Acoustic wave filter device with branched ground wiring sandwiching the IDT area
JPH0998056A (ja) 弾性表面波装置
JPS62173813A (ja) 弾性表面波素子
KR20040087904A (ko) 탄성 표면파 디바이스 및 그 제조 방법
JP4403819B2 (ja) 電子部品の製造方法
JP3814438B2 (ja) 弾性表面波装置
WO2021060444A1 (ja) 弾性波フィルタ及び通信装置
JP2014230079A (ja) 弾性表面波装置
JP2014216971A (ja) 弾性表面波装置
JP6130162B2 (ja) 電子部品の製造方法
JP6068220B2 (ja) 電子部品の製造方法
JP2003179460A (ja) 圧電共振フィルタ、デュプレクサならびにこれらの製造方法
JP2005116622A (ja) 電子部品
JP3407461B2 (ja) 弾性表面波装置及びその製造方法
JP2004048240A (ja) 弾性表面波装置およびこれを用いた電子部品および複合モジュール

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130419

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20140421

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20150417

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20160422

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20170421

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20180420

Year of fee payment: 14