JPS63152162A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS63152162A JPS63152162A JP30077886A JP30077886A JPS63152162A JP S63152162 A JPS63152162 A JP S63152162A JP 30077886 A JP30077886 A JP 30077886A JP 30077886 A JP30077886 A JP 30077886A JP S63152162 A JPS63152162 A JP S63152162A
- Authority
- JP
- Japan
- Prior art keywords
- mold layer
- semiconductor device
- resin mold
- recess
- mounting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 30
- 239000011347 resin Substances 0.000 claims abstract description 27
- 229920005989 resin Polymers 0.000 claims abstract description 27
- 238000000034 method Methods 0.000 description 2
- 238000006073 displacement reaction Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3421—Leaded components
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置に関し、特にフラットパッケージタ
イプの半導体装置に係る。
イプの半導体装置に係る。
半導体集積回路装置においては高密度実装を可能とする
ためにフラットパッケージ(以下FPと略す)タイプの
ものが従来から知られている。第2図に示すようにFP
タイプの半導体装置の外部リード2は樹脂モールド層l
の底面と略同レベルまで曲げられ、かつその先端部はモ
ールド層1の底面と平行になっている。そして上記FP
タイプの半導体装置は第3図に示すようにプリント回路
板3の所定位置に外部リードの先端部を半田付して実装
される。
ためにフラットパッケージ(以下FPと略す)タイプの
ものが従来から知られている。第2図に示すようにFP
タイプの半導体装置の外部リード2は樹脂モールド層l
の底面と略同レベルまで曲げられ、かつその先端部はモ
ールド層1の底面と平行になっている。そして上記FP
タイプの半導体装置は第3図に示すようにプリント回路
板3の所定位置に外部リードの先端部を半田付して実装
される。
上述した従来のFPタイプの半導体装置の実装に際して
は、デュアルーイ/−ラインパッケージ(DIP)品の
ように外部リードの先端部をプリント回路の穴に挿入し
て実装することができないために、誤実装、逸脱等の問
題があった。
は、デュアルーイ/−ラインパッケージ(DIP)品の
ように外部リードの先端部をプリント回路の穴に挿入し
て実装することができないために、誤実装、逸脱等の問
題があった。
また、FPタイプの半導体装置の樹脂モールド層&てそ
の底面よりも下方に突出して位置決め用ガイドを設ける
ことにより実装を確実に行なう方法が考えられるが、こ
の場合は既存のプリント回路基板等の改造が必要となり
、保管する際には従来のマガジンケースが使用できない
などの欠点がある。
の底面よりも下方に突出して位置決め用ガイドを設ける
ことにより実装を確実に行なう方法が考えられるが、こ
の場合は既存のプリント回路基板等の改造が必要となり
、保管する際には従来のマガジンケースが使用できない
などの欠点がある。
上述した従来のFPタイプの半導体装置に対し、本発明
は樹脂モールド層の底面に位置決め用ガイドとして凹部
を穿設し、プリント回路基板に設けた位置決め用突起部
にはめ込むことによシ実装時における誤実装、逸脱等を
防止することができる。
は樹脂モールド層の底面に位置決め用ガイドとして凹部
を穿設し、プリント回路基板に設けた位置決め用突起部
にはめ込むことによシ実装時における誤実装、逸脱等を
防止することができる。
またFPタイプの半導体装置の樹脂モールド層の底面に
突出して位置決め用ガイドを設けることにより実装を確
実に行なう方法忙比べると、突出した位置決め用ガイド
の場合、プリント回路基板には位置決め穴が必要である
のに対し、本発明のF Pタイプの半導体装置は通常の
プリント回路基板にも実装することが可能である。
突出して位置決め用ガイドを設けることにより実装を確
実に行なう方法忙比べると、突出した位置決め用ガイド
の場合、プリント回路基板には位置決め穴が必要である
のに対し、本発明のF Pタイプの半導体装置は通常の
プリント回路基板にも実装することが可能である。
本発明のFPタイプの半導体装置は、内部に半導体チッ
プを封止した樹脂モールド層と、該樹脂モールド層内部
で前記半導体チップに接続され、かつ樹脂モールド層の
側面から外部に延出して樹脂モールド層の底面と略同レ
ベルまで折曲げられた外部リードを有し、前記樹脂モー
ルド層の底面に位置決め用ガイドとして凹部を有してい
る。
プを封止した樹脂モールド層と、該樹脂モールド層内部
で前記半導体チップに接続され、かつ樹脂モールド層の
側面から外部に延出して樹脂モールド層の底面と略同レ
ベルまで折曲げられた外部リードを有し、前記樹脂モー
ルド層の底面に位置決め用ガイドとして凹部を有してい
る。
次に、本発明について図面を参照して説明する。
第1図(8)は本発明のFP半導体装置を示す平面図で
あり、第1図(B)はその右側面図である。これらの図
において1は樹脂モールド層、2は外部リードである。
あり、第1図(B)はその右側面図である。これらの図
において1は樹脂モールド層、2は外部リードである。
外部リード2は樹脂モールド1内部でその中に気密封止
された図示しない半導体チップと電気的に接続されてい
る。また、外部リード2は樹脂モールド層1の底面と略
同レベルまで曲げられ、その先端部はモールド層1の底
面と平行に折シ曲げられている。そして、樹脂モールド
層1の底面にはモールド成形によりガイド用の凹部3が
形成されている。
された図示しない半導体チップと電気的に接続されてい
る。また、外部リード2は樹脂モールド層1の底面と略
同レベルまで曲げられ、その先端部はモールド層1の底
面と平行に折シ曲げられている。そして、樹脂モールド
層1の底面にはモールド成形によりガイド用の凹部3が
形成されている。
上記構成から成るFP半導体装置は、第2図に示すよう
にプリント回路板6に設けられた位置決め用突起に前記
樹脂凹部3をはめこんで実装される。
にプリント回路板6に設けられた位置決め用突起に前記
樹脂凹部3をはめこんで実装される。
この結果、従来のような実装時の位置ずれは完全に防止
され、確実かつ効率的な実装が可能となる。
され、確実かつ効率的な実装が可能となる。
〔実施例2〕
第5図は本発明の実施例2のFP半導体装置の平面図で
ある。
ある。
この実施例では、第1図(5)における位置決めガイド
用凹部3の数が2つであるのに対し、3つのガイド用凹
部23を中心点に対し非対称形に配置しである。この実
施例では、ガイド用凹部の配置によりFP半導体装置の
向きが一定に決まるため、過まって逆向きに実装するこ
とがなくなるという利点がある。
用凹部3の数が2つであるのに対し、3つのガイド用凹
部23を中心点に対し非対称形に配置しである。この実
施例では、ガイド用凹部の配置によりFP半導体装置の
向きが一定に決まるため、過まって逆向きに実装するこ
とがなくなるという利点がある。
以上説明したように、本発明は樹脂モールド層の底面に
位置決め用ガイドとして凹部を穿設し、プリント回路基
板側に設けた位置決め突起部にはめ込むことにより、高
精度かつ高率的に実装を行なうことができるFPタイプ
の半導体装置を提供できるものである。
位置決め用ガイドとして凹部を穿設し、プリント回路基
板側に設けた位置決め突起部にはめ込むことにより、高
精度かつ高率的に実装を行なうことができるFPタイプ
の半導体装置を提供できるものである。
第1図(5)は本発明のFP半導体装置の平面図、第1
図(ロ)は第1図(5)の右側面図、第2図は第1図囚
、(ロ)のFP半導体装置の実装形態を示す断面図、第
3図(5)は従来のFP半導体装置の平面図、第3図(
Blは第3図(5)の右側面図、第4図は第3図(5)
。 但のFP半導体装置の実装形態を示す断面図、第5図は
第2の実施例のFP半導体装置の平面図。 1.11.21・・・・・・樹脂モールド層、2.12
.22・・・・・・外部リード、3.23・・・・・・
位置決めガイド用凹部、4.14・・・・・・プリント
配線、訃・・・・・位置決めガイド用突起部、6.16
・・・・・・プリント回路基板。 弗S ス 第4図
図(ロ)は第1図(5)の右側面図、第2図は第1図囚
、(ロ)のFP半導体装置の実装形態を示す断面図、第
3図(5)は従来のFP半導体装置の平面図、第3図(
Blは第3図(5)の右側面図、第4図は第3図(5)
。 但のFP半導体装置の実装形態を示す断面図、第5図は
第2の実施例のFP半導体装置の平面図。 1.11.21・・・・・・樹脂モールド層、2.12
.22・・・・・・外部リード、3.23・・・・・・
位置決めガイド用凹部、4.14・・・・・・プリント
配線、訃・・・・・位置決めガイド用突起部、6.16
・・・・・・プリント回路基板。 弗S ス 第4図
Claims (1)
- 内部に半導体チップを封止した樹脂モールド層と、該樹
脂モールド層内部で前記半導体チップに接続され、かつ
樹脂モールド層の側面から外部に延出して樹脂モールド
層の底面と略同レベルまで折曲げられた外部リードを有
し、前記樹脂モールド層の底面に位置決め用ガイドとし
て凹部を穿設したことを特徴とするフラットパッケージ
タイプの半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP30077886A JPS63152162A (ja) | 1986-12-16 | 1986-12-16 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP30077886A JPS63152162A (ja) | 1986-12-16 | 1986-12-16 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS63152162A true JPS63152162A (ja) | 1988-06-24 |
Family
ID=17888978
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP30077886A Pending JPS63152162A (ja) | 1986-12-16 | 1986-12-16 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS63152162A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE19526511A1 (de) * | 1994-07-22 | 1996-01-25 | Mitsubishi Electric Corp | Halbleitervorrichtung und Verfahren zu deren Herstellung und Montage |
US6541311B1 (en) | 1998-04-06 | 2003-04-01 | Infineon Technologies Ag | Method of positioning a component mounted on a lead frame in a test socket |
-
1986
- 1986-12-16 JP JP30077886A patent/JPS63152162A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE19526511A1 (de) * | 1994-07-22 | 1996-01-25 | Mitsubishi Electric Corp | Halbleitervorrichtung und Verfahren zu deren Herstellung und Montage |
US6541311B1 (en) | 1998-04-06 | 2003-04-01 | Infineon Technologies Ag | Method of positioning a component mounted on a lead frame in a test socket |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5781415A (en) | Semiconductor package and mounting method | |
JP2885414B2 (ja) | 半導体装置、その実装方法および電子装置 | |
JPS59161851A (ja) | 電子部品 | |
JPS63152162A (ja) | 半導体装置 | |
JPS62118555A (ja) | 集積回路パツケ−ジ | |
JPH05226803A (ja) | 実装回路基板 | |
KR100338225B1 (ko) | 반도체장치 | |
JPS61285739A (ja) | 高密度実装形セラミツクicパツケ−ジ | |
JPH021829Y2 (ja) | ||
JP2521944B2 (ja) | 集積回路パッケ−ジ | |
JPS58219795A (ja) | 半導体装置 | |
JPS60263448A (ja) | プラスチツクicパツケ−ジ | |
JPS62263666A (ja) | 樹脂封止型半導体パツケ−ジ | |
JPH0199245A (ja) | Icパッケージ | |
JPH0697355A (ja) | 積層型電子部品 | |
JPS60245155A (ja) | プラスチツクicパツケ−ジ | |
JPS6032350A (ja) | 段重ねパッケ−ジ型半導体装置 | |
JPS614436U (ja) | 半導体装置用パツケ−ジ | |
JPS62262448A (ja) | 半導体装置とその実装方法 | |
JPH05144998A (ja) | 半導体パツケージ | |
JPH06334097A (ja) | 電子部品パッケージ | |
JPS63278355A (ja) | 樹脂封止型半導体装置 | |
JPS61150255A (ja) | 半導体装置とその製造方法 | |
JPH02270354A (ja) | 樹脂封止型半導体装置 | |
JPH06278392A (ja) | Icモジュールと、その製造方法 |