JPS60263448A - プラスチツクicパツケ−ジ - Google Patents
プラスチツクicパツケ−ジInfo
- Publication number
- JPS60263448A JPS60263448A JP59119573A JP11957384A JPS60263448A JP S60263448 A JPS60263448 A JP S60263448A JP 59119573 A JP59119573 A JP 59119573A JP 11957384 A JP11957384 A JP 11957384A JP S60263448 A JPS60263448 A JP S60263448A
- Authority
- JP
- Japan
- Prior art keywords
- package
- plastic
- view
- packages
- projected part
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49541—Geometry of the lead-frame
- H01L23/49548—Cross section geometry
- H01L23/49551—Cross section geometry characterised by bent parts
- H01L23/49555—Cross section geometry characterised by bent parts the bent parts being the outer leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
- H01L2924/1815—Shape
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3421—Leaded components
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Geometry (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明はプラスチックICパッケージ、特にF P
(Flat Package)、S OP (Smal
l OutlinePackage)、P L CC(
Plastic Leaded Chip Car−r
ier)などの小型のプラスチックICパッケージに関
するものである。
(Flat Package)、S OP (Smal
l OutlinePackage)、P L CC(
Plastic Leaded Chip Car−r
ier)などの小型のプラスチックICパッケージに関
するものである。
従来、プラスチックICパッケージとしてDIL (D
ual in Line Package)、S I
L (Single 1nLine Package)
が主として使用されてきており、このパッケージの実装
はICソケットまたは基板上に直接リードが挿入される
ため、実装時の位置ずれはあまり問題になっていない。
ual in Line Package)、S I
L (Single 1nLine Package)
が主として使用されてきており、このパッケージの実装
はICソケットまたは基板上に直接リードが挿入される
ため、実装時の位置ずれはあまり問題になっていない。
またこれらのICの取扱もリードの方向が一方向である
ため、並列して保管することが可能である。しかし、最
近では実装密度を向上させるために、パッケージの小型
化傾向が強まっており、FP、SOP、PLCCなどの
小型のミニICパッケージが増大してきている。
ため、並列して保管することが可能である。しかし、最
近では実装密度を向上させるために、パッケージの小型
化傾向が強まっており、FP、SOP、PLCCなどの
小型のミニICパッケージが増大してきている。
第1図ないし第6図は従来の小型のプラスチックICパ
ッケージを示し、第1図はFPの断面図、第2図はその
斜視図、第3図はSOPの断面図、第4図はその斜視図
、第5図はPLCCの断面図、第6図はその斜視図であ
り、図において、(1)はICチップ、(2)はこのI
Cチップに接続するリード、(3)はICチップ(1)
を包むプラスチック部である。これらのICパッケージ
の実装にはPLCCの場合ICソケットを使用すること
もあるが、基板上にリード(2)をはんだ付けして使用
するのが大半である。後者においては、実装時の位置ず
れは大きな問題であり、またリード(2)間のピッチも
従来のDIL、SILに比して狭いため、より正確な実
装が要求されている。またリード(2)の形状が従来の
DIL等と比べて取扱上変形しやすく、保管方法や包装
等にも配慮することが要求される。
ッケージを示し、第1図はFPの断面図、第2図はその
斜視図、第3図はSOPの断面図、第4図はその斜視図
、第5図はPLCCの断面図、第6図はその斜視図であ
り、図において、(1)はICチップ、(2)はこのI
Cチップに接続するリード、(3)はICチップ(1)
を包むプラスチック部である。これらのICパッケージ
の実装にはPLCCの場合ICソケットを使用すること
もあるが、基板上にリード(2)をはんだ付けして使用
するのが大半である。後者においては、実装時の位置ず
れは大きな問題であり、またリード(2)間のピッチも
従来のDIL、SILに比して狭いため、より正確な実
装が要求されている。またリード(2)の形状が従来の
DIL等と比べて取扱上変形しやすく、保管方法や包装
等にも配慮することが要求される。
この発明は、上記のような要求に応える目的でなされた
もので、ICチップを包むプラスチック部の実装側に2
個以上の突起部を設けるとともに、1 反対側にこれに
対応する四部を設けることにより、FP、SOP、PL
CC等の小型のICパッケージを容易かつ正確に実装で
き、しかも取扱が容易なプラスチックICパッケージを
提供するものである。
もので、ICチップを包むプラスチック部の実装側に2
個以上の突起部を設けるとともに、1 反対側にこれに
対応する四部を設けることにより、FP、SOP、PL
CC等の小型のICパッケージを容易かつ正確に実装で
き、しかも取扱が容易なプラスチックICパッケージを
提供するものである。
以下、本発明の実施例を図について説明する。
第7図ないし第10図はこの発明の実施例を示し、第7
図はFPの断面図、第8図はSOPの断面図、第9図は
その斜視図、第1O図はP L CCの断面図であり、
図において(1)〜(3)は第1図ないし第6図と同一
または相当部分を示す。(4)はICチップ(1)を包
むプラスチック部(3)の実装側に突出する突起部であ
り、プラスチック部(3)と一体的に形成されている。
図はFPの断面図、第8図はSOPの断面図、第9図は
その斜視図、第1O図はP L CCの断面図であり、
図において(1)〜(3)は第1図ないし第6図と同一
または相当部分を示す。(4)はICチップ(1)を包
むプラスチック部(3)の実装側に突出する突起部であ
り、プラスチック部(3)と一体的に形成されている。
(5)は突起部(4)に対応してプラスチック部(3)
の反対側の面に形成された四部であり、ICパッケージ
を上下に積重ねたときに、上側のICパッケージの突起
部(4)が下側のICパッケージの四部(5)に挿入さ
れて係合するように、突起部(4)と対応した位置およ
び大きさになっている。突起部(4)の形状は、実装さ
れるプリント基板にあけた位置決め穴に挿入できるよ3
− うなピン状とするか、または尖状で位置合せできるもの
でもよい。また突起部(4)および四部(5)の数は位
置合せが目的であるため、2個あれば十分その目的を達
するが、実装前の状態でのICの取扱の際、2個では不
安定な状態となるので、安定な状態で積重ねるために、
それぞれ3個以上設けるのが好ましい。
の反対側の面に形成された四部であり、ICパッケージ
を上下に積重ねたときに、上側のICパッケージの突起
部(4)が下側のICパッケージの四部(5)に挿入さ
れて係合するように、突起部(4)と対応した位置およ
び大きさになっている。突起部(4)の形状は、実装さ
れるプリント基板にあけた位置決め穴に挿入できるよ3
− うなピン状とするか、または尖状で位置合せできるもの
でもよい。また突起部(4)および四部(5)の数は位
置合せが目的であるため、2個あれば十分その目的を達
するが、実装前の状態でのICの取扱の際、2個では不
安定な状態となるので、安定な状態で積重ねるために、
それぞれ3個以上設けるのが好ましい。
上記のように構成されたプラスチックICパッケージに
おいては、実装されるプリン1一基板に予めあけた位置
決め穴に突起部(4)を挿入したり、あるいは突起部(
4)の先端を特定位置に合せて位置決めを行い、リード
(2)をはんだ付けして実装する。この場合、上記プラ
スチックICパッケージを使用することにより、ミニI
Cの実装を容易に、しかも正確に行うことができる。ま
た実装前の保管、包装等の取扱の際は突起部(4)を四
部(5)に挿入してICパッケージを積重ね、リード(
2)を変形等から保護することができる。
おいては、実装されるプリン1一基板に予めあけた位置
決め穴に突起部(4)を挿入したり、あるいは突起部(
4)の先端を特定位置に合せて位置決めを行い、リード
(2)をはんだ付けして実装する。この場合、上記プラ
スチックICパッケージを使用することにより、ミニI
Cの実装を容易に、しかも正確に行うことができる。ま
た実装前の保管、包装等の取扱の際は突起部(4)を四
部(5)に挿入してICパッケージを積重ね、リード(
2)を変形等から保護することができる。
なお、上記説明において、突起部(4)および四部(5
)の形状、数等は任意に選択可能である。ま4− た対象となるプラスチックICパッケージもFP、SO
PおよびPLCCに限らず、他のものにも適用可能であ
る。
)の形状、数等は任意に選択可能である。ま4− た対象となるプラスチックICパッケージもFP、SO
PおよびPLCCに限らず、他のものにも適用可能であ
る。
本発明によれば、ICチップを包むプラスチック部に突
起部および凹部を設けたので、小型のICパッケージを
容易かつ正確に実装することができるとともに、保管、
包装の際リード部の変形を起こすことなく積重ねが可能
で、取扱が容易であるなどの効果がある。
起部および凹部を設けたので、小型のICパッケージを
容易かつ正確に実装することができるとともに、保管、
包装の際リード部の変形を起こすことなく積重ねが可能
で、取扱が容易であるなどの効果がある。
【図面の簡単な説明】
第1図ないし第6図は従来の小型のプラスチックICパ
ッケージを示し、第1図はFPの断面図、第2図はその
斜視図、第3図はSOPの断面図、第4図はその斜視図
、第5図はPLCCの断面図、第6図はその斜視図、第
7図ないし第1o図はこの発明の実施例を示し、第7図
はFPの断面図、第8図はsopの断面図、第9図はそ
の斜視図、第1O図はp r、 c cの断面図である
。 各図中、同一符号は同一または相当部分を示し。 (1)はICチップ、(2)はリード、(3)はプラス
チック部、(4)は突起部、(5)は凹部である。 代理人 大 岩 増 雄 ! 7− 第1図 第2図 第3図 第4図 第5図 第6図 第7図 第8図 第10図
ッケージを示し、第1図はFPの断面図、第2図はその
斜視図、第3図はSOPの断面図、第4図はその斜視図
、第5図はPLCCの断面図、第6図はその斜視図、第
7図ないし第1o図はこの発明の実施例を示し、第7図
はFPの断面図、第8図はsopの断面図、第9図はそ
の斜視図、第1O図はp r、 c cの断面図である
。 各図中、同一符号は同一または相当部分を示し。 (1)はICチップ、(2)はリード、(3)はプラス
チック部、(4)は突起部、(5)は凹部である。 代理人 大 岩 増 雄 ! 7− 第1図 第2図 第3図 第4図 第5図 第6図 第7図 第8図 第10図
Claims (3)
- (1)ICチップを包むプラスチック部を有するプラス
チックICパッケージにおいて、前記プラスチック部の
実装側に突出する2個以上の突起部と、この突起部に対
応してプラスチック部の反対側に形成された凹部とを備
えたことを特徴とするプラスチックICパッケージ。 - (2)プラスチックICパッケージがFP、S。 PまたはPLCCであることを特徴とする特許請求の範
囲第1項記載のプラスチックICパッケージ。 - (3)突起部がピン状または尖状であることを特徴とす
る特許請求の範囲第1項または第2項記載のプラスチッ
クICパッケージ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59119573A JPS60263448A (ja) | 1984-06-11 | 1984-06-11 | プラスチツクicパツケ−ジ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59119573A JPS60263448A (ja) | 1984-06-11 | 1984-06-11 | プラスチツクicパツケ−ジ |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS60263448A true JPS60263448A (ja) | 1985-12-26 |
Family
ID=14764688
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP59119573A Pending JPS60263448A (ja) | 1984-06-11 | 1984-06-11 | プラスチツクicパツケ−ジ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS60263448A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5260601A (en) * | 1988-03-14 | 1993-11-09 | Texas Instruments Incorporated | Edge-mounted, surface-mount package for semiconductor integrated circuit devices |
US5754408A (en) * | 1995-11-29 | 1998-05-19 | Mitsubishi Semiconductor America, Inc. | Stackable double-density integrated circuit assemblies |
US5754405A (en) * | 1995-11-20 | 1998-05-19 | Mitsubishi Semiconductor America, Inc. | Stacked dual in-line package assembly |
-
1984
- 1984-06-11 JP JP59119573A patent/JPS60263448A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5260601A (en) * | 1988-03-14 | 1993-11-09 | Texas Instruments Incorporated | Edge-mounted, surface-mount package for semiconductor integrated circuit devices |
US5754405A (en) * | 1995-11-20 | 1998-05-19 | Mitsubishi Semiconductor America, Inc. | Stacked dual in-line package assembly |
US5754408A (en) * | 1995-11-29 | 1998-05-19 | Mitsubishi Semiconductor America, Inc. | Stackable double-density integrated circuit assemblies |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3157611B2 (ja) | 表面実装パッケージ用の改良されたポストを備えた集積回路デバイス | |
JPS59161851A (ja) | 電子部品 | |
JPS60263448A (ja) | プラスチツクicパツケ−ジ | |
JPS62118555A (ja) | 集積回路パツケ−ジ | |
JPH0126111Y2 (ja) | ||
JPS60245155A (ja) | プラスチツクicパツケ−ジ | |
JPH0528776Y2 (ja) | ||
JPS6342513Y2 (ja) | ||
JPS63152162A (ja) | 半導体装置 | |
JPS62262447A (ja) | 半導体パツケ−ジとその実装方法 | |
JPS6342512Y2 (ja) | ||
JPS62243348A (ja) | フラツトパツケ−ジ | |
JPS584220Y2 (ja) | フラットケ−ブル固定装置 | |
JPH0410618Y2 (ja) | ||
JPS58219795A (ja) | 半導体装置 | |
JP3051574B2 (ja) | 縦型表面実装パッケージ | |
JPH06151623A (ja) | 半導体装置 | |
JPS59150498A (ja) | 半導体装置用固定穴付パツケ−ジ | |
JPH10335565A (ja) | デュアルインラインパッケージ及びその取り付け方法 | |
JPS60251071A (ja) | フラツトパツケ−ジ運搬用トレ− | |
JPS6271210A (ja) | 電子部品 | |
JPS58176994A (ja) | 電子回路 | |
JPS6115746U (ja) | 集積回路用パツケ−ジ | |
JPS58127700U (ja) | チツプ電子部品包装体 | |
JPS61244052A (ja) | 半導体装置 |