JP2521944B2 - 集積回路パッケ−ジ - Google Patents
集積回路パッケ−ジInfo
- Publication number
- JP2521944B2 JP2521944B2 JP62044295A JP4429587A JP2521944B2 JP 2521944 B2 JP2521944 B2 JP 2521944B2 JP 62044295 A JP62044295 A JP 62044295A JP 4429587 A JP4429587 A JP 4429587A JP 2521944 B2 JP2521944 B2 JP 2521944B2
- Authority
- JP
- Japan
- Prior art keywords
- case
- integrated circuit
- cap
- side wall
- height
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Landscapes
- Lead Frames For Integrated Circuits (AREA)
- Wire Bonding (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は集積回路素子を搭載したパッケージケース裏
面にはんだ付け用の電極が引出されていて、プリント基
板の導体面に直接はんだ付けで実装されるリードレスチ
ップキャリア型の集積回路パッケージに関する。
面にはんだ付け用の電極が引出されていて、プリント基
板の導体面に直接はんだ付けで実装されるリードレスチ
ップキャリア型の集積回路パッケージに関する。
第４図（ａ）は従来のこの種のパッケージに集積回路
素子（以下ICチップという）を搭載したキャップなしの
状態を示す平面図、同図（ｂ）は同図（ａ）のＡ−Ａ断
面図、同図（ｃ）は同図（ａ）のＢ−Ｂ断面図である。
第２図（ａ）において、パッケージケース11の中央凹所
にICチップ10が固着され、チップ10のパッド部とケース
11の内部リード２との間はボンディング線３で接続され
ている。ケース11の周辺には側壁４があり、この側壁４
の上面のキャップとの封止面６は、第４図（ｂ）に見ら
れるように、山なりに曲げられているボンディング線３
の最高到達点より高い位置にあり、キャップをかぶせて
封止する場合、キャップの下面が、ボンディング線３に
接触しないようになっている。
素子（以下ICチップという）を搭載したキャップなしの
状態を示す平面図、同図（ｂ）は同図（ａ）のＡ−Ａ断
面図、同図（ｃ）は同図（ａ）のＢ−Ｂ断面図である。
第２図（ａ）において、パッケージケース11の中央凹所
にICチップ10が固着され、チップ10のパッド部とケース
11の内部リード２との間はボンディング線３で接続され
ている。ケース11の周辺には側壁４があり、この側壁４
の上面のキャップとの封止面６は、第４図（ｂ）に見ら
れるように、山なりに曲げられているボンディング線３
の最高到達点より高い位置にあり、キャップをかぶせて
封止する場合、キャップの下面が、ボンディング線３に
接触しないようになっている。
近年、ICは高速動作で多機能化が要求される様になっ
ている為、チップも大きくなりつつある。それに対しパ
ッケージは高密度実装が要求される為、できるだけ小さ
くしなければならないという問題が生じてきている。し
かしながら、上述した従来のパッケージは、ボンディン
グ時の制約等からパッケージにとう載することができる
チップサイズはかなり制限を受ける。すなわち、第５図
はパッケージにICチップをとう載した後、アルミニウム
線を超音波ボンディングしている時の断面図を示したも
のであり、第５図において、パッケージケース11の側壁
４の高さｈに対し、キャップをかぶせてふたをし封止し
た時に、ボンディング装置のボンディングヘッド12によ
りボンディングされるボンディング線３に接触しない様
にボンディング線３の最高到達点の高さＨに対して、 ｈ＞Ｈ の関係がある。一方とう載できるチップサイズに大きな
影響をあたえるパッケージケース11の内部リード２のリ
ード長Ａは、ボンディング装置のボンディングヘッド12
によりボンディングされるボンディング線３が側壁４に
引かからないためには下記に示す以上の長さが必要とな
る。
ている為、チップも大きくなりつつある。それに対しパ
ッケージは高密度実装が要求される為、できるだけ小さ
くしなければならないという問題が生じてきている。し
かしながら、上述した従来のパッケージは、ボンディン
グ時の制約等からパッケージにとう載することができる
チップサイズはかなり制限を受ける。すなわち、第５図
はパッケージにICチップをとう載した後、アルミニウム
線を超音波ボンディングしている時の断面図を示したも
のであり、第５図において、パッケージケース11の側壁
４の高さｈに対し、キャップをかぶせてふたをし封止し
た時に、ボンディング装置のボンディングヘッド12によ
りボンディングされるボンディング線３に接触しない様
にボンディング線３の最高到達点の高さＨに対して、 ｈ＞Ｈ の関係がある。一方とう載できるチップサイズに大きな
影響をあたえるパッケージケース11の内部リード２のリ
ード長Ａは、ボンディング装置のボンディングヘッド12
によりボンディングされるボンディング線３が側壁４に
引かからないためには下記に示す以上の長さが必要とな
る。
例えば、θ＝30゜、ｈ＝300μｍの場合、Ａは520μｍ
以上必要である。しかし実際には、ボンディング時の位
置的バラツキ、リード部に使用されているAuパターンの
ズレ等を考慮してさらに余分の長さを必要とする。もち
論、この内部リード長Ａが短かければ、一定の大きさの
パッケージに対し、より大きなICチップを搭載できるわ
けであるから、成り可く短くできることが望まれる。
以上必要である。しかし実際には、ボンディング時の位
置的バラツキ、リード部に使用されているAuパターンの
ズレ等を考慮してさらに余分の長さを必要とする。もち
論、この内部リード長Ａが短かければ、一定の大きさの
パッケージに対し、より大きなICチップを搭載できるわ
けであるから、成り可く短くできることが望まれる。
本発明の集積回路パッケージは、集積回路素子をとう
載するリードレスチップキャリア型の集積回路パッケー
ジであって、パッケージケースの封止用キャップとの４
辺の縁辺にある封止面のうち、対向する一辺の２辺の縁
辺にある封止面が、ケースに搭載するICチップのパッド
部とケース周辺の内部リードとの間を接続するボンディ
ング線の高さ方向の最高到達点より低くし、他の一対の
対向する２辺の縁辺の封止面を高くしている。
載するリードレスチップキャリア型の集積回路パッケー
ジであって、パッケージケースの封止用キャップとの４
辺の縁辺にある封止面のうち、対向する一辺の２辺の縁
辺にある封止面が、ケースに搭載するICチップのパッド
部とケース周辺の内部リードとの間を接続するボンディ
ング線の高さ方向の最高到達点より低くし、他の一対の
対向する２辺の縁辺の封止面を高くしている。
つぎに本発明を実施例により説明する。
第１図（ａ）は本発明の一実施例のキャップなしの平
面図、同図（ｂ）は同図（ａ）のＡ−Ａ断面図、同図
（ｃ）は同図（ａ）のＢ−Ｂ断面図である。これらの図
において、パッケージケース１の中央凹所に集積回路チ
ップ10が固着され、チップ10の周辺のパッド部とこのパ
ッドに対応して設けられたケース１の周辺の台上に設け
られている内部リード２との間は山なりに曲げられたボ
ンディング線３により接続されている。長方形のケース
１の相対向する短辺の縁部には、ボンディング線３の最
高到達点の高さより高い側壁４が設けられている。一
方、ケース１の対向する長辺の縁部にはチップ10のパッ
ド面と同じ高さの内部リード形成台部そのままである。
したがって、内部リード形成台部の幅のうち、キャップ
との封止面６の幅を除いたチップ１の長辺側の内部リー
ド長Ａは、リード長を長くする側壁がないので、ボンデ
ィングに必要な最短の長さで事足りるため、短くなって
いる。よってその分だけ、従来のパッケージの横幅より
小さくできる。換言すれば、同じ大きさのパッケージな
ら、横幅の大きい集積回路チップが搭載できることにな
る。
面図、同図（ｂ）は同図（ａ）のＡ−Ａ断面図、同図
（ｃ）は同図（ａ）のＢ−Ｂ断面図である。これらの図
において、パッケージケース１の中央凹所に集積回路チ
ップ10が固着され、チップ10の周辺のパッド部とこのパ
ッドに対応して設けられたケース１の周辺の台上に設け
られている内部リード２との間は山なりに曲げられたボ
ンディング線３により接続されている。長方形のケース
１の相対向する短辺の縁部には、ボンディング線３の最
高到達点の高さより高い側壁４が設けられている。一
方、ケース１の対向する長辺の縁部にはチップ10のパッ
ド面と同じ高さの内部リード形成台部そのままである。
したがって、内部リード形成台部の幅のうち、キャップ
との封止面６の幅を除いたチップ１の長辺側の内部リー
ド長Ａは、リード長を長くする側壁がないので、ボンデ
ィングに必要な最短の長さで事足りるため、短くなって
いる。よってその分だけ、従来のパッケージの横幅より
小さくできる。換言すれば、同じ大きさのパッケージな
ら、横幅の大きい集積回路チップが搭載できることにな
る。
第２図は第１図の実施例に適合するキャップ８の斜視
図である。キャップ８は、従来の平板形のキャップと異
なり、長辺側の縁部には、ケース１の側壁のない台部の
封止面と接触封止するために、短辺縁部の側壁４と同じ
高さの突出ふち8aが形成されている。
図である。キャップ８は、従来の平板形のキャップと異
なり、長辺側の縁部には、ケース１の側壁のない台部の
封止面と接触封止するために、短辺縁部の側壁４と同じ
高さの突出ふち8aが形成されている。
第３図は本発明の第２の実施例のパッケージケースに
ICチップを搭載したのち、アルミのボンディング線３を
超音波ボンディングしている状態を示す部分断面図であ
る。図において、これを第１図の実施例と比べた場合、
ケース７の長辺側の縁部にはボンディング線３の最高到
達点の高さより充分低い側壁５を有することが異なって
いる。
ICチップを搭載したのち、アルミのボンディング線３を
超音波ボンディングしている状態を示す部分断面図であ
る。図において、これを第１図の実施例と比べた場合、
ケース７の長辺側の縁部にはボンディング線３の最高到
達点の高さより充分低い側壁５を有することが異なって
いる。
本例では、側壁５があっても、その高さが低いので、
ボンディング装置のボンディングヘッド12と側壁５とは
十分近付けるので、内部リード長Ａは従来のものに比べ
て短くでき、その分パッケージの横幅を小さくできる。
ボンディング装置のボンディングヘッド12と側壁５とは
十分近付けるので、内部リード長Ａは従来のものに比べ
て短くでき、その分パッケージの横幅を小さくできる。
なお上例は、長方形のパッケージの四つ縁辺のうちの
対向する２つの長辺側の側壁を低くしているが、長辺側
は従来通り高くして、短辺側を低くすることもできるの
はいうまでもない。
対向する２つの長辺側の側壁を低くしているが、長辺側
は従来通り高くして、短辺側を低くすることもできるの
はいうまでもない。
本発明によれば、ボンディング時の制約を受けないた
め、内部リード長を短かくすることができる。従がっ
て、従来パッケージに比べて大きなチップサイズまでと
う載できる効果がある。また、ボンディング線の最高到
達点より低い封止面が２方向の為、ICチップのとう載か
ら封止までの間に不慮の事故（裏返し等）があってもボ
ンディング線への影響は、従来品と同等である。
め、内部リード長を短かくすることができる。従がっ
て、従来パッケージに比べて大きなチップサイズまでと
う載できる効果がある。また、ボンディング線の最高到
達点より低い封止面が２方向の為、ICチップのとう載か
ら封止までの間に不慮の事故（裏返し等）があってもボ
ンディング線への影響は、従来品と同等である。
第１図（ａ）は本発明の一実施例にICチップを搭載した
キャップなしの平面図、同図（ｂ）は同図（ａ）のＡ−
Ａ断面図、同図（ｃ）は同図（ａ）のＢ−Ｂ断面図、第
２図は第１図の実施例に付属するキャップの斜視図、第
３図は本発明の他の実施例にICチップを搭載後のボンデ
ィング線のボンディングを示す部分断面図、第４図
（ａ），（ｂ），（ｃ）は第１図の実施例に対応する従
来例の平面図、およびそのＡ−ＡならびにＢ−Ｂ断面
図、第５図は従来のボンディング線ボンディング時の内
部リード長と側壁の高さの関係を説明するための断面図
である。 1,7,11……パッケージケース、２……内部リード、３…
…ボンディング線、４……高い側壁、５……低い側壁、
６……封止面、８……キャップ、8a……突出ふち、10…
…ICチップ、12……ボンディングヘッド。
キャップなしの平面図、同図（ｂ）は同図（ａ）のＡ−
Ａ断面図、同図（ｃ）は同図（ａ）のＢ−Ｂ断面図、第
２図は第１図の実施例に付属するキャップの斜視図、第
３図は本発明の他の実施例にICチップを搭載後のボンデ
ィング線のボンディングを示す部分断面図、第４図
（ａ），（ｂ），（ｃ）は第１図の実施例に対応する従
来例の平面図、およびそのＡ−ＡならびにＢ−Ｂ断面
図、第５図は従来のボンディング線ボンディング時の内
部リード長と側壁の高さの関係を説明するための断面図
である。 1,7,11……パッケージケース、２……内部リード、３…
…ボンディング線、４……高い側壁、５……低い側壁、
６……封止面、８……キャップ、8a……突出ふち、10…
…ICチップ、12……ボンディングヘッド。
Claims (1)
- 【請求項１】集積回路素子を搭載するケースと、このケ
ースにふたをし封止するキャップとを有するリードレス
チップキャリア型の集積回路パッケージにおいて、前記
ケースは前記搭載した集積回路素子のパッド部の高さと
ほぼ同じ高さである前記ケースの４辺上に設けられた周
縁部と、前記周縁部上に設けられた複数の内部リード
と、前記ケースの４辺のうちの１対の対向する２辺にあ
る前記周縁部上に設けられた前記キャップとの封止面が
前記搭載した集積回路素子のパッド部と前記内部リード
部とを接続するボンディング線の最高到達点の高さより
も高い側壁部とを有し、他の１対の対向する２辺にある
前記周縁部上には側壁部が設けられないか又は前記キャ
ップとの封止面が前記ボンディング線の最高到達点の高
さよりも低い側壁部が設けられることを特徴とする集積
回路パッケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62044295A JP2521944B2 (ja) | 1987-02-26 | 1987-02-26 | 集積回路パッケ−ジ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62044295A JP2521944B2 (ja) | 1987-02-26 | 1987-02-26 | 集積回路パッケ−ジ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63211652A JPS63211652A (ja) | 1988-09-02 |
| JP2521944B2 true JP2521944B2 (ja) | 1996-08-07 |
Family
ID=12687517
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62044295A Expired - Lifetime JP2521944B2 (ja) | 1987-02-26 | 1987-02-26 | 集積回路パッケ−ジ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2521944B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11600687B2 (en) | 2020-03-13 | 2023-03-07 | Samsung Display Co., Ltd. | Electronic device package and display device including the same |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2710174B2 (ja) * | 1991-06-27 | 1998-02-10 | 日本電気株式会社 | 一次元イメージセンサ |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6247135U (ja) * | 1985-09-10 | 1987-03-23 |
-
1987
- 1987-02-26 JP JP62044295A patent/JP2521944B2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11600687B2 (en) | 2020-03-13 | 2023-03-07 | Samsung Display Co., Ltd. | Electronic device package and display device including the same |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63211652A (ja) | 1988-09-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4731021B2 (ja) | 半導体装置の製造方法および半導体装置 | |
| US5686698A (en) | Package for electrical components having a molded structure with a port extending into the molded structure | |
| US6791166B1 (en) | Stackable lead frame package using exposed internal lead traces | |
| JP2521944B2 (ja) | 集積回路パッケ−ジ | |
| KR100379089B1 (ko) | 리드프레임 및 이를 이용한 반도체패키지 | |
| JP3316409B2 (ja) | 複数のｉｃチップを備えた半導体装置の構造 | |
| US5925927A (en) | Reinforced thin lead frames and leads | |
| KR100338225B1 (ko) | 반도체장치 | |
| JPS62158352A (ja) | 樹脂封止半導体装置 | |
| JPH01220837A (ja) | 半導体集積回路装置 | |
| JP2885786B1 (ja) | 半導体装置の製法および半導体装置 | |
| JP3157249B2 (ja) | 半導体装置実装体及び実装方法 | |
| JPH02153557A (ja) | 樹脂封止型半導体装置 | |
| JPH03163858A (ja) | 樹脂封止型半導体装置 | |
| JPS63160262A (ja) | リ−ドフレ−ムおよびそれを用いた半導体装置 | |
| JPH0366150A (ja) | 半導体集積回路装置 | |
| JPH033354A (ja) | 半導体装置 | |
| JPH064577Y2 (ja) | Ｉｃパッケージ | |
| KR0124547Y1 (ko) | 멀티형 리드프레임을 이용한 반도체 장치 | |
| JPS63141329A (ja) | Ｉｃパツケ−ジ | |
| JPH0637234A (ja) | 半導体装置 | |
| JPH07106462A (ja) | 半導体装置 | |
| JPH01128440A (ja) | 樹脂封止型半導体装置 | |
| JPS62262448A (ja) | 半導体装置とその実装方法 | |
| JPH07297340A (ja) | 半導体装置におけるリードの配設方法 |