JPS60245155A - プラスチツクicパツケ−ジ - Google Patents
プラスチツクicパツケ−ジInfo
- Publication number
- JPS60245155A JPS60245155A JP10013884A JP10013884A JPS60245155A JP S60245155 A JPS60245155 A JP S60245155A JP 10013884 A JP10013884 A JP 10013884A JP 10013884 A JP10013884 A JP 10013884A JP S60245155 A JPS60245155 A JP S60245155A
- Authority
- JP
- Japan
- Prior art keywords
- plastic
- package
- view
- projection
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3421—Leaded components
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明はプラスチックICパッケージ、特にF P
(Flat Package)、S OP (Smal
l OutlinePackage)、P L CC(
Plastic Leaded Chip Car−r
ier)などの小型のプラスチックICパッケージに関
するものである。
(Flat Package)、S OP (Smal
l OutlinePackage)、P L CC(
Plastic Leaded Chip Car−r
ier)などの小型のプラスチックICパッケージに関
するものである。
従来、プラスチックICパッケージとしてDIL (D
ual in Line Package)、S I
L (Single 1nLine Package)
が主として使用されてきており、このパッケージの実装
はICソケットまたは基板上に直接リードが挿入される
ため、実装時の位置ずれはあまり問題になっていない。
ual in Line Package)、S I
L (Single 1nLine Package)
が主として使用されてきており、このパッケージの実装
はICソケットまたは基板上に直接リードが挿入される
ため、実装時の位置ずれはあまり問題になっていない。
しかし、最近では実装密度を向上させるために、パッケ
ージの小型化傾向が強まっており、FP、SOP、PL
CCなどの小型のミニICパッケージが増大してきてい
る。
ージの小型化傾向が強まっており、FP、SOP、PL
CCなどの小型のミニICパッケージが増大してきてい
る。
第1図ないし第6図は従来の小型のプラスチックICパ
ッケージを示し、第1図はFPの断面図、第2図はその
斜視図、第3図はSOPの断面図、第4図はその斜視図
、第5図はPLCCの断面図、第6図はその斜視図であ
り、図において、(1)はICチップ、(2)はこのI
Cチップに接続するリード、(3)はICチップ(1)
を包むプラスチック部である。これらのICパッケージ
の実装にはPr−c cの場合ICソケットを使用する
こともあるが、基板上にリード(2)をはんだ付けして
使用するのが大半である。後者においては、実装時の位
置ずれは大きな問題であり、またリード(2)間のピッ
チも従来のDIL、STLに比して狭いため、より正確
な実装が要求されている。
ッケージを示し、第1図はFPの断面図、第2図はその
斜視図、第3図はSOPの断面図、第4図はその斜視図
、第5図はPLCCの断面図、第6図はその斜視図であ
り、図において、(1)はICチップ、(2)はこのI
Cチップに接続するリード、(3)はICチップ(1)
を包むプラスチック部である。これらのICパッケージ
の実装にはPr−c cの場合ICソケットを使用する
こともあるが、基板上にリード(2)をはんだ付けして
使用するのが大半である。後者においては、実装時の位
置ずれは大きな問題であり、またリード(2)間のピッ
チも従来のDIL、STLに比して狭いため、より正確
な実装が要求されている。
この発明は、上記のような要求に応える目的でなされた
もので、ICチップを包むプラスチック部の実装側に3
個以上の突起部を設けることにより、FP、SOP、P
LCC等の小型のICパッケージを容易かつ正確に実装
できるプラスチックICパッケージを提供するものであ
る。
もので、ICチップを包むプラスチック部の実装側に3
個以上の突起部を設けることにより、FP、SOP、P
LCC等の小型のICパッケージを容易かつ正確に実装
できるプラスチックICパッケージを提供するものであ
る。
以下、本発明の実施例を図について説明する。
第7図ないし第10図はこの発明の実施例を示し、第7
図はFPの断面図、第8図はSOPの断面図、第9図は
その斜視図、第1O図はPLCCの断面図であり、図に
おいて(1)〜(3)は第1図ないし第6図と同一また
は相当部分を示す。(4)はrcチップ(1)を包むプ
ラスチック部(3)の実装側に突出する突起部であり、
プラスチック部(3)と一体的に形成されている。突起
部(4)の形状は、実装されるプリント基板にあけた位
置決め穴に挿入できるようなピン状とするか、または尖
状で位置合せできるものでもよい。また突起部(4)の
数は位置合せが目的であるため、2個あれば十分その目
的を達するが、実装前の状態でのICの取扱の際、2個
では不安定な状態となるために、3個以上設ける。
図はFPの断面図、第8図はSOPの断面図、第9図は
その斜視図、第1O図はPLCCの断面図であり、図に
おいて(1)〜(3)は第1図ないし第6図と同一また
は相当部分を示す。(4)はrcチップ(1)を包むプ
ラスチック部(3)の実装側に突出する突起部であり、
プラスチック部(3)と一体的に形成されている。突起
部(4)の形状は、実装されるプリント基板にあけた位
置決め穴に挿入できるようなピン状とするか、または尖
状で位置合せできるものでもよい。また突起部(4)の
数は位置合せが目的であるため、2個あれば十分その目
的を達するが、実装前の状態でのICの取扱の際、2個
では不安定な状態となるために、3個以上設ける。
上記のように構成されたプラスチックICパッケージに
おいては、実装されるプリント基板に予めあけた位置決
め穴に突起部を挿入したり、あるいは突起部の先端を特
定位置に合せて位置決めを行い、リード(2)をはんだ
付けして実装する。この場合、上記プラスチックICパ
ッケージを使用することにより、ミニICの実装を容易
に、しかも正確に行うことができる。
おいては、実装されるプリント基板に予めあけた位置決
め穴に突起部を挿入したり、あるいは突起部の先端を特
定位置に合せて位置決めを行い、リード(2)をはんだ
付けして実装する。この場合、上記プラスチックICパ
ッケージを使用することにより、ミニICの実装を容易
に、しかも正確に行うことができる。
なお、上記説明において、突起部(4)の形状、−3=
数等は任意に選択可能である。また対象となるプラスチ
ックICパッケージもFP、SOPおよびPLCCに限
らず、他のものにも適用可能である。
ックICパッケージもFP、SOPおよびPLCCに限
らず、他のものにも適用可能である。
本発明によれば、ICチップを包むプラスチック部に突
起部を設けたので、小型のICパッケージを容易かつ正
確に実装することができる。
起部を設けたので、小型のICパッケージを容易かつ正
確に実装することができる。
第1図ないし第6図は従来の小型のプラスチックICパ
ッケージを示し、第1図はFPの断面図、第2図はその
斜視図、第3図はSOPの断面図、第4図はその斜視図
、第5図はPLCCの断面図、第6図はその斜視図、第
7図ないし第10図はこの発明の実施例を示し、第7図
はFPの断面図、第8図はSOPの断面図、第9図はそ
の斜視図、第10図はPLCCの断面図である。 各図中、同一符号は同一または相当部分を示し、(1)
はICチップ、(2)はリード、(3)はプラスチック
部、(4)は突起部である。 代理人大岩増雄 4− 第7図 第8図 第9図 第1O図 291−
ッケージを示し、第1図はFPの断面図、第2図はその
斜視図、第3図はSOPの断面図、第4図はその斜視図
、第5図はPLCCの断面図、第6図はその斜視図、第
7図ないし第10図はこの発明の実施例を示し、第7図
はFPの断面図、第8図はSOPの断面図、第9図はそ
の斜視図、第10図はPLCCの断面図である。 各図中、同一符号は同一または相当部分を示し、(1)
はICチップ、(2)はリード、(3)はプラスチック
部、(4)は突起部である。 代理人大岩増雄 4− 第7図 第8図 第9図 第1O図 291−
Claims (3)
- (1)ICチップを包むプラスチック部を有するプラス
チックICパッケージにおいて、前記プラスチック部の
実装側に3個以上の突起部を備えたことを特徴とするプ
ラスチックICパッケージ。 - (2)プラスチックICパッケージがFP、S。 PまたはPLCCであることを特徴とする特許請求の範
囲第1項記載のプラスチックICパッケージ。 - (3)突起部がピン状または尖状であることを特徴とす
る特許請求の範囲第1項または第2項記載のプラスチッ
クICパッケージ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10013884A JPS60245155A (ja) | 1984-05-18 | 1984-05-18 | プラスチツクicパツケ−ジ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10013884A JPS60245155A (ja) | 1984-05-18 | 1984-05-18 | プラスチツクicパツケ−ジ |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS60245155A true JPS60245155A (ja) | 1985-12-04 |
Family
ID=14265956
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP10013884A Pending JPS60245155A (ja) | 1984-05-18 | 1984-05-18 | プラスチツクicパツケ−ジ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS60245155A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5670429A (en) * | 1993-06-30 | 1997-09-23 | Rohm Co. Ltd. | Process of conveying an encapsulated electronic component by engaging an integral resin projection |
-
1984
- 1984-05-18 JP JP10013884A patent/JPS60245155A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5670429A (en) * | 1993-06-30 | 1997-09-23 | Rohm Co. Ltd. | Process of conveying an encapsulated electronic component by engaging an integral resin projection |
US5739054A (en) * | 1993-06-30 | 1998-04-14 | Rohm Co., Ltd. | Process for forming an encapsulated electronic component having an integral resin projection |
US5760481A (en) * | 1993-06-30 | 1998-06-02 | Rohm Co., Ltd. | Encapsulated electronic component containing a holding member |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3157611B2 (ja) | 表面実装パッケージ用の改良されたポストを備えた集積回路デバイス | |
JP2885414B2 (ja) | 半導体装置、その実装方法および電子装置 | |
JPH0677469B2 (ja) | 多接点コネクタの案内構造 | |
JPS60245155A (ja) | プラスチツクicパツケ−ジ | |
JPS60263448A (ja) | プラスチツクicパツケ−ジ | |
JP3199483B2 (ja) | 照光装置 | |
JP2687493B2 (ja) | 半導体装置の表面実装構造 | |
JP2001083370A (ja) | 表面実装型光デバイス | |
JPH07249851A (ja) | 発光ダイオード用スペーサ | |
JP3308078B2 (ja) | 樹脂封止型半導体装置 | |
JPS62134945A (ja) | モ−ルドトランジスタ | |
JPS63152162A (ja) | 半導体装置 | |
JPS58158955A (ja) | 半導体集積回路装置 | |
JPH0646071Y2 (ja) | ソケットの取り付け構造 | |
JPH07302653A (ja) | 整列板 | |
JP2790131B2 (ja) | Icキャリア | |
JP2818700B2 (ja) | 半導体装置 | |
JP2567964Y2 (ja) | 電子部品の端子構造 | |
JPH04159763A (ja) | 樹脂封止型集積回路 | |
JPH0610720Y2 (ja) | プリント板の接続構造 | |
JPS5913350A (ja) | Icソケツト | |
JPS59194458A (ja) | 半導体装置用カセツトケ−ス | |
JPS6114484U (ja) | ソケツト | |
JPH0677389A (ja) | 半導体集積回路装置 | |
JPH04309255A (ja) | 半導体装置 |