JPS6242441A - 集積回路装置 - Google Patents
集積回路装置Info
- Publication number
- JPS6242441A JPS6242441A JP60182348A JP18234885A JPS6242441A JP S6242441 A JPS6242441 A JP S6242441A JP 60182348 A JP60182348 A JP 60182348A JP 18234885 A JP18234885 A JP 18234885A JP S6242441 A JPS6242441 A JP S6242441A
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- bonding
- circuit chip
- circular
- configuration
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/023—Redistribution layers [RDL] for bonding areas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05553—Shape in top view being rectangular
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は乗積回路チップ上に形底されるボンディングパ
ッドに関する。
ッドに関する。
従来、この種の集積回路装置は、集積回路チップの周辺
に正方形のボンディングパッドを複数個有していた。
に正方形のボンディングパッドを複数個有していた。
上述しt従来の集積回路装置は、正方形のボンディング
バットヲ有しているので、ボンディング線をボンディン
グする際、ボンディング位置がずれると、熱田着部分が
ボンディングパッドよりはみ出し、ボンディングの接続
強度が低下すると共に、外観上の不良となり、歩留りが
低下するという欠点がある。特に近年ボンディング装置
は著しく高速化、自動化が進められており、上述の欠点
を是正する為に、ボンディング装置の調整に時間を費す
と生産性が著しく低下する欠点もある。又。
バットヲ有しているので、ボンディング線をボンディン
グする際、ボンディング位置がずれると、熱田着部分が
ボンディングパッドよりはみ出し、ボンディングの接続
強度が低下すると共に、外観上の不良となり、歩留りが
低下するという欠点がある。特に近年ボンディング装置
は著しく高速化、自動化が進められており、上述の欠点
を是正する為に、ボンディング装置の調整に時間を費す
と生産性が著しく低下する欠点もある。又。
上述の不具合を是正する為にボンディングパッドを大き
くすることも可能であるが、そうするとペレットの大き
さが大きくなり、LSI装置の大きささが大きくなって
しまうという欠点がある。
くすることも可能であるが、そうするとペレットの大き
さが大きくなり、LSI装置の大きささが大きくなって
しまうという欠点がある。
本発明の集積回路装置は、長方形又は円を含む5角形以
上の多角形、又は埼円形、又はこれら全組み合わせた形
状、又は円形と正方形を組み合わせた形状のボンディン
グパッドを有している。
上の多角形、又は埼円形、又はこれら全組み合わせた形
状、又は円形と正方形を組み合わせた形状のボンディン
グパッドを有している。
[実施例]
次に、本発明について図面を参照して説明する。
第1図は本発明の一実施例に係る集積回路チ・ノブの上
面図である。集積回路チップ1の上面周辺に、円形およ
び正方形を組み合わせた形状のボンディングパッド(点
線で示す)2が複数個配置され、それぞれのボンディン
グパッド2は引出し配置zaを暮し集積回路チップ1の
保護の為に形取された絶縁性保護膜の窓3から外面に露
出し電気、的接続が可能となっている。
面図である。集積回路チップ1の上面周辺に、円形およ
び正方形を組み合わせた形状のボンディングパッド(点
線で示す)2が複数個配置され、それぞれのボンディン
グパッド2は引出し配置zaを暮し集積回路チップ1の
保護の為に形取された絶縁性保護膜の窓3から外面に露
出し電気、的接続が可能となっている。
lc2図ないし第5図は、本発明の変形例をそれぞれ示
すための表面保護膜を取除いた状態の部分平面図である
。
すための表面保護膜を取除いた状態の部分平面図である
。
第2図は円形の一部を直線で切シ落した形状のボンディ
ングパッド4を複数個有する集積回路チップの上面図を
示す、第3図は円形のボンディングパッド5を複数個有
する集積回路チップの上面図を示す、第4図は長円形ま
九は!1円形のボンディングパッド6を複数個有する集
積回路チップの上面図を示す。第5内は六角形のボンデ
ィングパッド7を複数個有する$積回路チップの上面図
を示す。
ングパッド4を複数個有する集積回路チップの上面図を
示す、第3図は円形のボンディングパッド5を複数個有
する集積回路チップの上面図を示す、第4図は長円形ま
九は!1円形のボンディングパッド6を複数個有する集
積回路チップの上面図を示す。第5内は六角形のボンデ
ィングパッド7を複数個有する$積回路チップの上面図
を示す。
これらは集積回路装置のチップの大きさ制限や集積回路
装置のチップ上Vc#I!成される回路素子の配置によ
り最も適切なボンディングパッドを選択できる。また、
集積回路装置の回路素子形状および回路素子配置などに
応じて、上記の変形例に示さレル複数のボンディングパ
ッド形状を同−集積回路装置上に配置してもよいことは
言うまでもない。
装置のチップ上Vc#I!成される回路素子の配置によ
り最も適切なボンディングパッドを選択できる。また、
集積回路装置の回路素子形状および回路素子配置などに
応じて、上記の変形例に示さレル複数のボンディングパ
ッド形状を同−集積回路装置上に配置してもよいことは
言うまでもない。
以上説明したように2本発明は、ボンディングパッドの
形状を長方形又は5角形以上の多角形。
形状を長方形又は5角形以上の多角形。
又は円形、又は酷円形、又はこれらを組み合せ定形状、
又は円形と正方形をくみ合わせた形状として適宜集積回
路装置上に配置することVCよシ、集積回路装置の大き
さを変えずに、ボンディング位置のずれによる熱圧着部
分のはみ出しに対する余裕を大きくすることができ、接
続強度の維持と、外観不良の発生を押えることができる
効果がある。
又は円形と正方形をくみ合わせた形状として適宜集積回
路装置上に配置することVCよシ、集積回路装置の大き
さを変えずに、ボンディング位置のずれによる熱圧着部
分のはみ出しに対する余裕を大きくすることができ、接
続強度の維持と、外観不良の発生を押えることができる
効果がある。
第1図は本発明の一実施例に係る集積回路チップの上面
図、第2図ないし第5図はそれぞれ本発明の他の実施例
に係る集積回路チップの表面保護膜を除いて示し九変形
例の部分平面図である。 1・・・・・・集積回路チップ、210088.長円形
のボンディングパッド、2a・・・・・・ボンディング
パッド引出し配置、3・・・・・・保護膜の窓、4・・
・・・・部分円形パッド、5・・・・・・円形パッド、
6・・・・・嶋円形パット、7・・・・・・6角形パツ
ド。
図、第2図ないし第5図はそれぞれ本発明の他の実施例
に係る集積回路チップの表面保護膜を除いて示し九変形
例の部分平面図である。 1・・・・・・集積回路チップ、210088.長円形
のボンディングパッド、2a・・・・・・ボンディング
パッド引出し配置、3・・・・・・保護膜の窓、4・・
・・・・部分円形パッド、5・・・・・・円形パッド、
6・・・・・嶋円形パット、7・・・・・・6角形パツ
ド。
Claims (1)
- 長方形、長円形、円を含む5角形以上の多角形、円弧の
一部を直線とした部分円形などの、正方形を除いた形状
のボンディングパッド領域群から、任意に選んだ複数の
ボンディングパッドを有する集積回路チップを備えたこ
とを特徴とする集積回路装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60182348A JPS6242441A (ja) | 1985-08-19 | 1985-08-19 | 集積回路装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60182348A JPS6242441A (ja) | 1985-08-19 | 1985-08-19 | 集積回路装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6242441A true JPS6242441A (ja) | 1987-02-24 |
Family
ID=16116736
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP60182348A Pending JPS6242441A (ja) | 1985-08-19 | 1985-08-19 | 集積回路装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6242441A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63157935U (ja) * | 1987-04-03 | 1988-10-17 | ||
JPH0260435U (ja) * | 1988-10-25 | 1990-05-02 | ||
US5834849A (en) * | 1996-02-13 | 1998-11-10 | Altera Corporation | High density integrated circuit pad structures |
-
1985
- 1985-08-19 JP JP60182348A patent/JPS6242441A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63157935U (ja) * | 1987-04-03 | 1988-10-17 | ||
JPH0260435U (ja) * | 1988-10-25 | 1990-05-02 | ||
US5834849A (en) * | 1996-02-13 | 1998-11-10 | Altera Corporation | High density integrated circuit pad structures |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS5984542A (ja) | 高周波半導体集積回路 | |
JPH079953B2 (ja) | 半導体装置の製造方法 | |
JPS6318654A (ja) | 電子装置 | |
JPS6242441A (ja) | 集積回路装置 | |
JPS62130549A (ja) | 集積回路チツプ | |
JPH04364051A (ja) | 半導体装置 | |
JPS63253635A (ja) | 半導体装置 | |
JPS6070742A (ja) | マスタ・スライス型半導体装置 | |
JPS59139660A (ja) | 半導体装置 | |
JPS5980957A (ja) | 半導体装置 | |
CN219780482U (zh) | 一种基于0.65mmBGA的器件封装焊盘结构 | |
JPH02213148A (ja) | テープキャリア | |
JPH03241849A (ja) | 半導体装置 | |
JP2771301B2 (ja) | Tabリード型半導体装置 | |
JP2003124331A (ja) | 半導体集積回路装置 | |
JPS60101938A (ja) | 半導体装置 | |
JPH0621260A (ja) | 電子部品搭載用基板 | |
JPH0533532B2 (ja) | ||
JPH05243467A (ja) | 半導体装置のリードフレーム | |
JPH0722460A (ja) | 半導体装置 | |
JPS62188232A (ja) | 半導体装置 | |
JPH02278742A (ja) | 半導体装置 | |
JPS6222461A (ja) | 積層型セラミツクパツケ−ジ | |
JPH02119233A (ja) | 半導体装置 | |
JPH03180052A (ja) | 半導体集積回路 |