JPH079953B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH079953B2
JPH079953B2 JP63090856A JP9085688A JPH079953B2 JP H079953 B2 JPH079953 B2 JP H079953B2 JP 63090856 A JP63090856 A JP 63090856A JP 9085688 A JP9085688 A JP 9085688A JP H079953 B2 JPH079953 B2 JP H079953B2
Authority
JP
Japan
Prior art keywords
wiring board
wiring
wiring pattern
central portion
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP63090856A
Other languages
English (en)
Other versions
JPH01261849A (ja
Inventor
淳一 大野
政道 進藤
浩一 深沢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP63090856A priority Critical patent/JPH079953B2/ja
Priority to EP19890106568 priority patent/EP0337448A3/en
Priority to KR1019890004890A priority patent/KR920005315B1/ko
Publication of JPH01261849A publication Critical patent/JPH01261849A/ja
Priority to US07/648,311 priority patent/US5093282A/en
Publication of JPH079953B2 publication Critical patent/JPH079953B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/057—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads being parallel to the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/142—Metallic substrates having insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32153—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/32175—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being metallic
    • H01L2224/32188—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being metallic the layer connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Paper (AREA)

Description

【発明の詳細な説明】 〔発明の目的〕 （産業上の利用分野） 本発明は、特にLSIのように端子数が多ピンの半導体装
置で、プリント基板等の配線基板の上に配線パターンを
形成し、この配線基板をステムの上面に重合させるとと
もに、この周囲及び上方を金属製シェルで覆った半導体
装置の改良に関する。
（従来の技術） ピン挿入型半導体パッケージとしては、その代表がDIP
（デュアル・インライン・パッケージ）であるが、この
DIPではピン数に限度があり、せいぜい60ピン程度が現
実的で、これ以上は一般に実現不可能であった。これ以
上の多ピンに対応するためには、パッケージの下面から
剣山状に多数のピンを突出させた、ピン挿入型のPGA
（ピン・グリッド・アレイ）が一般的に用いられてい
た。
このPAGには、セラミック基板にメタライズを施し、多
層に積層して構成した、いわゆるセラミック形PGAや、
このセラミック型PGAの価格の低減を図るために、この
基板部分の配線をプリント基板に置換えた、いわゆるプ
ラスチック形PGAがあった。
しかしながら、上記セラミック形PGAは、一般にかなり
高価となってしまい、またプラスチック形PGAでは、半
導体チップやプリント基板等の配線基板の完全な気密封
止が一般に困難で、セラミック形PGAに比較すると信頼
性に劣るといった種々の問題点があった。
そこで出願人は、上記セラミック形PGAやプラスチック
形PGAの有する欠点を解消するため、特願昭61−280225
号として、第６図乃至第８図に示す半導体装置を提案し
た。
即ち、金属製のステム１のほぼ中央に放熱部材２を配置
し、この放熱部材２の上面に半導体チップ３をマウント
するとともに、この半導体チップ３の周囲において、上
面に中央部の起端から放射状に外方に延びる所定形状の
配線パターン４を形成したプリント基板等の配線基板５
を上記ステム１の上面に重合させ、この配線パターン４
の中央部の起端と半導体チップ３のボンディングパッド
とをアルミニウム等のボンディングワイヤ６で電気的に
接続する。そして、上記ステム１及び配線基板５の両者
を重合した際に互いに連通する位置に夫々穿設した透孔
1a及び5a内にリードピン７の上端を挿通させ、このステ
ム１の透孔1aとリードピン７との間にガラス等の絶縁部
材８を介在させるとともに、配線基板５の上面におい
て、半田等の接合部材９を介して、上記配線パターン４
とリードピン７とを電気的に接続してこのリードピン７
を配線基板５に接合させ、更に上記半導体チップ２の上
方と配線基板５の上方及びこの周囲を金属製シェル10で
覆って、これらを気密封止したものである。
この半導体装置の場合、第10図に詳細に示すように、上
記配線基板５の上面に形成した配線パターン４の外部終
端は、配線基板５の外周端面まで延びていた。
これは、配線基板５の配線パターン４を銅により形成し
た場合で、この起端にアルミニウム等のボンディングワ
イヤ６を接続するためには、この配線パターン４の起端
に金メッキ処理を施して、このボンディングワイヤ６と
の接合の安定性を図る必要があるためである。
即ち、第９図に示すように、全ての配線パターン５の外
部終端を一回り大きくした配線基板５の周囲にパターニ
ング配線層11まで引き出し、この配線層11を介して全て
の配線パターン４を電気的に導通させ電気的にショート
させることによって金メッキ処理を施し、このメッキ処
理後、第10図に示すように、配線層11部分を切除して配
線基板５を構成する必要があった。
（発明が解決しようとする課題） しかしながら、配線基板５の外周端部と金属製シェル10
の立上がり部内周面との距離ｔを十分大きく取れる場合
には別段問題がないが、半導体装置の小形化の要請によ
り、この距離ｔをできるだけ小さくすることが望まし
く、この要請に答えるべくこの距離ｔを小さくしようと
すると、製造上の問題で配線パターン４の外部終端と金
属製シェル10の立上がり部内周面との間で接触が起き
て、配線パターン4,4間で電気的にショートし易くなっ
てしまい、この電気的なショートを確実に防止するため
には、勢いこの距離ｔを大きくして、半導体装置全体が
大形化してしまう問題点があることが解った。
本発明は上記に鑑み、配線基板の上面に形成した配線パ
ターンの中央部の起端に金等のメッキ処理を施すことが
でき、しかも配線基板の外周端部と金属製シェルの立上
がり部内周面との距離をできるだけ小さく、即ちゼロに
しても配線パターン間で電気的ショートが発生してしま
うことがないものを提供することを目的とする。
〔発明の構成〕
（課題を解決するための手段） 上記目的を達成するため、本発明における半導体装置
は、上面に中央部の起端から放射状に外方に延びる配線
をパターニングした配線基板の下面にステムを重合さ
せ、この配線基板及びステムに互いに連通するよう配置
して穿設した透孔内にリードピンの上部を挿通させ、こ
のリードピンを上記配線基板の上面において接合部材を
介して該配線基板の配線パターンに接合するとともに、
上記配線基板の周囲及びこの上方を金属製シェルで覆っ
た半導体装置の製造方法において、 上記配線基板の上面に放射状に中央部から延びる配線パ
ターンを形成し、この配線パターンの外部終端が該配線
基板に穿設した上記リードピンを挿通させる透孔の上部
付近までに止まり上記配線基板の周囲まで至らないよう
にし、 放射状に中央部から延びる上記配線パターンの中央部終
端を互いに電気的に導通させることによって上記配線パ
ターンの金属メッキ処理を施し、 この金属メッキ処理の後、上記配線基板の中央部を所定
の寸法に従って打ち抜いて取り除き、打ち抜かれた上記
配線基板の中央部に半導体チップを装着することを特徴
とする。
（作用） 上記のように構成した本発明によれば、配線基板の上面
に形成した中央部の起端から放射状に外方に延びる配線
パターンの外部終端は、この配線基板に穿設したリード
ピンを挿通させ穿孔の上部付近であるため、この外部終
端が配線基板の外周端面から露出してしまうことなく、
従って配線基板の外周端部と金属製シェルの立上がり部
内周面との距離を最少、即ちゼロにしても配線パターン
間でショートしてしまうおそれを全くなくして、半導体
装置のより小形化を図ることができる。
また、配線パターンの全ての起端を、配線基板の中央部
に設けた配線層に連通させ、この状態で配線パターンの
起端部に金等のメッキを施し、このメッキ終了後、配線
基板の中央部の配線層を打つ抜くこと等により、配線パ
ターンの起端部のメッキ処理に対処するようにすること
ができる。
（実施例） 以下、本発明の一実施例について第１図乃至第５図に基
づいて説明する。
金属製のステム１のほぼ中央には、放熱部材２が配置さ
れ、この放熱部材２の上面に半導体チップ３がマウント
されているとともに、この半導体チップ３の周囲におい
て、上面に中央部の起端から放射状に外方に延びる所定
形状の配線パターン４が形成された配線基板５が上記ス
テム１の上面に重合され、この配線パターン４の中央部
の起端に半導体チップ３のボンディングパッドとがアル
ミニウム等のボンディングワイヤ６で電気的に接続され
ている。そして、上記ステム１及び配線基板５の両者を
重合した際に互いに連通する位置に夫々穿設されている
透孔1a及び5a内にリードピン７の上端が挿通され、この
ステム１の透孔1aとリードピン７との間にガラス等の絶
縁部材８が介在されているとも、配線基板５の上面にお
いて、半田等の接合部材９を介して、上記配線パターン
３の外部終端とリードピン７とが電気的に接続されてリ
ードピン７が配線基板５に接合され、更に上記半導体チ
ップ３の上方と配線基板５の上方及びこの周囲は金属製
シェル10で覆われて、気密的に封止されている。
上記配線基板５の上面に、中央部の起端から外方に延び
て形成した配線パターン４の外部終端は、第５図に詳細
に示すように、配線基板５に穿設した上記リードピン７
の上部を挿通させる穿設5aの上部付近までであり、これ
によって、配線パターン４の外部終端が配線基板５の外
周端面に露出してしまうことが防止されている。
これにより、金属製シェル10の立上がり内周面と配線基
板５の外終端部との距離ｔがゼロ（ｔ＝０）であって
も、配線パターン4,4間で電気的にショートしてしまう
ことがないよう構成されている。
配線基板５の配線パターン４を銅により形成した場合
で、この起端にアルミニウム等のボンディングワイヤ６
を接続するためには、この配線パターン５の起端に金メ
ッキ処理を施して、このボンディングワイヤ６との接合
の安定性を図る必要があるが、この時には、第４図に示
すように、全ての配線パターン４の起端部を配線基板５
の中央部に設けパターニング配線層11まで引き出し、こ
の配線層11を介して全ての配線パターン４を電気的に導
通させて電気的にショートさせることによってこの金メ
ッキ処理を施し、このメッキ処理後、第５図に示すよう
に、中央部の配線層11を所定の寸法に従って打ち抜いて
取り除くことによってこれを行うようにすることができ
る。
〔発明の効果〕
本発明は上記のような構成であるので、配線パターン間
での電気的なショートを確実に防止しつつ、配線基板の
外周端部と金属製シェルの立上がり部内周面との距離を
できるだけ小さく、最終的にはゼロとして半導体装置と
しての小形化の要請に答えることができる。
しかも、配線基板の上面に形成した配線パターンの中央
部の起端に金等のメッキ処理を施すようにすることもで
きるといった効果がある。
【図面の簡単な説明】
第１図乃至第５図は本発明の一実施例を示し、第１図は
一部を切断して示す斜視図、第２図は縦断面図、第３図
は第２図の要部拡大図、第４図は配線パターンの起端に
金メッキを施す時の配線基板を示す平面図、第５図は完
成後の配線基板を示す平面図、第６図乃至第10図は従来
例を示し、第６図は一部を切断して示す斜視図、第７図
は縦断面図、第８図は第７図の要部拡大図、第９図は配
線パターンの起端に金メッキを施す時の配線基板を示す
平面図、第10図は完成後の配線基板を示す平面図であ
る。 １…ステム、３…半導体チップ、４…配線パターン、５
…配線基板、６…ボンディングワイヤ、７…リードピ
ン、10…金属製シェル、11…配線層。

Claims (1)

    【特許請求の範囲】
  1. 【請求項１】上面に中央部の起端から放射状に外方に延
    びる配線をパターニングした配線基板の下面にステムを
    重合させ、この配線基板及びステムに互いに連通するよ
    う配置して穿設した透孔内にリードピンの上部を挿通さ
    せ、このリードピンを上記配線基板の上面において接合
    部材を介して該配線基板の配線パターンに接合するとと
    もに、上記配線基板の周囲及びこの上方を金属製シェル
    で覆った半導体装置の製造方法において、 上記配線基板の上面に放射状に中央部から延びる配線パ
    ターンを形成し、この配線パターンの外部終端が該配線
    基板に穿設した上記リードピンを挿通させる透孔の上部
    付近までに止まり上記配線基板の周囲まで至らないよう
    にし、 放射状に中央部から延びる上記配線パターンの中央部終
    端を互いに電気的に導通させることによって上記配線パ
    ターンに金属メッキ処理を施し、 この金属メッキ処理の後、上記配線基板の中央部を所定
    の寸法に従って打ち抜いて取り除き、打ち抜かれた上記
    配線基板の中央部に半導体チップを装着することを特徴
    とする半導体装置の製造方法。
JP63090856A 1988-04-13 1988-04-13 半導体装置の製造方法 Expired - Fee Related JPH079953B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP63090856A JPH079953B2 (ja) 1988-04-13 1988-04-13 半導体装置の製造方法
EP19890106568 EP0337448A3 (en) 1988-04-13 1989-04-13 Semiconductor device having a metal stem
KR1019890004890A KR920005315B1 (ko) 1988-04-13 1989-04-13 반도체장치
US07/648,311 US5093282A (en) 1988-04-13 1991-01-29 Method of making a semiconductor device having lead pins and a metal shell

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63090856A JPH079953B2 (ja) 1988-04-13 1988-04-13 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPH01261849A JPH01261849A (ja) 1989-10-18
JPH079953B2 true JPH079953B2 (ja) 1995-02-01

Family

ID=14010206

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63090856A Expired - Fee Related JPH079953B2 (ja) 1988-04-13 1988-04-13 半導体装置の製造方法

Country Status (4)

Country Link
US (1) US5093282A (ja)
EP (1) EP0337448A3 (ja)
JP (1) JPH079953B2 (ja)
KR (1) KR920005315B1 (ja)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5103292A (en) * 1989-11-29 1992-04-07 Olin Corporation Metal pin grid array package
US5098864A (en) * 1989-11-29 1992-03-24 Olin Corporation Process for manufacturing a metal pin grid array package
US5206460A (en) * 1991-07-24 1993-04-27 Yang Mu K Oscillator package
US5291375A (en) * 1991-09-30 1994-03-01 Kabushiki Kaisha Toshiba Printed circuit board and electric device configured to facilitate bonding
US5285352A (en) * 1992-07-15 1994-02-08 Motorola, Inc. Pad array semiconductor device with thermal conductor and process for making the same
US5479319A (en) * 1992-12-30 1995-12-26 Interconnect Systems, Inc. Multi-level assemblies for interconnecting integrated circuits
US5481436A (en) * 1992-12-30 1996-01-02 Interconnect Systems, Inc. Multi-level assemblies and methods for interconnecting integrated circuits
US5609889A (en) * 1995-05-26 1997-03-11 Hestia Technologies, Inc. Apparatus for encapsulating electronic packages
US5652463A (en) * 1995-05-26 1997-07-29 Hestia Technologies, Inc. Transfer modlded electronic package having a passage means
JP2850860B2 (ja) * 1996-06-24 1999-01-27 住友金属工業株式会社 電子部品の製造方法
US5952716A (en) * 1997-04-16 1999-09-14 International Business Machines Corporation Pin attach structure for an electronic package
US6629363B1 (en) * 1998-01-22 2003-10-07 International Business Machines Corporation Process for mechanically attaching a temporary lid to a microelectronic package
US6023841A (en) * 1998-05-06 2000-02-15 Concorso; James A. Printed circuit board fixing and mounting procedure for power devices
US6777818B2 (en) * 2001-10-24 2004-08-17 Intel Corporation Mechanical support system for a thin package

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63133553A (ja) * 1986-11-25 1988-06-06 Toshiba Corp 半導体パツケ−ジ

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3730969A (en) * 1972-03-06 1973-05-01 Rca Corp Electronic device package
US4307934A (en) * 1978-05-08 1981-12-29 General Dynamics, Pomona Division Packaged fiber optic modules
JPS56101761A (en) * 1980-01-18 1981-08-14 Nec Corp Airtight package for integrated circuit
JPS5842259A (ja) * 1981-09-04 1983-03-11 Fujitsu Ltd 半導体パッケージの製造方法
US4514752A (en) * 1984-04-10 1985-04-30 International Business Machines Corporation Displacement compensating module
US4630096A (en) * 1984-05-30 1986-12-16 Motorola, Inc. High density IC module assembly
JPS618959A (ja) * 1984-06-25 1986-01-16 Hitachi Ltd 半導体装置
US4618739A (en) * 1985-05-20 1986-10-21 General Electric Company Plastic chip carrier package
JPS61296743A (ja) * 1985-06-25 1986-12-27 Matsushita Electric Works Ltd チツプキヤリア
DE3527818A1 (de) * 1985-08-02 1987-02-26 Rose Elektrotech Gmbh Gehaeuse fuer einen hybridschaltkreis
JPS6298752A (ja) * 1985-10-25 1987-05-08 Matsushita Electric Works Ltd 半導体パツケ−ジ
JPS62247554A (ja) * 1986-04-18 1987-10-28 Ibiden Co Ltd ピングリツドアレイパツケ−ジ基板
US4688152A (en) * 1986-08-11 1987-08-18 National Semiconductor Corporation Molded pin grid array package GPT
JPH0783070B2 (ja) * 1988-02-22 1995-09-06 株式会社東芝 半導体装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63133553A (ja) * 1986-11-25 1988-06-06 Toshiba Corp 半導体パツケ−ジ

Also Published As

Publication number Publication date
EP0337448A3 (en) 1991-05-08
EP0337448A2 (en) 1989-10-18
US5093282A (en) 1992-03-03
JPH01261849A (ja) 1989-10-18
KR890016661A (ko) 1989-11-29
KR920005315B1 (ko) 1992-07-02

Similar Documents

Publication Publication Date Title
JPH08321671A (ja) バンプ電極の構造およびその製造方法
JPH079953B2 (ja) 半導体装置の製造方法
TW200845350A (en) Dual or multiple row package
JP3031323B2 (ja) 半導体装置とその製造方法
JP3660663B2 (ja) チップパッケージの製造方法
JP2000150702A (ja) 半導体装置の製造方法
JP3632024B2 (ja) チップパッケージ及びその製造方法
JPH06140738A (ja) リードレスチップキャリア
JP2001024097A (ja) チップパッケージ基板構造とその製造方法
JP2798108B2 (ja) 混成集積回路装置
JP3490601B2 (ja) フィルムキャリアおよびそれを用いた積層型実装体
KR100364419B1 (ko) 적층형 비엘피 패키지 및 제조방법
JPH05326648A (ja) フィルムキャリアとこれを用いた半導体装置の製造方法
JP2840293B2 (ja) Ｔａｂ用テープ及びこれを用いた半導体装置
JPH07122701A (ja) 半導体装置およびその製造方法ならびにｐｇａ用リードフレーム
KR200232214Y1 (ko) 볼 그리드 어레이 패키지
JP2766361B2 (ja) 半導体装置
JP2784209B2 (ja) 半導体装置
JP3161203B2 (ja) テープキャリアパッケージ式の半導体実装構造
JPH11102991A (ja) 半導体素子搭載フレーム
JP2726648B2 (ja) 半導体装置
JPS5923432Y2 (ja) 半導体装置
KR100604327B1 (ko) 다층형 ｔｂｇａ 반도체 팩키지 및, 그 제조방법
JP2883065B2 (ja) 半導体装置
JPH09289226A (ja) 半導体装置

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees