JPH04364051A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH04364051A
JPH04364051A JP3139079A JP13907991A JPH04364051A JP H04364051 A JPH04364051 A JP H04364051A JP 3139079 A JP3139079 A JP 3139079A JP 13907991 A JP13907991 A JP 13907991A JP H04364051 A JPH04364051 A JP H04364051A
Authority
JP
Japan
Prior art keywords
bonding electrode
row
electrode pads
electrode pad
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3139079A
Other languages
English (en)
Inventor
Yoshiyuki Ozaki
小崎　芳之
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP3139079A priority Critical patent/JPH04364051A/ja
Priority to KR1019920010075A priority patent/KR930001362A/ko
Publication of JPH04364051A publication Critical patent/JPH04364051A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06133—Square or rectangular array with a staggered arrangement, e.g. depopulated array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0615—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
    • H01L2224/06153—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry with a staggered arrangement, e.g. depopulated array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4943—Connecting portions the connecting portions being staggered
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4943—Connecting portions the connecting portions being staggered
    • H01L2224/49431—Connecting portions the connecting portions being staggered on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、ＩＣ又はＬＳＩ等の半
導体装置の構造に関し、特に、この種の半導体装置の半
導体チップにおいて、その表面に形成される素子回路部
に対するボンディング用電極パッドの改良に関するもの
である。
【０００２】
【従来の技術】一般に、ＩＣ又はＬＳＩ等の半導体装置
においては、従来から良く知られているように、その半
導体チップにおける表面の一部に、当該半導体チップの
表面に形成した素子回路部に対する複数個のボンディン
グ用電極パッドを形成して、この各ボンディング用電極
パッドと、半導体装置における各リード端子との間を金
属細線にて電気的に接続する（ワイヤーボンディング）
ようにしている。
【０００３】そして、従来の半導体装置においては、図
６及び図７に示すように、その半導体チップ１の表面に
形成した素子回路部２に配線３を介して導通する複数個
のボンディング用電極パッド４は、これに金属細線５に
おけるボール部５ａを圧接することのために、その形状
を一辺ａの略正方形にする一方、この各ボンディング用
電極パッド４を、当該各ボンディング用電極パッド４に
対して接続される金属細線５が互いに交差することを回
避するために、二列に沿って適宜ピッチＰの間隔で、且
つ、第１列における各ボンディング用電極パッド４の間
の部位に第２列における各ボンディング用電極パッド４
を位置すると言うように、いわゆる二列の千鳥状配列に
して形成している。
【０００４】
【発明が解決しようとする課題】ところで、半導体チッ
プ１の表面に、前記複数個のボンディング用電極パッド
４を形成するに際して、前記各ボンディング用電極パッ
ド４の相互間には、当該各ボンディング用電極パッド４
をホォトリソにて形成するときに各ボンディング用電極
パッド４が互いに干渉すること等を回避するために、常
に、所定の隙間寸法ｂを形成しておくことが必要である
から、前記従来のように、各ボンディング用電極パッド
４を、一辺ａの略正方形にして、その複数個を、二列の
千鳥状に配列することは、第１列と第２列との間の列間
距離Ｈ０　は、前記各ボンディング用電極パッド４の一
辺ａに対して、前記所定の隙間寸法ｂを加えた寸法にな
り、換言すると、前記第１列と第２列との間の列間距離
Ｈ０　を、前記各ボンディング用電極パッド４の一辺ａ
に対して前記所定の隙間寸法ｂをそのまま加えた寸法だ
け大きくしなければならず、換言すると、第１列と第２
列との間の列間距離Ｈ０　を大きくしなければならない
から、半導体チップ１が、前記所定の隙間寸法ｂだけ大
きくなると言う問題があった。
【０００５】また、第１列と第２列との間の列間距離Ｈ
０　が大きくしなければならないことにより、当該半導
体チップ１における表面のうち前記各ボンディング用電
極パッド４を形成することに要する領域が広くなり、こ
の分だけ、素子回路部２を形成するための領域が狭くな
るから、素子回路部２における素子の数が少なると言う
問題もあった。
【０００６】本発明は、半導体チップの表面に、複数個
のボンディング用電極パッドを、二列の千鳥状の配列に
して形成するに際して、その第１列と第２列との間の列
間距離を、各ボンディング用電極パッドの相互間に所定
の隙間寸法を確保した状態で短縮できるようにすること
により、前記の問題を解消することを技術的課題とする
ものである。
【０００７】
【課題を解決するための手段】この技術的課題を達成す
るため本発明は、半導体チップの表面に、当該半導体チ
ップの表面の素子回路部に対するボンディング用電極パ
ッドの複数個を、二列に沿って適宜ピッチの間隔で且つ
第１列の各ボンディング用電極パッドの間の部位に第２
列の各ボンディング用電極パッドを位置すると言うよう
に二列の千鳥状配列にして形成して成る半導体装置にお
いて、前記第１列の各ボンディング用電極パッド及び前
記第２列の各ボンディング用電極パッドのうちこれらが
互いに隣接する部分を、傾斜状又は丸角状に切除した傾
斜縁又は丸角縁に形成する構成にした。
【０００８】
【作用】複数個のボンディング用電極パッドを、二列の
千鳥状に配列する場合において、前記のように、第１列
の各ボンディング用電極パッド及び第２列の各ボンディ
ング用電極パッドのうちこれらが互いに隣接する部分を
、傾斜状又は丸角状に切除した傾斜縁又は丸角縁に形成
したことにより、第１列の各ボンディング用電極パッド
と、第２列の各ボンディング用電極パッドとの間の隙間
寸法が、前記各隅角部を傾斜縁又は丸角縁に形成しない
場合よりも、広くなるから、この広くなる分だけ、第１
列における各ボンディング用電極パッドと、第２列にお
ける各ボンディング用電極パッドとを互いに近付けるこ
とができる。
【０００９】
【発明の効果】従って、第１列と第２列との間の列間距
離を、各ボンディング用電極パッドの相互間に所定の隙
間寸法を確保した状態で短縮することができるから、半
導体チップを小型化できるのである。また、第１列と第
２列との間の列間距離を短縮できることにより、半導体
チップの表面積のうち前記各ボンディング用電極パッド
を形成することに要する領域が狭くなり、この分だけ、
素子回路部を形成するための領域が広くなるから、素子
回路部における素子の数を多くすることができるのであ
る。
【００１０】
【実施例】以下、本発明の実施例を図面について説明す
る。図１及び図２は、第１の実施例を示すものであり、
この図において符号１１は、半導体装置における半導体
チップを示し、この半導体チップ１１の表面には、素子
回路部１２が形成されると共に、前記素子回路部１２に
対して配線１３を介して導通する複数個のボンディング
用電極パッド１４が、二列に沿って適宜ピッチＰの間隔
で且つ第１列の各ボンディング用電極パッド１４の間の
部位に第２列の各ボンディング用電極パッド１４を位置
すると言うように二列の千鳥状の配列にして形成されて
いる。
【００１１】また、これら各ボンディング用電極パッド
１４は、一辺ａの略正方形であり、且つ、これら各ボン
ディング用電極パッド１４には、図示しないリード端子
からの金属細線１５の先端におけるボール部１５ａが圧
接される。そして、前記第１列の各ボンディング用電極
パッド１４における四つの隅角部のうち第２列の各ボン
ディング用電極パッド１４に隣接する二つの隅角部と、
第２列の各ボンディング用電極パッド１４における四つ
の隅角部のうち第１列の各ボンディング用電極パッド１
４に隣接する二つの隅角部との両方を、各ボンディング
用電極パッド１４における先端縁１４ａ及び側面縁１４
ｂに対して、例えば１３５度の角度で傾斜状に切除した
傾斜縁１４ｃに形成する。
【００１２】このように、第１列の各ボンディング用電
極パッド１４における四つの隅角部のうち第２列の各ボ
ンディング用電極パッド１４に隣接する二つの隅角部と
、第２の各ボンディング用電極パッド１４における四つ
の隅角部のうち第１列の各ボンディング用電極パッド１
４に隣接する二つの隅角部との両方を、傾斜縁１４ｃに
形成すると、第１列の各ボンディング用電極パッド１４
と、第２列の各ボンディング用電極パッド１４との間の
隙間寸法は、前記各ボンディング用電極パッド１４にお
ける二つの隅角部を傾斜縁に形成しない場合よりも広く
なることにより、この広くなる分だけ、第１列における
各ボンディング用電極パッド１４と、第２列における各
ボンディング用電極パッド１４とを互いに近付けること
ができるから、第１列と第２列との間の列間距離Ｈ１　
を、各ボンディング用電極パッド１４の間に所定の隙間
寸法ｂを確保した状態で、従来の列間距離Ｈ０　よりも
短縮することができるのである。
【００１３】ところで、各ボンディング用電極パッド１
４の一辺ａを９６ミクロンに、両列方向に沿ってのピッ
チＰを１５０ミクロンに、そして、各ボンディング用電
極パッド１４の相互間の最小隙間寸法ｂを２０ミクロン
にした場合、従来のものでは、第１列と第２列との間に
列間距離Ｈ０　の最小値は、ａ＋ｂ＝９６＋２０＝１１
６ミクロンになる。
【００１４】これに対して、本発明のように、第１列に
おける各ボンディング用電極パッド１４における二つの
隅角部と、第２の各ボンディング用電極パッド１４にお
ける二つの隅角部との両方を、傾斜縁１４ｃに形成する
場合において、この傾斜縁１４ｃの辺長さｄを、先端縁
１４ａの辺長さｃと等しくしたとき、前記第１列と第２
列との間の列間距離Ｈ１　は、作図上において約９０ミ
クロンになり、第１列と第２列との間の列間距離を、各
ボンディング用電極パッド１４の相互間に所定の隙間寸
法ｂ＝２０ミクロンを確保した状態で、従来の場合より
も２０ミクロンも短縮できるのである。
【００１５】従って、半導体チップ１１のうち素子回路
部１２を形成する領域を、２０ミクロンも拡張すること
ができるから、一辺Ａを３ｍｍにした半導体チップ１１
の場合において、素子回路部１２に一辺１０ミクロンの
素子を形成するものとすると、前記素子回路部１２にお
ける素子の数を、２０ミクロン×３０００ミクロン÷１
０ミクロン×１０ミクロン＝６００個も多くすることが
できるのである。
【００１６】また、前記実施例は、各ボンディング用電
極パッド１４における四つの隅角部のうち二つの隅角部
を、傾斜縁１４ｃに形成した場合を示したが、本発明は
、これに限らず、図３に二点鎖線で示すように、各ボン
ディング用電極パッド１４における四つの隅角部のうち
二つの隅角部を、丸角状に切除することによって、丸角
縁１４ｃ′に形成するようにしても良いのであり、また
、前記各ボンディング用電極パッド１４における四つの
隅角部の全てを、図４に示すように、傾斜縁１４ｃに形
成することによって、各ボンディング用電極パッド１４
を多角形とするように構成しても良いのであり、更にま
た、前記各ボンディング用電極パッド１４を、図５に示
すように、略三角形状に形成するようにしても良いので
ある。
【００１７】加えて、本発明は、前記各実施例のように
、半導体チップ１１の表面における素子回路部１２の片
側の部位に複数個のボンディング用電極パッド１４を二
列の千鳥状配列に設けることに限らず、図６に示すよう
に、半導体チップ１１の表面における素子回路部１２の
左右両側の部位に複数個のボンディング用電極パッド１
４を二列の千鳥状配列に設ける場合とか、或いは、素子
回路部１２の全周にわたって複数個のボンディング用電
極パッド１４を二列の千鳥状配列に設ける場合にも適用
できることは言うまでもない。
【００１８】特に、前記図６に示す一辺Ａが３ｍｍの半
導体チップ１１に対して、前記図１及び図３に示す実施
例の形態のものを適用すると、その素子回路部１２にお
ける素子の数を、１２００個も増大することができるの
である。
【図面の簡単な説明】
【図１】本発明の第１の実施例を示す半導体チップの平
面図である。
【図２】図１のＩＩ−ＩＩ視断面図である。
【図３】図２の要部拡大図である。
【図４】本発明の第２の実施例を示す半導体チップの平
面図である。
【図５】本発明の第３の実施例を示す半導体チップの平
面図である。
【図６】本発明の第４の実施例を示す半導体チップの平
面図である。
【図７】従来の例を示す半導体チップの平面図である。
【図８】図７のＶＩＩＩ−ＶＩＩＩ視断面図である。
【符号の説明】
１１　　　　　　　　　　半導体チップ１２　　　　　
　　　　　素子回路部 １３　　　　　　　　　　配線 １４　　　　　　　　　　ボンディング用電極パッド１
４ａ　　　　　　　　ボンディング用電極パッドの先端
縁１４ｂ　　　　　　　　ボンディング用電極パッドの
側面縁１４ｃ　　　　　　　　ボンディング用電極パッ
ドの傾斜縁１４ｃ′　　　　　　ボンディング用電極パ
ッドの丸角縁１５　　　　　　　　　　金属細線

Claims (1)

    【特許請求の範囲】
  1. 【請求項１】半導体チップの表面に、当該半導体チップ
    の表面の素子回路部に対するボンディング用電極パッド
    の複数個を、二列に沿って適宜ピッチの間隔で且つ第１
    列の各ボンディング用電極パッドの間の部位に第２列の
    各ボンディング用電極パッドを位置すると言うように二
    列の千鳥状配列にして形成して成る半導体装置において
    、前記第１列の各ボンディング用電極パッド及び前記第
    ２列の各ボンディング用電極パッドのうちこれらが互い
    に隣接する部分を、傾斜状又は丸角状に切除した傾斜縁
    又は丸角縁に形成したことを特徴とする半導体装置。
JP3139079A 1991-06-11 1991-06-11 半導体装置 Pending JPH04364051A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP3139079A JPH04364051A (ja) 1991-06-11 1991-06-11 半導体装置
KR1019920010075A KR930001362A (ko) 1991-06-11 1992-06-10 반도체 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3139079A JPH04364051A (ja) 1991-06-11 1991-06-11 半導体装置

Publications (1)

Publication Number Publication Date
JPH04364051A true JPH04364051A (ja) 1992-12-16

Family

ID=15236998

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3139079A Pending JPH04364051A (ja) 1991-06-11 1991-06-11 半導体装置

Country Status (2)

Country Link
JP (1) JPH04364051A (ja)
KR (1) KR930001362A (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1065044A (ja) * 1996-06-07 1998-03-06 Lsi Logic Corp スタガ配列されたボンド・パッドを有する半導体ダイ
US5796171A (en) * 1996-06-07 1998-08-18 Lsi Logic Corporation Progressive staggered bonding pads
JP2001085826A (ja) * 1999-09-14 2001-03-30 Mitsubishi Electric Corp 配線基板
US6700208B1 (en) 1999-10-28 2004-03-02 Shinko Electric Industries Co., Ltd. Surface mounting substrate having bonding pads in staggered arrangement
EP1403686A3 (en) * 1997-03-06 2004-04-14 Sharp Kabushiki Kaisha Liquid crystal display device
EP2876679A3 (en) * 2013-10-30 2015-08-12 Renesas Electronics Corporation Semiconductor device and method for manufacturing the same
CN111988906A (zh) * 2019-05-22 2020-11-24 浙江宇视科技有限公司 一种印制电路板及发光二极管模组板

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010044925A (ko) * 1999-11-01 2001-06-05 박종섭 반도체 소자의 레이아웃 방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01107549A (ja) * 1987-10-20 1989-04-25 Mitsubishi Electric Corp 半導体集積回路装置
JPH01298731A (ja) * 1988-05-27 1989-12-01 Nec Corp 半導体装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01107549A (ja) * 1987-10-20 1989-04-25 Mitsubishi Electric Corp 半導体集積回路装置
JPH01298731A (ja) * 1988-05-27 1989-12-01 Nec Corp 半導体装置

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1065044A (ja) * 1996-06-07 1998-03-06 Lsi Logic Corp スタガ配列されたボンド・パッドを有する半導体ダイ
US5796171A (en) * 1996-06-07 1998-08-18 Lsi Logic Corporation Progressive staggered bonding pads
JP4656676B2 (ja) * 1996-06-07 2011-03-23 エルエスアイ コーポレーション スタガ配列されたボンド・パッドを有する半導体装置
EP1403686A3 (en) * 1997-03-06 2004-04-14 Sharp Kabushiki Kaisha Liquid crystal display device
EP1408364A1 (en) * 1997-03-06 2004-04-14 Sharp Kabushiki Kaisha Liquid crystal display device
JP2001085826A (ja) * 1999-09-14 2001-03-30 Mitsubishi Electric Corp 配線基板
US6700208B1 (en) 1999-10-28 2004-03-02 Shinko Electric Industries Co., Ltd. Surface mounting substrate having bonding pads in staggered arrangement
EP2876679A3 (en) * 2013-10-30 2015-08-12 Renesas Electronics Corporation Semiconductor device and method for manufacturing the same
CN111988906A (zh) * 2019-05-22 2020-11-24 浙江宇视科技有限公司 一种印制电路板及发光二极管模组板
CN111988906B (zh) * 2019-05-22 2022-04-29 浙江宇视科技有限公司 一种印制电路板及发光二极管模组板

Also Published As

Publication number Publication date
KR930001362A (ko) 1993-01-16

Similar Documents

Publication Publication Date Title
US6759329B2 (en) Internal circuit structure of semiconductor chip with array-type bonding pads and method of fabricating the same
US20220336305A1 (en) Semiconductor device having electrode pads arranged between groups of external electrodes
US6707164B2 (en) Package of semiconductor chip with array-type bonding pads
US5250840A (en) Semiconductor lead frame with a chip having bonding pads in a cross arrangement
US5245214A (en) Method of designing a leadframe and a leadframe created thereby
US5164817A (en) Distributed clock tree scheme in semiconductor packages
US5757082A (en) Semiconductor chips, devices incorporating same and method of making same
US6121690A (en) Semiconductor device having two pluralities of electrode pads, pads of different pluralities having different widths and respective pads of different pluralities having an aligned transverse edge
US6777815B2 (en) Configuration of conductive bumps and redistribution layer on a flip chip
JPH04364051A (ja) 半導体装置
US6091089A (en) Semiconductor integrated circuit device
KR950014677B1 (ko) Ic 실장장치
US6921981B2 (en) Ball grid array package
US6191491B1 (en) Semiconductor integrated circuit device
US6323548B1 (en) Semiconductor integrated circuit device
JP2007103792A (ja) 半導体装置
JP2002299567A (ja) 半導体素子
JP2004179184A (ja) 半導体集積回路
US20080001273A1 (en) Semiconductor package having optimal interval between bond fingers for reduced substrate size
JPS59139660A (ja) 半導体装置
US20240234228A9 (en) Semiconductor device having electrode pads arranged between groups of external electrodes
JP3887620B2 (ja) 半導体素子及び半導体装置
KR0155440B1 (ko) 반도체 칩 패키지
JP2004103751A (ja) 半導体装置
JPH08330351A (ja) 半導体集積回路装置