JPS60101938A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS60101938A
JPS60101938A JP58208637A JP20863783A JPS60101938A JP S60101938 A JPS60101938 A JP S60101938A JP 58208637 A JP58208637 A JP 58208637A JP 20863783 A JP20863783 A JP 20863783A JP S60101938 A JPS60101938 A JP S60101938A
Authority
JP
Japan
Prior art keywords
pads
case
bonding
wire
pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP58208637A
Other languages
English (en)
Inventor
Tsutomu Yamashita
力 山下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp, Nippon Electric Co Ltd filed Critical NEC Corp
Priority to JP58208637A priority Critical patent/JPS60101938A/ja
Publication of JPS60101938A publication Critical patent/JPS60101938A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/06179—Corner adaptations, i.e. disposition of the bonding areas at the corners of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 この発明は半導体装置に係り、特にワイヤーボンディン
グに好適するように半導体素子のポンディングパッドの
配置を改良した構造に関する。
半導体装置の特に集積回路装置、大規模集積回路装置に
おいて、その半導体素子（以後素子と略称する）のポン
ディングパッド（以稜パ、ドと略称する）をリードに接
続し導出するのに一般のワイヤーボンディングによって
いるが、集積度の向上に従って、例えは記憶回路素子に
おいて典型的に見られるようにパッドが素子主面の周辺
部の四辺のうち、対向する２辺近傍に集中しかつ素子の
短辺と長辺との比が大きくなる傾向にある。
このような構造の素子を例えばセラミック・ケースに内
蔵する場合、セラミックケースは、素子の対向する２辺
近傍に集中したパッドに対向するようにセラミックケー
スのインナーリードを配置することは比較的容易である
。しかしサーディツプケースやモールドケースのインナ
ーリードを形成するベースリボンでは前記セラミック・
ケースのインナーリード配置の様に、素子の対向する２
辺近傍に集中したパッドに対向するようにインナーリー
ドを配置することは非常に困難である。そのためにサー
ディツプケースやモールドケースのインナーリードは素
子の四辺周囲をとり囲む配置となる。
そこで第１図に示すようなパッド２０．２１配置の素子
１でもセラミックーケースにワイヤーボンディングする
場合は第２図のようにワイヤー４１で平行にインナーリ
ード３１にボンディングできるからワイヤーショート等
の問題は無くワイヤーボンディングが可能である。
しかし、同一のパッド配置の素子ｌをサーディツプ・ケ
ースやモールド・ケースにワイヤーボンディングする場
合は、第３図のように２辺にわたるインナーリード５１
へのボンディングワイヤー４２がクロスするのでワイヤ
ーショート等が発生し易すく、歩留低下、信頼性の低下
となる欠点が有った。
この発明は上記従来の欠点を改良するための半導体装置
の構造を提供するものである。
この発明は素子におけるポンディングパッドの面積が他
のポンディングパッドよりも大きい面積のパッドを素子
角部に配置したことを特徴とする。
次にこの発明を図面を参照して詳細に説明する。
第４図は素子の中心を含み素子の４分のｌｅ示し、通常
のパッド２２．２３に加え、角に（６）私が他のパッド
よりも大きい面積のパッド６を設けている。第５図、第
６図は第４図に示す素子１１をセラミック・ケース、サ
ーディツプケース又はモールドケースに設置し、ワイヤ
ボンディングを施した状態を示している。
第４図に示すようにパッドを長方形に形成し７、他のパ
ッドより面積を大きく形成しであると、第５図に示すよ
うに、セラミックケースの場合は、パッド６をワイヤ４
３でインナーリード３２にボンディングする際にパッド
６のうち一辺における隣接パッド２２に近い部分にボン
ディング位置決めを行ない、モールドケース又はサーデ
ィツプ・ケースの場合は第６図に示すようにパッド６の
うち他辺における隣接パッド２３に近い部分にボンディ
ングワイヤー４４によるインナーリード５２へのボンデ
ィング位置決めを行なえば、ワイヤーボンディングでの
ワイヤーショート等の不良は発生しなくなる。
以上の様に半導体素子主面の周辺部に設ける複数のポン
ディングパッドにおいて、ポンディングパッドの面積が
他のボンディングパットよりも大きいものを素子角部に
配置することによシ、ワイヤーボンディング工程でのワ
イヤーショート等の不良は発生しなくなシ、歩留、信頼
性は向上する。
【図面の簡単な説明】
第１図は大規模集積回路装置の素子のポンディングパッ
ド部を説明するための上面図（中心を含む素子の４分１
を示す）、第２図、第３図は第１図の素子をセラミック
・ケース及びモールド・ケースにそれぞれ搭載しワイヤ
ーボンディングした状態を示す上面図（中心を含む素子
、ケースの４分の１を示す、以下同じ）、第４図はこの
発明の１実施例の素子のボンディングバット部を説明す
るための上面図、第５図、第６図は第４図の素子をセラ
ミック・ケース及びモールドケースにそれぞれ搭載しワ
イヤーボンディングした状態を示す上面図である。 １・・・・・・半導体素子、２０．２１，２２，２３゜
６・・・・・・ボンディング・バット、３１．３２・・
・・・・セラミック・ケースのインナーリード部、４１
，４２゜４３．４４・・・・・・ボンディング・ワイヤ
ー、５１゜５２・・・・・・モールド・ケースのインナ
ーリード部、９１．９２・・・・・・セラミック・ケー
スのアイランド部、１０１，１０２・・・・・・モール
ド−ケースのアイランド部。 第２　図 ／ 第３凹 簗４図

Claims (1)

    【特許請求の範囲】
  1. 半導体素子を内蔵し、この半導体素子主面の周辺部に設
    けた複数のポンディングパッドからパッケージのインナ
    ーリードにワイヤーボンディングを施した半導体装置に
    おいて、ポンディングパッドの面積が他のポンディング
    パッドよりも大きいものを素子角部に配置しパッケージ
    のインナーリードの位置に対応してワイヤーボンディン
    グに行なったことを％徴とする半導体装置。
JP58208637A 1983-11-07 1983-11-07 半導体装置 Pending JPS60101938A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58208637A JPS60101938A (ja) 1983-11-07 1983-11-07 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58208637A JPS60101938A (ja) 1983-11-07 1983-11-07 半導体装置

Publications (1)

Publication Number Publication Date
JPS60101938A true JPS60101938A (ja) 1985-06-06

Family

ID=16559531

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58208637A Pending JPS60101938A (ja) 1983-11-07 1983-11-07 半導体装置

Country Status (1)

Country Link
JP (1) JPS60101938A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63162534U (ja) * 1987-04-10 1988-10-24
US5925935A (en) * 1996-10-01 1999-07-20 Samsung Electronics Co., Ltd. Semiconductor chip with shaped bonding pads
WO2008150055A1 (en) * 2007-06-07 2008-12-11 Silicon Works Co., Ltd Pad layout structure of semiconductor chip

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63162534U (ja) * 1987-04-10 1988-10-24
US5925935A (en) * 1996-10-01 1999-07-20 Samsung Electronics Co., Ltd. Semiconductor chip with shaped bonding pads
WO2008150055A1 (en) * 2007-06-07 2008-12-11 Silicon Works Co., Ltd Pad layout structure of semiconductor chip
US8258631B2 (en) 2007-06-07 2012-09-04 Silicon Works Co., Ltd. Pad layout structure of semiconductor chip

Similar Documents

Publication Publication Date Title
KR0149798B1 (ko) 반도체 장치 및 그 제조방법과 리드프레임
JPH0273660A (ja) 半導体装置用リードフレーム
JPH0613525A (ja) 半導体装置
JPS5992556A (ja) 半導体装置
JPS60101938A (ja) 半導体装置
JPS6211499B2 (ja)
JPH06326235A (ja) 半導体装置
JP3179374B2 (ja) 半導体装置用リードフレームおよび半導体装置
JP2562773Y2 (ja) 半導体集積回路素子
JP2587722Y2 (ja) 半導体装置
KR100533750B1 (ko) 반도체 패키지용 리드 프레임 및 이를 이용한 반도체 패키지
JPH077023A (ja) 樹脂封止型半導体装置
JPS59198744A (ja) 樹脂封止型半導体装置
JPH0637234A (ja) 半導体装置
JPH0499341A (ja) Ｔａｂ方式半導体装置
JPH02166743A (ja) 半導体集積回路装置
JPH01173747A (ja) 樹脂封止形半導体装置
JPS6151953A (ja) 半導体装置
JPH04124844A (ja) 半導体装置のボンディングパッド電極の構造
JPH0513490A (ja) 樹脂封止型半導体装置
JPH05291476A (ja) 半導体装置
JPH05299575A (ja) メモリ内蔵半導体装置
JP2000012770A (ja) 半導体装置およびその製造方法
JPH0645503A (ja) 樹脂封止型半導体装置用リードフレーム
JPS6222461A (ja) 積層型セラミツクパツケ−ジ