JPH03241849A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH03241849A JPH03241849A JP2038827A JP3882790A JPH03241849A JP H03241849 A JPH03241849 A JP H03241849A JP 2038827 A JP2038827 A JP 2038827A JP 3882790 A JP3882790 A JP 3882790A JP H03241849 A JPH03241849 A JP H03241849A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- electrode pads
- base
- connection
- pads
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 25
- 239000000758 substrate Substances 0.000 abstract description 5
- 238000000034 method Methods 0.000 abstract description 4
- 239000004020 conductor Substances 0.000 abstract 2
- 239000002184 metal Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 210000004709 eyebrow Anatomy 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 241000220317 Rosa Species 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/4554—Coating
- H01L2224/4556—Disposition, e.g. coating on a part of the core
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/4554—Coating
- H01L2224/45599—Material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/15165—Monolayer substrate
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概 要〕
半導体チップとそのチップを搭載した基体とを有する半
導体装置に関し、 チップの電極パッドと基体の電極パッドとの間を接続す
る接続線相互間の短絡を起こし難いようにしながら、そ
の接続線数の大幅増大を可能にさせることを目的とし、 前記チップは、その電極パッドが上面に該チップの縁に
沿って２列以上に配列されており、前記基体は、その電
極パッドが前記チップの周囲に該チップの縁に沿って２
列以上に配列されており、前記チップの電極パッドと前
記基体の電極パッドとの間の接続は、該チップ上配列の
１列と該基体上配列の１列が対をなし、各対毎に、該接
続のための導電リードを表面に設けた絶縁性フィルムが
、当該対をなす列の相互間に該フィルムを配置させて用
いられているように構成する。
導体装置に関し、 チップの電極パッドと基体の電極パッドとの間を接続す
る接続線相互間の短絡を起こし難いようにしながら、そ
の接続線数の大幅増大を可能にさせることを目的とし、 前記チップは、その電極パッドが上面に該チップの縁に
沿って２列以上に配列されており、前記基体は、その電
極パッドが前記チップの周囲に該チップの縁に沿って２
列以上に配列されており、前記チップの電極パッドと前
記基体の電極パッドとの間の接続は、該チップ上配列の
１列と該基体上配列の１列が対をなし、各対毎に、該接
続のための導電リードを表面に設けた絶縁性フィルムが
、当該対をなす列の相互間に該フィルムを配置させて用
いられているように構成する。
本発明は、半導体チップとそのチップを搭載した基体と
を有する半導体装置に係り、特に、チップのｔ極パッド
と基体の電極パッドとの間の接続構造に関する。
を有する半導体装置に係り、特に、チップのｔ極パッド
と基体の電極パッドとの間の接続構造に関する。
上記半導体装置は、高集積化が進むに伴い半導体チップ
とそれを搭載した基体との間を接続する接続線数が増加
してきているので、その接続構造に工夫が望まれている
。
とそれを搭載した基体との間を接続する接続線数が増加
してきているので、その接続構造に工夫が望まれている
。
第２図（ａ）（ｂ）は、半導体チップとそれを搭載した
基体との間を接続する接続構造が一般的なものである従
来例（第１従来例）の要部平面図と側断面図である。な
お平面図（ａ）は、半導体チップと基体との間を・接続
する以前の状態を示す。
基体との間を接続する接続構造が一般的なものである従
来例（第１従来例）の要部平面図と側断面図である。な
お平面図（ａ）は、半導体チップと基体との間を・接続
する以前の状態を示す。
同図において、半導体チップ１１とそれを搭載した基体
（パッケージまたは実装基板など）１２との間の接続は
、チップ１１の電極パッド１３と基体１２の電極パッド
１４との間を接続するものである。
（パッケージまたは実装基板など）１２との間の接続は
、チップ１１の電極パッド１３と基体１２の電極パッド
１４との間を接続するものである。
チップ１１の電極パッド１３は、チップ１１の上面にチ
ップ１１の縁に沿って■列に配列され、また、基体１２
の電極パッド１４は、搭載したチップ１１の周囲にチッ
プ１１の縁に沿って１列に配列されている。
ップ１１の縁に沿って■列に配列され、また、基体１２
の電極パッド１４は、搭載したチップ１１の周囲にチッ
プ１１の縁に沿って１列に配列されている。
そして、前記接続は、ワイヤボンディングした金属のワ
イヤ１５によってなされている。
イヤ１５によってなされている。
ここでは、ワイヤ１５が１木兄ボンディングされること
、ワイヤ１５の引回しが上向きの弧状をなして横方向の
傾きなどによりワイヤ１５相互間が接触し易いこと、の
ために、電極パッド１３または１４それぞれの隣接相互
間の間隔を狭めることに制約があり、チップ１１と基体
１２とを接続する接続線数の増大には限界がある。
、ワイヤ１５の引回しが上向きの弧状をなして横方向の
傾きなどによりワイヤ１５相互間が接触し易いこと、の
ために、電極パッド１３または１４それぞれの隣接相互
間の間隔を狭めることに制約があり、チップ１１と基体
１２とを接続する接続線数の増大には限界がある。
上記制約を緩和させたのが第３図の側断面図に示す第２
従来例である。
従来例である。
第３図では、半導体チップを２１で、基体を２２で、チ
ップ２１の電極パッドを２３で、基体２２の電極パッド
を２４で示しである。
ップ２１の電極パッドを２３で、基体２２の電極パッド
を２４で示しである。
電極パッド２３及び２４は、第１従来例と同様にそれぞ
れがＩ列に配列されている。
れがＩ列に配列されている。
そして電極パッド２３と２４との間の接続は、ＴＡＢ
（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）方
式を利用して金属のり一ド２５によってなされている。
（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）方
式を利用して金属のり一ド２５によってなされている。
このリード２５は、ＴＡＢのキャリアテープ上でバター
ニングによって作成され、該テープに設けた開口の内側
に延在する部分のものである。
ニングによって作成され、該テープに設けた開口の内側
に延在する部分のものである。
ここでは、複数のり一ド２５が電極パッド２３または２
４それぞれの側で一括ボンディングされるので、１木兄
ボンディングするワイヤボンディングの場合よりも、電
極パッド２３または２４それぞれの隣接相互間の間隔を
狭めることが可能である。しかし、リード２５を作成す
るバターニングの点及び−括ボンディングの際の位置合
わせの点から、第１従来例の場合と比較して接続線数を
大幅に増大させことは困難である。
４それぞれの側で一括ボンディングされるので、１木兄
ボンディングするワイヤボンディングの場合よりも、電
極パッド２３または２４それぞれの隣接相互間の間隔を
狭めることが可能である。しかし、リード２５を作成す
るバターニングの点及び−括ボンディングの際の位置合
わせの点から、第１従来例の場合と比較して接続線数を
大幅に増大させことは困難である。
第４図は、上記接続線数を更に増大させることができる
第３従来例の側断面図である。
第３従来例の側断面図である。
同図では、半導体チップを３１で、基体を３２で、チッ
プ３１の電極パッドを３３で、基体３２の電極パッドを
３４で示しである。
プ３１の電極パッドを３３で、基体３２の電極パッドを
３４で示しである。
チップ３１の電極パッド３３は、チップ３１の上面にチ
ップ３１の縁に沿って２列に配列され、また、基体３２
の電極パッド３４は、搭載したチップ３１の周囲にチッ
プ３１の縁に沿って２列に配列されている。
ップ３１の縁に沿って２列に配列され、また、基体３２
の電極パッド３４は、搭載したチップ３１の周囲にチッ
プ３１の縁に沿って２列に配列されている。
そして、前記接続は、電極パッド３３の外側列のものと
電極パッド３４の内側列のものとの間、及び、電極パッ
ド３３の内側列のものと電極パッド３４の外側列のもの
との間を接続しており、ワイヤボンディングした金属の
ワイヤ３５によってなされている。
電極パッド３４の内側列のものとの間、及び、電極パッ
ド３３の内側列のものと電極パッド３４の外側列のもの
との間を接続しており、ワイヤボンディングした金属の
ワイヤ３５によってなされている。
このような接続構造では、接続線数を第１従来例の場合
の約２倍にすることができる。また、電極パッド３３及
び３４の配列の列数を増やせば接続線数を更に増大させ
ることができる。しかしながら、ワイヤ３５の配置が多
層状になるのでワイヤ３５相互間の接触を起こす危険性
が大きい。
の約２倍にすることができる。また、電極パッド３３及
び３４の配列の列数を増やせば接続線数を更に増大させ
ることができる。しかしながら、ワイヤ３５の配置が多
層状になるのでワイヤ３５相互間の接触を起こす危険性
が大きい。
〔発明が解決しようとする課題］
そこで本発明は、半導体チップとそのチップを搭載した
基体とを有する半導体装置において、チップの電極パッ
ドと基体の電極パッドとの間を接続する接続線相互間の
短絡を起こし難いようにしながら、その接続線数の大幅
増大を可能にさせることを目的とする。
基体とを有する半導体装置において、チップの電極パッ
ドと基体の電極パッドとの間を接続する接続線相互間の
短絡を起こし難いようにしながら、その接続線数の大幅
増大を可能にさせることを目的とする。
上記目的は、前記チップは、その電極パッドが上面に該
チップの縁に沿って２列以上に配列されており、前記基
体は、その電極パッドが前記チップの周囲に該チップの
縁に沿って２列以上に配列されており、前記チップの電
極パッドと前記基体の電極パッドとの間の接続は、該チ
ップ上配列の１列と該基体上配列の１列が対をなし、各
対毎に、該接続のための導電リードを表面に設けた絶縁
性フィルムが、当該対をなす列の相互間に該フィルムを
配置させて用いられている本発明の半導体装置によって
達成される。
チップの縁に沿って２列以上に配列されており、前記基
体は、その電極パッドが前記チップの周囲に該チップの
縁に沿って２列以上に配列されており、前記チップの電
極パッドと前記基体の電極パッドとの間の接続は、該チ
ップ上配列の１列と該基体上配列の１列が対をなし、各
対毎に、該接続のための導電リードを表面に設けた絶縁
性フィルムが、当該対をなす列の相互間に該フィルムを
配置させて用いられている本発明の半導体装置によって
達成される。
この構成は、第４図で説明した第３従来例に類似しその
ワイヤ３５を上記導電リードに変えたものである。然も
この導電リードは、上記絶縁性フィルム上に設けたもの
であることから、第３図で説明した第２従来例のように
一括ボンディングすることが可能である。従って、チッ
プの電極パッドまたは基体の電極バンドそれぞれの隣接
相互間の間隔は、第３従来例の場合よりも狭めることが
可能である。
ワイヤ３５を上記導電リードに変えたものである。然も
この導電リードは、上記絶縁性フィルム上に設けたもの
であることから、第３図で説明した第２従来例のように
一括ボンディングすることが可能である。従って、チッ
プの電極パッドまたは基体の電極バンドそれぞれの隣接
相互間の間隔は、第３従来例の場合よりも狭めることが
可能である。
そして、上記導電リードの配置が多層状になるが、その
眉間に上記絶縁性フィルムが配置されるので導電リード
相互間の接触を起こす危険性が極めて小さい。
眉間に上記絶縁性フィルムが配置されるので導電リード
相互間の接触を起こす危険性が極めて小さい。
このことから、チップの電極パッドと基体の電極パッド
との間を接続する接続線（上記導電リード）相互間の短
絡を起こし難いようにしながら、その接続線数の大幅増
大が可能となる。
との間を接続する接続線（上記導電リード）相互間の短
絡を起こし難いようにしながら、その接続線数の大幅増
大が可能となる。
［実施例〕
以下本発明の実施例について第１図（ａ）（ｂ）の要部
平面図と側断面図を用いて説明する。
平面図と側断面図を用いて説明する。
同図では、半導体チップを１で、基体（パッケージまた
は実装基板など）を２で、チップ１の電極パッドを３で
、基体２の電極パッドを４で示しである。なお平面図（
ａ）は、チップ１と基体２との間を接続する以前の状態
を示す。
は実装基板など）を２で、チップ１の電極パッドを３で
、基体２の電極パッドを４で示しである。なお平面図（
ａ）は、チップ１と基体２との間を接続する以前の状態
を示す。
チップ１の電極パッド３は、チップ１の上面にチップ１
の縁に沿って３列に配列され、また、基体２の電極パッ
ド４は、搭載したチップ１の周囲にチップ１の縁に沿っ
て３列に配列されている。
の縁に沿って３列に配列され、また、基体２の電極パッ
ド４は、搭載したチップ１の周囲にチップ１の縁に沿っ
て３列に配列されている。
そして、チップ１と基体２との間の接続は、導電リード
５ａを表面に設けた絶縁性フィルム６ａを用いて電極パ
ッド３の外側列のものと電極パッド４の内側列のものと
の間を、導電リード５ｂを表面に設けた絶縁性フィルム
６ｂを用いて電極パッド３の中央列のものと電極パッド
４の中央列のものとの間を、また、導電リード５ｃを表
面に設けた絶縁性フィルム６ｃを用いて電極パッド３の
内側列のものと電極パッド４の外側列のものとの間を接
続している。
５ａを表面に設けた絶縁性フィルム６ａを用いて電極パ
ッド３の外側列のものと電極パッド４の内側列のものと
の間を、導電リード５ｂを表面に設けた絶縁性フィルム
６ｂを用いて電極パッド３の中央列のものと電極パッド
４の中央列のものとの間を、また、導電リード５ｃを表
面に設けた絶縁性フィルム６ｃを用いて電極パッド３の
内側列のものと電極パッド４の外側列のものとの間を接
続している。
絶縁性フィルム６８〜６ｃは、角枠状をなして電極パッ
ド３と４との間に配置され、導電リード５ａ〜５ｃは、
絶縁性フィルム６ａ〜６ｃの内側と外側に延在し、内側
端部が電極パッド３にまた外側端部が電極パッド４に高
さ合わせ用のバンプを介在させて一括ボンディングされ
ている：上記延在の長さはボンディングに必要な分だけ
あれば足りることから、絶縁性フィルム６ａ〜６ｃは、
ボンディングする電極パッド３と４の列間隔に合わせて
内側と外側の間の幅を異ならせである。この導電リード
５８〜５ｃを表面に設けた絶縁性フィルム６８〜６ｃは
、例えばＴＡＢのキャリアテープを利用して作成するこ
とができる。
ド３と４との間に配置され、導電リード５ａ〜５ｃは、
絶縁性フィルム６ａ〜６ｃの内側と外側に延在し、内側
端部が電極パッド３にまた外側端部が電極パッド４に高
さ合わせ用のバンプを介在させて一括ボンディングされ
ている：上記延在の長さはボンディングに必要な分だけ
あれば足りることから、絶縁性フィルム６ａ〜６ｃは、
ボンディングする電極パッド３と４の列間隔に合わせて
内側と外側の間の幅を異ならせである。この導電リード
５８〜５ｃを表面に設けた絶縁性フィルム６８〜６ｃは
、例えばＴＡＢのキャリアテープを利用して作成するこ
とができる。
このような接続構造では、接続線数を先に説明した第２
従来例の場合の約３倍にすることができる。そして、導
電リード５８〜５ｃの配置が多層状になるがその眉間に
絶縁性フィルム６ａまたは６ｂが配置されるので、導電
リード５８〜５ｃ相互間の接触を起こす危険性が極めて
小さい。然も導電リード５８〜５ｃは、両端部を除く範
囲が絶縁性フィルム６８〜６ｃに支持されているので、
それぞれの相互間で接触を起こす危険性もない。第１図
では絶縁性フィルム６ａ〜６ｃが導電リード５８〜５ｃ
の上側になるようにしであるが、その上下を逆にするこ
とにより導電リード５８〜５ｃ相互間の接触防止を更に
効果的にすることができる。
従来例の場合の約３倍にすることができる。そして、導
電リード５８〜５ｃの配置が多層状になるがその眉間に
絶縁性フィルム６ａまたは６ｂが配置されるので、導電
リード５８〜５ｃ相互間の接触を起こす危険性が極めて
小さい。然も導電リード５８〜５ｃは、両端部を除く範
囲が絶縁性フィルム６８〜６ｃに支持されているので、
それぞれの相互間で接触を起こす危険性もない。第１図
では絶縁性フィルム６ａ〜６ｃが導電リード５８〜５ｃ
の上側になるようにしであるが、その上下を逆にするこ
とにより導電リード５８〜５ｃ相互間の接触防止を更に
効果的にすることができる。
なお、この実施例では基体２の電極パッド４を配列した
３列の列間に段差を設けであるが、その列間隔を大きく
して絶縁性フィルム６ｂ及び６ｃを若干撓ませるように
すれば上記段差は無くとも良い。
３列の列間に段差を設けであるが、その列間隔を大きく
して絶縁性フィルム６ｂ及び６ｃを若干撓ませるように
すれば上記段差は無くとも良い。
そのようにすることは、基体２が実装基板である場合に
好都合である。
好都合である。
また、実施例では電極パッド３及び４の配列の列数を３
にしたが、その列数は接続線数に応じて２または４以上
にしても良い。
にしたが、その列数は接続線数に応じて２または４以上
にしても良い。
更に、現状の通常のボンディング技術では困難であるが
、実施例を例にとって、例えば導電り−ド５ａのボンデ
ィングを絶縁性フィルム６ａ上からの操作で行うことが
可能になれば、絶縁性フィルム６８〜６ｃの幅を導電リ
ード５８〜５ｃの先端まで広げて、導電リード５８〜５
ｃ相互間の接触防止を一層完全にさせることが可能にな
り、更には、導電リード５ａ〜５ｃを設けた絶縁性フィ
ルム６８〜６ｃを一体化し絶縁性フィルム６ａ同士を連
結して、ＴＡＢ方式に準じた工程を採用することも可能
になる。
、実施例を例にとって、例えば導電り−ド５ａのボンデ
ィングを絶縁性フィルム６ａ上からの操作で行うことが
可能になれば、絶縁性フィルム６８〜６ｃの幅を導電リ
ード５８〜５ｃの先端まで広げて、導電リード５８〜５
ｃ相互間の接触防止を一層完全にさせることが可能にな
り、更には、導電リード５ａ〜５ｃを設けた絶縁性フィ
ルム６８〜６ｃを一体化し絶縁性フィルム６ａ同士を連
結して、ＴＡＢ方式に準じた工程を採用することも可能
になる。
以上説明したように本発明の構成によれば、半導体チッ
プとそのチップを搭載した基体とを有する半導体装置に
おいて、チップの電極パッドと基体の電極パッドとの間
を接続する接続線相互間の短絡を起こし難いようにしな
がら、その接続線数の大幅増大を可能にさせることがで
きて、半導体装置の一層の高集積化を容易にさせる効果
がある。
プとそのチップを搭載した基体とを有する半導体装置に
おいて、チップの電極パッドと基体の電極パッドとの間
を接続する接続線相互間の短絡を起こし難いようにしな
がら、その接続線数の大幅増大を可能にさせることがで
きて、半導体装置の一層の高集積化を容易にさせる効果
がある。
第１図（ａ）（ｂ）は実施例の要部平面図と側断面図、
第２図（ａ）（ｂ）は第１従来例の要部平面図と側断面
図、 第３図は第２従来例の側断面図、 第４図は第３従来例の側断面図、 である。 図において、 １．１１〜３１は半導体チップ、 ２．１２〜３２は基体、 ３．１３〜３３はチップの電極パッド、４．１４〜３４
は基体の電極パッド、 ５３〜５ｃは導電リード、 １５．３５はワイヤ、 ２５はリード、 ６８〜６ｃは絶縁性フィルム、 である。 ５α〜５ｃ・導電リード ６ｃＬ〜６じ １ｆ！！碍性フィルム 実施例の要部平面図とｓｆｒ面図 第 １ 図 １ １３ １１ 半」体ザップ １２ 基体１３ ＋ツブ
の電極バラ１−１４ 基体の電極パット１５ ワイ
ヤ 第１従−来＃１１の要部平面図と例断面図第２図 ２３：チップのｔ掻ノぐツＦ ２５ リード ２４・基体の電極ノぐ・ソト ３３・÷・ノブのｔ極バット 気・基体の電極バッド３
５ ワイヤ 第３従来伊１の便１断面図 第 ４ 図
第２図（ａ）（ｂ）は第１従来例の要部平面図と側断面
図、 第３図は第２従来例の側断面図、 第４図は第３従来例の側断面図、 である。 図において、 １．１１〜３１は半導体チップ、 ２．１２〜３２は基体、 ３．１３〜３３はチップの電極パッド、４．１４〜３４
は基体の電極パッド、 ５３〜５ｃは導電リード、 １５．３５はワイヤ、 ２５はリード、 ６８〜６ｃは絶縁性フィルム、 である。 ５α〜５ｃ・導電リード ６ｃＬ〜６じ １ｆ！！碍性フィルム 実施例の要部平面図とｓｆｒ面図 第 １ 図 １ １３ １１ 半」体ザップ １２ 基体１３ ＋ツブ
の電極バラ１−１４ 基体の電極パット１５ ワイ
ヤ 第１従−来＃１１の要部平面図と例断面図第２図 ２３：チップのｔ掻ノぐツＦ ２５ リード ２４・基体の電極ノぐ・ソト ３３・÷・ノブのｔ極バット 気・基体の電極バッド３
５ ワイヤ 第３従来伊１の便１断面図 第 ４ 図
Claims (1)
- 【特許請求の範囲】 半導体チップと該チップを搭載した基体とを有する半導
体装置において、 前記チップは、その電極パッドが上面に該チップの縁に
沿って２列以上に配列されており、前記基体は、その電
極パッドが前記チップの周囲に該チップの縁に沿って２
列以上に配列されており、 前記チップの電極パッドと前記基体の電極パッドとの間
の接続は、該チップ上配列の１列と該基体上配列の１列
が対をなし、各対毎に、該接続のための導電リードを表
面に設けた絶縁性フィルムが、当該対をなす列の相互間
に該フィルムを配置させて用いられていることを特徴と
する半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2038827A JPH03241849A (ja) | 1990-02-20 | 1990-02-20 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2038827A JPH03241849A (ja) | 1990-02-20 | 1990-02-20 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03241849A true JPH03241849A (ja) | 1991-10-29 |
Family
ID=12536068
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2038827A Pending JPH03241849A (ja) | 1990-02-20 | 1990-02-20 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03241849A (ja) |
-
1990
- 1990-02-20 JP JP2038827A patent/JPH03241849A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3499202B2 (ja) | 半導体装置の製造方法 | |
| JPH0479141B2 (ja) | ||
| JP2004071947A (ja) | 半導体装置 | |
| JPH06283567A (ja) | リードフレームをリードオンチップ式内部リードボンディングする方法及び装置 | |
| JP2005203775A (ja) | マルチチップパッケージ | |
| JPS62130549A (ja) | 集積回路チツプ | |
| JPS622628A (ja) | 半導体装置 | |
| JPH01137660A (ja) | 半導体装置 | |
| JPH03241849A (ja) | 半導体装置 | |
| JPH04142073A (ja) | 半導体装置 | |
| JPH04199563A (ja) | 半導体集積回路用パッケージ | |
| JPH03109760A (ja) | 半導体装置 | |
| JP2587722Y2 (ja) | 半導体装置 | |
| JPS5854646A (ja) | 混成集積回路装置 | |
| JPS6366959A (ja) | 多重リ−ドフレ−ム | |
| JPS5980957A (ja) | 半導体装置 | |
| JP2773762B2 (ja) | 半導体装置の製造方法 | |
| JP2766361B2 (ja) | 半導体装置 | |
| JPS6242441A (ja) | 集積回路装置 | |
| JPH0567646A (ja) | 半導体集積回路装置 | |
| JP3161203B2 (ja) | テープキャリアパッケージ式の半導体実装構造 | |
| JPS60101938A (ja) | 半導体装置 | |
| JPH0590335A (ja) | 半導体装置 | |
| JPH0334854B2 (ja) | ||
| JPS6094755A (ja) | 半導体装置 |