JPS5984542A - 高周波半導体集積回路 - Google Patents
高周波半導体集積回路Info
- Publication number
- JPS5984542A JPS5984542A JP57195480A JP19548082A JPS5984542A JP S5984542 A JPS5984542 A JP S5984542A JP 57195480 A JP57195480 A JP 57195480A JP 19548082 A JP19548082 A JP 19548082A JP S5984542 A JPS5984542 A JP S5984542A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- wirings
- integrated circuit
- semiconductor integrated
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/528—Geometry or layout of the interconnection structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
Landscapes
- Physics & Mathematics (AREA)
- Geometry (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Semiconductor Integrated Circuits (AREA)
- Element Separation (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は半導体集積回路、特に周波数拳信号レベルが互
に異な多信号干渉の生じやすい複数個の回路プロ、りを
同一の半導体基板上に形成する高周波半導体集積回路に
関する。
に異な多信号干渉の生じやすい複数個の回路プロ、りを
同一の半導体基板上に形成する高周波半導体集積回路に
関する。
高周波集積回路では、各回路ブロックの周波数・信号レ
ベルが異なる場合が多い。例えばカラーテレビでは影像
中間周波信号は約６０ ＭＨｚ 、音声中間周波信号は
４．５ＭＨｚ、ビデオ周波信号は６■（ｚ。
ベルが異なる場合が多い。例えばカラーテレビでは影像
中間周波信号は約６０ ＭＨｚ 、音声中間周波信号は
４．５ＭＨｚ、ビデオ周波信号は６■（ｚ。
さらに音声信号とそれぞれ周波数・信号レベルが異なる
回路ブロックにより構成されている０か＼る回路プ四、
りをできるかぎり半導体の１チツプ上に集積回路化する
努力が続けられているが、グラウンド配線あるいは電源
（Ｖｃｃ）配線を一部共通することによる共通インピー
ダンスによる信号干渉、配線間の浮遊容量による干渉、
半導体の基板を介して干渉が生じ易く、１チツプ化は困
難であったＯ 従来１チツプ化する方法として、グラウンドおよびＶｃ
ｃ ｔ’ｅ ；（ｉ！ｉｔを各回路部分からたこ足状
にポンディングパッドまで配線し、布線が共通になる部
分をなくし布綿抵抗による回路ブロック間の干渉をさけ
、あるいはグラウンドおよびＶＣＣＣＣ配回路ブ１コッ
クの間に配置し、降接する回路ブロックの電極配線間の
静電容量による干渉を減少させるレイアウトが行なわれ
ていた。しかし半導体基板を介しての回路ブロック間の
干渉に閤しての対策はなされていなかった。しかもたこ
足状配線ではレイアウト玉名の回路の配線が交叉する場
合もあり案性静電容貝による結合が生ずる。
回路ブロックにより構成されている０か＼る回路プ四、
りをできるかぎり半導体の１チツプ上に集積回路化する
努力が続けられているが、グラウンド配線あるいは電源
（Ｖｃｃ）配線を一部共通することによる共通インピー
ダンスによる信号干渉、配線間の浮遊容量による干渉、
半導体の基板を介して干渉が生じ易く、１チツプ化は困
難であったＯ 従来１チツプ化する方法として、グラウンドおよびＶｃ
ｃ ｔ’ｅ ；（ｉ！ｉｔを各回路部分からたこ足状
にポンディングパッドまで配線し、布線が共通になる部
分をなくし布綿抵抗による回路ブロック間の干渉をさけ
、あるいはグラウンドおよびＶＣＣＣＣ配回路ブ１コッ
クの間に配置し、降接する回路ブロックの電極配線間の
静電容量による干渉を減少させるレイアウトが行なわれ
ていた。しかし半導体基板を介しての回路ブロック間の
干渉に閤しての対策はなされていなかった。しかもたこ
足状配線ではレイアウト玉名の回路の配線が交叉する場
合もあり案性静電容貝による結合が生ずる。
本発明の目的は上記の欠点を除去し、半導体基板を介し
ての回路ブロック間の干渉を防ぎ、且つグラウンドおよ
びＶＣＣ配線を計画的に配置することによって、複数個
の信号干渉の生じ易い回路を一チップに集積化した高周
波半導体集積回路を提供することにある。
ての回路ブロック間の干渉を防ぎ、且つグラウンドおよ
びＶＣＣ配線を計画的に配置することによって、複数個
の信号干渉の生じ易い回路を一チップに集積化した高周
波半導体集積回路を提供することにある。
本発明による半導体集積回路は周波数または信号レベル
を異にする複数個の回路ブロックを同一半導体基板上に
形成してなり、前記回路ブロックは半導体基板と連接す
る同−伝導形の高濃度領域によって区画され、且つ各回
路ブ四ツクのグラウンド電極と接続される半導体表面の
絶縁層上の回路ブロック別の金属配線が前記高濃度領域
にオーミック接触するとともに個別に外部グラウンドポ
ンディングパッドに接続されていることを特徴とする。
を異にする複数個の回路ブロックを同一半導体基板上に
形成してなり、前記回路ブロックは半導体基板と連接す
る同−伝導形の高濃度領域によって区画され、且つ各回
路ブ四ツクのグラウンド電極と接続される半導体表面の
絶縁層上の回路ブロック別の金属配線が前記高濃度領域
にオーミック接触するとともに個別に外部グラウンドポ
ンディングパッドに接続されていることを特徴とする。
以下本発明を図面を参照して詳しく説明する。
第１図は本発明の一実施例の平面図、第２図、第３図は
第１図の実施例の一部の断面図である。それぞれ取シ扱
かう周波数および信号レベルを異にする回路ブロック＃
１〜＃６が第２図、第３図に示すようにＰ−形半導体基
板７上にＮ影領域として形成され、各回路ブロックはそ
の周辺に隣接する高濃度のＰ 影領域２２によって区画
されている。この区画は第２図の回路ブロック＃２．
＃３の間ではただ１つの領域によっているが、第３図の
回路ブロック＃４．＋５の間では２つの各ブ四ツクに肯
接する高濃度のＰ＋十形領域２２その間に存在するＮ影
領域とからなっている。これらの区画用のＰ 影領域２
２はその一端ｔ；１、Ｐ−形半導体基板７に接するとと
もに他端は半導体表面の酸化膜の窓をとおしてグラウン
ド配線１０〜１５にオーミック接続される。グラウンド
配線１０〜１５は各プロ、りから集積回路の中央部に゛
まとめ、左端にあるグラウンドボンＴイングパ、ド８に
延長させ、それぞれ個別に該パッド８に接続せしめ共通
配線になる個所はない。各プ０．／りのグラワンドは各
ブロック周線に設けた接航端子（図面で小さい正方形で
表示され−〔いる）のうちのクラランド端子を最も近接
した位置でグラウンド配属ｊに接続してなされる。
第１図の実施例の一部の断面図である。それぞれ取シ扱
かう周波数および信号レベルを異にする回路ブロック＃
１〜＃６が第２図、第３図に示すようにＰ−形半導体基
板７上にＮ影領域として形成され、各回路ブロックはそ
の周辺に隣接する高濃度のＰ 影領域２２によって区画
されている。この区画は第２図の回路ブロック＃２．
＃３の間ではただ１つの領域によっているが、第３図の
回路ブロック＃４．＋５の間では２つの各ブ四ツクに肯
接する高濃度のＰ＋十形領域２２その間に存在するＮ影
領域とからなっている。これらの区画用のＰ 影領域２
２はその一端ｔ；１、Ｐ−形半導体基板７に接するとと
もに他端は半導体表面の酸化膜の窓をとおしてグラウン
ド配線１０〜１５にオーミック接続される。グラウンド
配線１０〜１５は各プロ、りから集積回路の中央部に゛
まとめ、左端にあるグラウンドボンＴイングパ、ド８に
延長させ、それぞれ個別に該パッド８に接続せしめ共通
配線になる個所はない。各プ０．／りのグラワンドは各
ブロック周線に設けた接航端子（図面で小さい正方形で
表示され−〔いる）のうちのクラランド端子を最も近接
した位置でグラウンド配属ｊに接続してなされる。
上記の構造によってブロック図のトランジスタその他の
素子の飽和電流あるいは素子とＰ−形半導体基板７、Ｐ
ｔ形領領域２２間靜電容ｌによる電流（上記の電流を第
２図９条３図で点線で示す）があっても直ちにＰ十形領
域２２に吸収される。
素子の飽和電流あるいは素子とＰ−形半導体基板７、Ｐ
ｔ形領領域２２間靜電容ｌによる電流（上記の電流を第
２図９条３図で点線で示す）があっても直ちにＰ十形領
域２２に吸収される。
従って第２図で回路ブロック間＋２．＃３を直接流れる
前記電流はない。回路ブロック＃２の前記電流が回路プ
ロ、り＃３のグラウンド配線１２にオーミック接触して
いるＰ１形領域２２に流れるため、Ｐ＋十形領域２２僅
少な抵抗による電圧降下による回路ブロック＃２．１３
の干渉も考えられるが、Ｐ＋十形領域２２直接外部グラ
ウンドポンディングパッド８に接続し、しかも高濃度Ｐ
＋形であるから実際上殆ど干渉はない。しかし完全に干
渉を除く必要のある場所では第３図の如く、回路ブ四ツ
クに防接するＰ゛１゛１゛領域にわければ図示の如く回
路ブ宵ツク＃５の前記電流は右側のＰ＋十形領域２２介
してグラウンド配線１４に、回路プロ、り＃４の前記電
流は左側のＰ 影領域２２を介してグラウンド配線１５
に流れ、相互の干渉は全くない。すなわち半導体基板を
介しての信号干渉は区画用のＰ 影領域２２をグラウン
ド配線によジグラウンドレベルに保持することで防止す
ることができる。
前記電流はない。回路ブロック＃２の前記電流が回路プ
ロ、り＃３のグラウンド配線１２にオーミック接触して
いるＰ１形領域２２に流れるため、Ｐ＋十形領域２２僅
少な抵抗による電圧降下による回路ブロック＃２．１３
の干渉も考えられるが、Ｐ＋十形領域２２直接外部グラ
ウンドポンディングパッド８に接続し、しかも高濃度Ｐ
＋形であるから実際上殆ど干渉はない。しかし完全に干
渉を除く必要のある場所では第３図の如く、回路ブ四ツ
クに防接するＰ゛１゛１゛領域にわければ図示の如く回
路ブ宵ツク＃５の前記電流は右側のＰ＋十形領域２２介
してグラウンド配線１４に、回路プロ、り＃４の前記電
流は左側のＰ 影領域２２を介してグラウンド配線１５
に流れ、相互の干渉は全くない。すなわち半導体基板を
介しての信号干渉は区画用のＰ 影領域２２をグラウン
ド配線によジグラウンドレベルに保持することで防止す
ることができる。
次に各プロ、り回路のＶＣＣ配！ｌＡｌ６〜２１は第１
図に示すように集積回路の外周部にまとめ、それぞれ個
別にＶＣＣポンディングパッド９に接続される。従って
ＶＣＣ配線１６〜２１間の共通インピーダンスによる干
渉はない。また各回路ブロックの電源は各回路の周線に
設けた接続端子を介して、それぞれのＶＣＣ配線に接続
されるから、各回路ブロック間に配線がまたがることが
なく、配線の浮遊容量による相互干渉もない。またＶＣ
Ｃ配線１６〜２１は集積回路の外周部に、グラウンド配
線１０〜１５は集積回路の中央部にまとめられているか
ら、両者の配線浮遊容量による干渉は全くない。
図に示すように集積回路の外周部にまとめ、それぞれ個
別にＶＣＣポンディングパッド９に接続される。従って
ＶＣＣ配線１６〜２１間の共通インピーダンスによる干
渉はない。また各回路ブロックの電源は各回路の周線に
設けた接続端子を介して、それぞれのＶＣＣ配線に接続
されるから、各回路ブロック間に配線がまたがることが
なく、配線の浮遊容量による相互干渉もない。またＶＣ
Ｃ配線１６〜２１は集積回路の外周部に、グラウンド配
線１０〜１５は集積回路の中央部にまとめられているか
ら、両者の配線浮遊容量による干渉は全くない。
なお第１図に図示されていないが、半導体チップの切断
周縁部は高度の再結合領域である艇ら、集積回路全体の
電位レベル変動をさけるために、集積回路の最外周部に
集積回路をかこみ、Ｐ−形半導体基板７に接する高濃度
のＰ＋領域のコンタクト領域を設けこれを金属配線にオ
ーミック接触させ、金属配線をグラウンドポンディング
パッド８に接続する。
周縁部は高度の再結合領域である艇ら、集積回路全体の
電位レベル変動をさけるために、集積回路の最外周部に
集積回路をかこみ、Ｐ−形半導体基板７に接する高濃度
のＰ＋領域のコンタクト領域を設けこれを金属配線にオ
ーミック接触させ、金属配線をグラウンドポンディング
パッド８に接続する。
上記の実施例ではグラウンドボンデイングノくラド８
ｒ ＶＣＣポンディングパッド９はそれぞれ１個で回路
ブロックは６個であったが、回路ブロック数あるいは回
路ブロックの取り扱かう機能により前記パッドを２つ以
上にする場合もありうる。
ｒ ＶＣＣポンディングパッド９はそれぞれ１個で回路
ブロックは６個であったが、回路ブロック数あるいは回
路ブロックの取り扱かう機能により前記パッドを２つ以
上にする場合もありうる。
以上説明したように本発明による高周波半導体集積回路
は周波数・信号レベルを異にする複数個の回路ブロック
を相互の干渉ガ〈１チツプに集積化することを可能とし
たもので、カラーテレビ・通信用変復調回路など応用範
囲が広い０
は周波数・信号レベルを異にする複数個の回路ブロック
を相互の干渉ガ〈１チツプに集積化することを可能とし
たもので、カラーテレビ・通信用変復調回路など応用範
囲が広い０
第１図は本発明の一実施例の平面図、第２図。
第３図は第１図の回路の一部分の断面図である。
＃１〜＃６・・・・・・回路ブロック、７・・・・・・
Ｐ−形半導体基板、８・・・・・・外部グラウンドポン
ディングパッド、９・・・・・・ＶＣＣポンディングパ
ッド、１０〜１５・・・・・・各ブロックのグラウンド
配線、１６〜２１・・・・・・各プロ、りの■ｃｃ配線
、２２・・・・・・Ｐ 影領域。
Ｐ−形半導体基板、８・・・・・・外部グラウンドポン
ディングパッド、９・・・・・・ＶＣＣポンディングパ
ッド、１０〜１５・・・・・・各ブロックのグラウンド
配線、１６〜２１・・・・・・各プロ、りの■ｃｃ配線
、２２・・・・・・Ｐ 影領域。
Claims (1)
- 【特許請求の範囲】 １、周波数または信号レベルを異にする複数個の回路ブ
ロックを同一半導体基板上に形成してなる半導体集積回
路において、前記回路ブロックは半導体基板と接続する
同一伝導形の高濃度領域によって区画され、且つ各回路
ブロックのグラウンド電極と接続される半導体表面の絶
縁層上の回路プ四ツク別の金属配線が前記高濃度領域に
オーミック接触するとともに個別に外部グラウンドボン
ディングパッドに接続されでいることを特徴とする半導
体集積回路。 ２、半導体集積回路の外周部に電源用金属配線を設ける
ことを特徴とする特許請求の範囲第１項記載の半導体集
積回路。 ３、半導体集積回路の最外周部全周に半導体基板と連接
する同一伝導形の高濃度領域および該高濃度領域とオー
ミック接触する金属配線を備えることを特徴とする特許
請求の範囲第２項記載の半導体集積回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57195480A JPS5984542A (ja) | 1982-11-08 | 1982-11-08 | 高周波半導体集積回路 |
| US06/846,822 US4628343A (en) | 1982-11-08 | 1986-03-31 | Semiconductor integrated circuit device free from mutual interference between circuit blocks formed therein |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57195480A JPS5984542A (ja) | 1982-11-08 | 1982-11-08 | 高周波半導体集積回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5984542A true JPS5984542A (ja) | 1984-05-16 |
| JPH0151065B2 JPH0151065B2 (ja) | 1989-11-01 |
Family
ID=16341781
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57195480A Granted JPS5984542A (ja) | 1982-11-08 | 1982-11-08 | 高周波半導体集積回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US4628343A (ja) |
| JP (1) | JPS5984542A (ja) |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61240668A (ja) * | 1985-04-17 | 1986-10-25 | Sanyo Electric Co Ltd | 半導体集積回路 |
| JPS61240669A (ja) * | 1985-04-17 | 1986-10-25 | Sanyo Electric Co Ltd | 半導体集積回路 |
| JPH0223663A (ja) * | 1988-07-12 | 1990-01-25 | Sanyo Electric Co Ltd | 半導体集積回路 |
| JPH0223660A (ja) * | 1988-07-12 | 1990-01-25 | Sanyo Electric Co Ltd | リニア半導体集積回路 |
| JPH02137232A (ja) * | 1988-11-17 | 1990-05-25 | Sanyo Electric Co Ltd | 半導体集積回路 |
| JPH02110352U (ja) * | 1989-02-21 | 1990-09-04 | ||
| US5050238A (en) * | 1988-07-12 | 1991-09-17 | Sanyo Electric Co., Ltd. | Shielded front end receiver circuit with IF amplifier on an IC |
| US5155570A (en) * | 1988-06-21 | 1992-10-13 | Sanyo Electric Co., Ltd. | Semiconductor integrated circuit having a pattern layout applicable to various custom ICs |
| JP2019179840A (ja) * | 2018-03-30 | 2019-10-17 | ラピスセミコンダクタ株式会社 | 半導体装置 |
| JPWO2019065494A1 (ja) * | 2017-09-29 | 2020-06-18 | アイシン・エィ・ダブリュ株式会社 | 回路基板、回路基板の設計方法、及び半導体装置 |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4885628A (en) * | 1984-08-22 | 1989-12-05 | Hitachi, Ltd. | Semiconductor integrated circuit device |
| US4858175A (en) * | 1984-09-29 | 1989-08-15 | Kabushiki Kaisha Toshiba | Monolithic semi-custom IC having standard LSI sections and coupling gate array sections |
| JPS6344742A (ja) * | 1986-08-12 | 1988-02-25 | Fujitsu Ltd | 半導体装置 |
| KR920005863B1 (ko) * | 1988-08-12 | 1992-07-23 | 산요덴끼 가부시끼가이샤 | 반도체 집적회로 |
| US4959708A (en) * | 1988-08-26 | 1990-09-25 | Delco Electronics Corporation | MOS integrated circuit with vertical shield |
| JPH0750708B2 (ja) * | 1989-04-26 | 1995-05-31 | 株式会社東芝 | 半導体装置 |
| JP2970853B2 (ja) * | 1989-06-19 | 1999-11-02 | 株式会社日立製作所 | 半導体集積回路装置及び電子装置 |
| US5027183A (en) * | 1990-04-20 | 1991-06-25 | International Business Machines | Isolated semiconductor macro circuit |
| US5453713A (en) * | 1992-07-06 | 1995-09-26 | Digital Equipment Corporation | Noise-free analog islands in digital integrated circuits |
| JPH11214654A (ja) * | 1998-01-28 | 1999-08-06 | Mitsubishi Electric Corp | 半導体記憶装置 |
| JP4547833B2 (ja) * | 2001-05-09 | 2010-09-22 | パナソニック株式会社 | 集積回路装置 |
| US6657285B1 (en) * | 2002-07-08 | 2003-12-02 | Alcor Micro, Corp. | Semiconductor anti-interference band for integrated circuit |
| US8716834B2 (en) * | 2004-12-24 | 2014-05-06 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device including antenna |
| US20060185890A1 (en) * | 2005-02-22 | 2006-08-24 | Litton Uk Limited | Air void via tuning |
| KR100744143B1 (ko) * | 2006-07-27 | 2007-08-01 | 삼성전자주식회사 | 필름 배선 기판과 이를 이용한 반도체 칩 패키지 및 평판표시 장치 |
| KR102447435B1 (ko) | 2016-03-11 | 2022-09-23 | 삼성전자주식회사 | Emi 감소를 위한 전력 전송 네트워크를 포함하는 기판과 이를 포함하는 장치들 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| NL6901059A (ja) * | 1968-01-24 | 1969-07-28 | ||
| JPS547196B2 (ja) * | 1971-08-26 | 1979-04-04 | ||
| JPS5627962A (en) * | 1979-08-15 | 1981-03-18 | Matsushita Electric Ind Co Ltd | Integrated circuit device |
| JPS5844743A (ja) * | 1981-09-10 | 1983-03-15 | Fujitsu Ltd | 半導体集積回路 |
| US4511914A (en) * | 1982-07-01 | 1985-04-16 | Motorola, Inc. | Power bus routing for providing noise isolation in gate arrays |
-
1982
- 1982-11-08 JP JP57195480A patent/JPS5984542A/ja active Granted
-
1986
- 1986-03-31 US US06/846,822 patent/US4628343A/en not_active Expired - Lifetime
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61240669A (ja) * | 1985-04-17 | 1986-10-25 | Sanyo Electric Co Ltd | 半導体集積回路 |
| JPH0523067B2 (ja) * | 1985-04-17 | 1993-03-31 | Sanyo Electric Co | |
| JPS61240668A (ja) * | 1985-04-17 | 1986-10-25 | Sanyo Electric Co Ltd | 半導体集積回路 |
| JPH0523066B2 (ja) * | 1985-04-17 | 1993-03-31 | Sanyo Electric Co | |
| US5155570A (en) * | 1988-06-21 | 1992-10-13 | Sanyo Electric Co., Ltd. | Semiconductor integrated circuit having a pattern layout applicable to various custom ICs |
| JPH0223660A (ja) * | 1988-07-12 | 1990-01-25 | Sanyo Electric Co Ltd | リニア半導体集積回路 |
| US5050238A (en) * | 1988-07-12 | 1991-09-17 | Sanyo Electric Co., Ltd. | Shielded front end receiver circuit with IF amplifier on an IC |
| JPH0223663A (ja) * | 1988-07-12 | 1990-01-25 | Sanyo Electric Co Ltd | 半導体集積回路 |
| JPH02137232A (ja) * | 1988-11-17 | 1990-05-25 | Sanyo Electric Co Ltd | 半導体集積回路 |
| JPH088261B2 (ja) * | 1988-11-17 | 1996-01-29 | 三洋電機株式会社 | 半導体集積回路 |
| JPH02110352U (ja) * | 1989-02-21 | 1990-09-04 | ||
| JPWO2019065494A1 (ja) * | 2017-09-29 | 2020-06-18 | アイシン・エィ・ダブリュ株式会社 | 回路基板、回路基板の設計方法、及び半導体装置 |
| JP2019179840A (ja) * | 2018-03-30 | 2019-10-17 | ラピスセミコンダクタ株式会社 | 半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0151065B2 (ja) | 1989-11-01 |
| US4628343A (en) | 1986-12-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5984542A (ja) | 高周波半導体集積回路 | |
| US4314268A (en) | Integrated circuit with shielded lead patterns | |
| JPH0587977B2 (ja) | ||
| KR920005863B1 (ko) | 반도체 집적회로 | |
| JPS5852347B2 (ja) | 高耐圧半導体装置 | |
| US3983023A (en) | Integrated semiconductor circuit master-slice structure in which the insulation layer beneath unused contact terminals is free of short-circuits | |
| JPS5849637Y2 (ja) | 厚膜配線板 | |
| JPS62274761A (ja) | 集積回路装置 | |
| JPH0430541A (ja) | 半導体装置 | |
| JPS6242441A (ja) | 集積回路装置 | |
| JP3408164B2 (ja) | 半導体集積回路装置 | |
| JPS605055B2 (ja) | 半導体装置 | |
| JPH0576783B2 (ja) | ||
| JPH0362565A (ja) | 半導体装置 | |
| JPS5812343A (ja) | 半導体装置 | |
| JPH02132835A (ja) | 半導体集積回路装置 | |
| JPH08222696A (ja) | 半導体集積回路 | |
| JPS5867041A (ja) | 半導体集積回路 | |
| JPH0411751A (ja) | 誘電体分離型半導体装置 | |
| JPH0251250A (ja) | リニア半導体集積回路 | |
| JPS5931051A (ja) | 高耐圧半導体装置 | |
| JPH02137245A (ja) | 半導体集積回路 | |
| JPH04349649A (ja) | 集積回路 | |
| JPS6014452A (ja) | 高耐圧半導体集積装置 | |
| JPS61102047A (ja) | 半導体装置 |