JPS6215606A - プログラマブルコントロ−ラの実行速度確認方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、プログラマブルコントローラの実行速度を求
めるためのプログラマブルコントローラの実行速度確認
方法に関する。

［従来の技術］ プログラマブルコントローラは従来りレージ−ケンスの
置き換えとして発展してきたが、シーケンスをリレー回
路からプログラマブルコントローラに置き換える場合、
リレー回路は並列処理を行うのに対しプログラマブルコ
ントローラは直列処理を行うため、その処理方式に大き
な差違がある。従って、シーケンスの内容によっては置
き換えに当りプログラマブルコントローラの処理速度す
なわちプログラムメモリ〆に格納されたプログラムを実
行する時間から次に実行するまでに要する時間（１サイ
クルの時間）を把握し、その通常値、最小値、最大値を
知っておく必要がある。

このようなプログラマブルコントローラの実行速度確認
方法としては、特開昭５９−１８２１２号に開示された
ものがある。

［発明が解決しようとする問題点］ しかしながら、このような実行速度確認方式においては
、 （１）第５図に示すような多数のジャンプ命令（命令“
Ｊ”）を含むプログラムからある特定経路を選択して算
出するのは非常に煩雑である。

（２）一定時間と仮定している入出力処理や自己診断処
理についても厳密には入出カリトライ回数や自己診断項
目が変化するので一定とはみなせず、計算値と実際の時
間とが異なる。

という問題があった。

［問題を解決するための手段］ 本発明はかかる従来の問題点を解決し、ｌサイクルの実
行速度を容易にかつ正確に確認できるようになし、以て
リレー回路との相違を考慮した最適なシステム設計を行
えるプログラマブルコントローラの実行速度確認方法を
提供することを目的とする。

そのため、本発明では、計時手段と、プログラムの１サ
イクルの実行時間の最小値および最大値を格納するため
の記憶手段とを具え、１サイクル毎に計時手段を読取っ
て当該ｌサイクルの実行時間現在値とし、当該読取られ
た実行時間現在値を記憶手段に格納された最小値および
最大値と比較し、それぞれの値を越えていたときには最
小値または最大値を更新することを特徴とする。

［作　用］ すなわち、本発明によれば実際にかかるプログラムの１
サイクルの実行時間を計測し、その計測値に基づいて実
行時間の最大値や最小値を求めるようにしたので、プロ
グラマブルコントローラの実行速度を容易かつ正確に把
握できるようになる。

［実施例］ 以下、図面を参照して本発明の詳細な説明する。

第１図は本発明を適用可能なプログラマブルコントロー
ラの概略構成の一例を示すものである。

図においてｌはＧＰＵ、２はシステム全体を制御するプ
ログラムを格納する領域および作業領域を有するシステ
ムメモリ、３はユーザが作成したプログラムを格納する
ユーザプログラムメモリ、４は入出力信号のバッファや
演算結果の一時記憶等として使用されるデータメモリ、
５は操作キーや表示器を有するプログラムローダ、６は
入力カード群を含む入力部、７は出力カード群を含む出
力部である。そしてかかる構成のプログラマブルコント
ローラには入力部６および出力部７を介して、それぞれ
、リミットスイッチ等の入力機器群８および電磁開閉器
等の出力機器群９が接続される。

また、プログラムローダ５はプログラマブルコントロー
ラ本体に内蔵されたり、あるいはコネクタを介してプロ
グラマブルコントローラ本体に着脱自在に取付けられる
ことにより、プログラム時やモニタ時においてプログラ
マブルコントローラに電気的に接続される。

このような構成のプログラマブルコントローラは、プロ
グラムローダ５によりユーザプログラムメモリ３に格納
されたプログラムを、システムメモリ２に格納されたシ
ステムプログラムに従って常時繰返し実行し、入力部６
、出力部７、データメモリ４およびＣＰＵ　１の間でデ
ータの授受を行いつつ、入力機器群８の状態に応じて出
力機器群９を制御していく。

第２図は本発明で使用するメモリ領域の一例を示したも
ので、例えばシステムメモリ２の作業領域に設けておく
ことができる。ここで、Ｆｌは定周期割込みで起動され
る第３図のような手順で＋１歩進されるカウンタとして
の領域であり１時間計測用タイマとして使用する。但し
、もちろんこの時間計測用タイマはハードウェアによる
タイマであってもよいのは言うまでもない、　Ｆ２は１
サイクルにおいてタイマＦ１の実測により得られた実行
速度（実行時間）現在値、Ｆ３およびＦ４はそれぞれ、
得られた実行速度（実行時間）の最小値および最大値で
ある。

第４図は本発明方法の一実施例を示す処理手順であり、
例えばシステムメモリ２に格納しておくことができる０
図において、ステップＳ１はシーケンス演算を始めるに
あたって行う初期処理、ステップＳ８．Ｓ９およびＳ１
０は、それぞれ、ユーザプログラムメモリ３に格納され
たシーケンス演算処理、入出力処理および自己診断処理
を起動し実行させる処理である。これらシーケンス演算
処理ステップＳ８、入出力処理ステップＳ９および自己
診断処理ステップＳｌＯは、前述のように、シーケンス
制御の状態に応じて変化するものである。そこで、本例
においては、ステップＳ１と５８との間にステップ８２
〜Ｓ７の処理を介挿し、そのような変化に対応できるよ
うにする。

ステップＳ２においては、カウンタ値Ｆ１を読みとって
実行速度現在値Ｆ２の格納領域に格納する。

ステップＳ３においては、次の１サイクルの実行時間を
計測するためにカウンタ値Ｆ１の内容をクリアする０次
にステップＳ４およびＳ５において、得られた実行速度
現在値Ｆ２と実行速度最小値Ｆ３とを比較し、現在値く
最小値であるときには、現在値Ｆ２の内容を最小値Ｆ３
として最小値Ｆ３の格納領域を書換える。

ステップＳ６およびＳ７においては、実行速度現在値Ｆ
２と実行速度最大値Ｆ４とを比較し、現在値〉最大値で
あるときには、現在値Ｆ２を最大値Ｆ４の格納領域に転
送する。

而して、このように得られた実行速度現在値Ｆ２、実行
速度最小値Ｆ３および実行速度最大値Ｆ４を、例えばロ
ーダ５の表示器上に表示することにより、ユーザによる
システム設計に供すればよい。

なお、本例においては、実行速度最小値および最大値を
プログラマブルコントローラ本体内で求めるようにした
が、ローダにより現在値を繰返し読み出して最小値およ
び最大値を求めるようにしてもよい。

［発明の効果］ 以上説明したように１本発明によれば、プログラマブル
コントローラにおいて、実際にシーケス制御の１サイク
ルに要する時間を計測し、その最小値および最大値を求
めるようにしたので、プログラムの内容によらずその実
行速度を容易にかつ正確に把握できるようになり、従っ
てリレー回路をプログラマブルコントローラに置き換え
てシステム設計を行うような場合、処理速度を考慮し、
その使用限弄を認識した最適設計が可能となる。

【図面の簡単な説明】

第１図は本発明方法を適用可能なプログラマブ・ルコン
トローラの概略構成の一例を示すブロック図、　　　“ 第２図は本発明方法によるメモリの使用態様の一例を示
す線図。 第３図は本発明方法に適用可能なタイマとして、ソフト
ウェアによるタイマの一例を示すフローチャート、 第４図は本発明方法の一実施例を示すフローチャート、 第５図はプログラマブルコントローラのシーケンスプロ
グラムの一例を示す説明図である。 ｌ・・・ＣＰＵ、 ２・・・システムメモリ、 ３・・・ユーザプログラムメモリ、 ４・・・データメモリ、 ５・・・プログラムローダ、 ６・・・入力部１ 、７・・・出力部、 ８・・・入力機器、 ９・・・出力機器、 Ｆｌ・・・カウンタ。 Ｆ２・・・実行速度現在値。 Ｆ３・・・実行速度最小値。 Ｆ４・・・実行速度最大値。 第３図 第４図

Claims (1)

1. 【特許請求の範囲】 計時手段と、プログラムの１サイクルの実行時間の最小
   値および最大値を格納するための記憶手段とを具え、 前記１サイクル毎に前記計時手段を読取って当該１サイ
   クルの実行時間現在値とし、当該読取られた実行時間現
   在値を前記記憶手段に格納された最小値および最大値と
   比較し、それぞれの値を越えていたときには前記最小値
   または前記最大値を更新することを特徴とするプログラ
   マブルコントローラの実行速度確認方法。