JPS60247709A - プログラマブル・コントロ−ラ - Google Patents
プログラマブル・コントロ−ラInfo
- Publication number
- JPS60247709A JPS60247709A JP10418284A JP10418284A JPS60247709A JP S60247709 A JPS60247709 A JP S60247709A JP 10418284 A JP10418284 A JP 10418284A JP 10418284 A JP10418284 A JP 10418284A JP S60247709 A JPS60247709 A JP S60247709A
- Authority
- JP
- Japan
- Prior art keywords
- timer
- instruction
- speed
- clock
- programmable controller
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B19/00—Programme-control systems
- G05B19/02—Programme-control systems electric
- G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
- G05B19/05—Programmable logic controllers, e.g. simulating logic interconnections of signals according to ladder diagrams or function charts
- G05B19/054—Input/output
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B2219/00—Program-control systems
- G05B2219/10—Plc systems
- G05B2219/15—Plc structure of the system
- G05B2219/15049—Timer, counter, clock-calendar, flip-flop as peripheral
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B2219/00—Program-control systems
- G05B2219/10—Plc systems
- G05B2219/15—Plc structure of the system
- G05B2219/15105—Hardwired logic to accelerate, speed up execution of instructions
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Automation & Control Theory (AREA)
- Programmable Controllers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(発明の分野)
この発明は、プログラマブル・コントローラに係り、特
にタイマ命令処理の技術に関する。
にタイマ命令処理の技術に関する。
(発明の背景)
周知のように、プログラマブル・コントローラは、1サ
イクルタイム内で行なわれる動作、すなわち制御入力信
号の入力状態を取込む入力更新の動作、ユーザプログラ
ムメモリに格納された一連のユーザ命令についての実行
処理の動作、その処理結果に基づき制御出力信号の出力
状態を更新する出力更新動作およびユーザの便宜のため
に行なうモニタ処理などのサービス処理の動作をマイク
ロプロセッサにより実現し、各種の機械装置やプラント
のシーケンス制御を行なうものであり、ユーザ命令には
各種時限を管理する複数のタイマ命令が含まれている。
イクルタイム内で行なわれる動作、すなわち制御入力信
号の入力状態を取込む入力更新の動作、ユーザプログラ
ムメモリに格納された一連のユーザ命令についての実行
処理の動作、その処理結果に基づき制御出力信号の出力
状態を更新する出力更新動作およびユーザの便宜のため
に行なうモニタ処理などのサービス処理の動作をマイク
ロプロセッサにより実現し、各種の機械装置やプラント
のシーケンス制御を行なうものであり、ユーザ命令には
各種時限を管理する複数のタイマ命令が含まれている。
従来のプログラマブル・コントローラにおけるタイマ命
令の処理方法はセンス方式によるのが一般である。この
センス方式は、ユーザプログラムメモリからタイマ命令
が読み出されたときタイマクロックをセンスし、前回と
今回のサイクルタイムにおけるタイマクロックのステー
タスを比較し、変化があればタイマカウンタを更新する
方式で、ある。
令の処理方法はセンス方式によるのが一般である。この
センス方式は、ユーザプログラムメモリからタイマ命令
が読み出されたときタイマクロックをセンスし、前回と
今回のサイクルタイムにおけるタイマクロックのステー
タスを比較し、変化があればタイマカウンタを更新する
方式で、ある。
従って、このセンス方式では、タイマカウンタの更新サ
イクル、すなわちタイマクロツタの周期は原理上プログ
ラマブル・コントローラのサイクルタイムより短くはで
きない。例えば、プログラマブル・コントローラのサイ
クルタイムを100m5とすると、1001118以下
の時限を扱うタイマ命令の処理は不可能ということにな
る。
イクル、すなわちタイマクロツタの周期は原理上プログ
ラマブル・コントローラのサイクルタイムより短くはで
きない。例えば、プログラマブル・コントローラのサイ
クルタイムを100m5とすると、1001118以下
の時限を扱うタイマ命令の処理は不可能ということにな
る。
また、タイマクロックとサイクルタイムは非同期である
ので、タイマクロックの周期がサイクルタイムに近付く
と、タイマクロックのセンスを誤る。すなわちミスカウ
ントすることがあり、この点からもセンス方式で扱える
時限に一定の限界がある。
ので、タイマクロックの周期がサイクルタイムに近付く
と、タイマクロックのセンスを誤る。すなわちミスカウ
ントすることがあり、この点からもセンス方式で扱える
時限に一定の限界がある。
ところが、近年機械装置の高速化に伴い、プログラマブ
ル・コントローラのサイクルタイムよりも短い時限を扱
えるタイマ命令も混在させる必要が生じ、その処理方法
が問題となってきた。
ル・コントローラのサイクルタイムよりも短い時限を扱
えるタイマ命令も混在させる必要が生じ、その処理方法
が問題となってきた。
この問題は、プログラマブル・コントローラのサイクル
タイムを相対的に短くすれば解決できるし、また技術的
には可能である。すなわち、アクセスタイムの短い高速
メモリを採用し、高速システムクロック発生回路などの
適宜なハードウェアでサポートすればよい。
タイムを相対的に短くすれば解決できるし、また技術的
には可能である。すなわち、アクセスタイムの短い高速
メモリを採用し、高速システムクロック発生回路などの
適宜なハードウェアでサポートすればよい。
しかし、このようにするとユーザの費用負担が増大する
ので好ましくない。
ので好ましくない。
そこで、プログラマブル・コントローラのサイクルタイ
ムよりも短い周期のタイマクロックをマイクロプロセッ
サの割込ポートに入力させ、タイマ命令の処理を割込処
理によって行なう−とが考えられる。
ムよりも短い周期のタイマクロックをマイクロプロセッ
サの割込ポートに入力させ、タイマ命令の処理を割込処
理によって行なう−とが考えられる。
これは通常のサイクルタイム内では入力条件が成立した
タイマ命令を記憶しておき、タイマクロックによる割込
が受付【プられると、入力条件が成立したタイマ命令に
ついての処理を行なうようにするのである。
タイマ命令を記憶しておき、タイマクロックによる割込
が受付【プられると、入力条件が成立したタイマ命令に
ついての処理を行なうようにするのである。
このようにすれば、タイマクロック、の周期はプログラ
マブル・コントローラのサイクルタイムとは無関係に任
意に設定できるので、高速応答が要求される機械装置に
対処させることができる。。
マブル・コントローラのサイクルタイムとは無関係に任
意に設定できるので、高速応答が要求される機械装置に
対処させることができる。。
しかし、割込処理による場合は、入力条件が成立したタ
イマ命令には時限の長いものと短いものとがあり、これ
らすべてについて割込処理を行なうと、プログラマブル
・コントローラのサイクルタイムに加算される割込処理
時間は無視できないほど大きなものとなり、結果的には
プログラマブル・コントローラの応答速度の低下を招く
という問題がある。
イマ命令には時限の長いものと短いものとがあり、これ
らすべてについて割込処理を行なうと、プログラマブル
・コントローラのサイクルタイムに加算される割込処理
時間は無視できないほど大きなものとなり、結果的には
プログラマブル・コントローラの応答速度の低下を招く
という問題がある。
(発明の目的)
この発明は、プログラマブル・コントローラのサイクル
タイムよりも長い時限を扱うタイマ命令と短い時限を扱
うタイマ命令とが混在する場合において、これらのタイ
マ命令の処理をプログラマブル・コントローラの応答速
度を低下させることなく行なえるようにすることを目的
とする。
タイムよりも長い時限を扱うタイマ命令と短い時限を扱
うタイマ命令とが混在する場合において、これらのタイ
マ命令の処理をプログラマブル・コントローラの応答速
度を低下させることなく行なえるようにすることを目的
とする。
(発明の構成と効果)
上記目的を達成するために、この発明は、ユーザプログ
ラムメモリに格納された一連のユーザ命令をマイクロプ
ロセッサによりサイクリックに実行するプログラマブル
・コントローラであって;前記一連のユーザ命令の実行
サイクルよりも短い周期の高速タイマクロックおよび長
い周期の低速タイマクロックをそれぞれ発生するタイマ
クロック発生回路と;ユーザプログラムの実行に先だっ
て行なわれるイニシャル処理において、一連のユ−ザ命
令から所定の識別情報に基づいて高速タイマ命令を検索
するとともに、各高速タイマ命令と当該タイマ命令の入
力条件成立情報との関係を示すテーブルを作成する検索
手段と;ユーザ命令の実行中に低速タイマ命令が解読さ
れるのに応答して、該タイマ命令の入力条件が成立して
いることを条件に前記低速タイマクロックをセンスして
所定のカウント処理を実行し、かつ高速タイマ命令が解
読されるのに応答して、該タイマ命令の入力条件成立の
有無を前記テーブルの該当エリアに記憶させる通常タイ
マ処理と;前記高速タイマクロックでマイクロプロセッ
サに割込がかかるのに応答して、前記テーブルの各タイ
マエリアをチェックし、入力条件が成立したタイマにつ
いてのみ所定のカウント処理を実行する割込タイマ処理
とを備えたことを特徴とする。
ラムメモリに格納された一連のユーザ命令をマイクロプ
ロセッサによりサイクリックに実行するプログラマブル
・コントローラであって;前記一連のユーザ命令の実行
サイクルよりも短い周期の高速タイマクロックおよび長
い周期の低速タイマクロックをそれぞれ発生するタイマ
クロック発生回路と;ユーザプログラムの実行に先だっ
て行なわれるイニシャル処理において、一連のユ−ザ命
令から所定の識別情報に基づいて高速タイマ命令を検索
するとともに、各高速タイマ命令と当該タイマ命令の入
力条件成立情報との関係を示すテーブルを作成する検索
手段と;ユーザ命令の実行中に低速タイマ命令が解読さ
れるのに応答して、該タイマ命令の入力条件が成立して
いることを条件に前記低速タイマクロックをセンスして
所定のカウント処理を実行し、かつ高速タイマ命令が解
読されるのに応答して、該タイマ命令の入力条件成立の
有無を前記テーブルの該当エリアに記憶させる通常タイ
マ処理と;前記高速タイマクロックでマイクロプロセッ
サに割込がかかるのに応答して、前記テーブルの各タイ
マエリアをチェックし、入力条件が成立したタイマにつ
いてのみ所定のカウント処理を実行する割込タイマ処理
とを備えたことを特徴とする。
この構成によれば、プログラマブル・コントローラのサ
イクルタイムよりも長い時限を扱う低速タイマ命令は通
常のセン方式によるタイマ処理とし、プログラマブル・
コントローラのサイクルタイムよりも短い時限を扱う高
速タイマ命令は、入力条件が成立しているもののみを割
込処理によるタイマ処理としたので、プログラマブル・
コントローラのサイクルタイムは現状のままで、すなわ
ちユーザに費用負担を強いることな(、高速応答が要求
される機械装置に充分対応できるプログラマブル・コン
トローラを提供できる。
イクルタイムよりも長い時限を扱う低速タイマ命令は通
常のセン方式によるタイマ処理とし、プログラマブル・
コントローラのサイクルタイムよりも短い時限を扱う高
速タイマ命令は、入力条件が成立しているもののみを割
込処理によるタイマ処理としたので、プログラマブル・
コントローラのサイクルタイムは現状のままで、すなわ
ちユーザに費用負担を強いることな(、高速応答が要求
される機械装置に充分対応できるプログラマブル・コン
トローラを提供できる。
(実施例の説明)
第1図はこの発明の一実施例に係るプログラマブル・コ
ントローラの基本構成を示すブロック図である。
ントローラの基本構成を示すブロック図である。
このプログラマブル・コントローラは、マイクロプロセ
ッサ1を中心に構成され、マイクロプロセッサ1の割部
動作を規定するシステムプログラムを格納するROM2
と、例えば第2図に示す如き継電器ラダー図形式で表わ
されるユーザプログラムが格納されるユーザプログラム
メモリ(UPM)3と、外部入出力機器との信号授受を
なす入出力回路(IOC>’!と、マイクロプロセッサ
1がシステムプログラムに従って動作する際に各種可変
データを一時格納するワーキングメモリとして利用され
、第3図に示す如きテーブルが設けられるRAM5と、
IC)C4に対応した入出力データのバッファメモリと
なる入出カメモリ(IOM)6と、マイクロプロセッサ
1に各種の動作指令を与えるとともに、この発明に係る
高速タイマ命令と低速タイマ命令を含むユーザプログラ
ムの作成入力等に使用されるキーボードおよびモニタ表
示等のための表示器を備える操作部7と、この発明のた
めに特に設けたタイマクロック回路8とを備える。
ッサ1を中心に構成され、マイクロプロセッサ1の割部
動作を規定するシステムプログラムを格納するROM2
と、例えば第2図に示す如き継電器ラダー図形式で表わ
されるユーザプログラムが格納されるユーザプログラム
メモリ(UPM)3と、外部入出力機器との信号授受を
なす入出力回路(IOC>’!と、マイクロプロセッサ
1がシステムプログラムに従って動作する際に各種可変
データを一時格納するワーキングメモリとして利用され
、第3図に示す如きテーブルが設けられるRAM5と、
IC)C4に対応した入出力データのバッファメモリと
なる入出カメモリ(IOM)6と、マイクロプロセッサ
1に各種の動作指令を与えるとともに、この発明に係る
高速タイマ命令と低速タイマ命令を含むユーザプログラ
ムの作成入力等に使用されるキーボードおよびモニタ表
示等のための表示器を備える操作部7と、この発明のた
めに特に設けたタイマクロック回路8とを備える。
周知のように、この種のプログラマブル・コントローラ
におけるユーザプログラムの実行動作は、UPM3から
ユーザ命令を順次読出し、各ユーザ命令に従ってl0M
6に格納されている入出力データを参照して演算処理を
し、その処理結果に基づいてl0M6の所定の出力デー
タを更新することである。
におけるユーザプログラムの実行動作は、UPM3から
ユーザ命令を順次読出し、各ユーザ命令に従ってl0M
6に格納されている入出力データを参照して演算処理を
し、その処理結果に基づいてl0M6の所定の出力デー
タを更新することである。
そして、このような一連のユーザ命令の実行とは別の時
間帯において、l0C4の入力ポートに与えられる入力
データを一括してl0M6の所定エリアに書込む入力更
新の動作と、l0M6の所定エリアの出力データを一括
してl0C4の出力ボートに送出する出力更新の動作が
行なわれる。
間帯において、l0C4の入力ポートに与えられる入力
データを一括してl0M6の所定エリアに書込む入力更
新の動作と、l0M6の所定エリアの出力データを一括
してl0C4の出力ボートに送出する出力更新の動作が
行なわれる。
また、さらに別の時間帯において、ROM2に格納した
システムサービス処理プログラムを適宜必要に応じて読
出し、入出力モニタ、ユーザプログラムの修正等の各種
の動作(システムサービス)が行なわれる。
システムサービス処理プログラムを適宜必要に応じて読
出し、入出力モニタ、ユーザプログラムの修正等の各種
の動作(システムサービス)が行なわれる。
このように、プログラマブル・コントローラは、R’O
M2に格納されたシステムプログラムをマイクロプロセ
ッサ1が実↑テすることにより、入力更新処理、ユーザ
プログラム実行処理、出力更新処理およびシステムサー
ビス処理等をサイクリックに行なうものである。
M2に格納されたシステムプログラムをマイクロプロセ
ッサ1が実↑テすることにより、入力更新処理、ユーザ
プログラム実行処理、出力更新処理およびシステムサー
ビス処理等をサイクリックに行なうものである。
この発明においては、UPM3に格納されるユーザプロ
グラムは、例えば第2図に示すように、TIMとTIM
Hの2つのタイマ命令を有する。
グラムは、例えば第2図に示すように、TIMとTIM
Hの2つのタイマ命令を有する。
TIMは上述したプログラマブル・コントローラのサイ
クルタイムよりも長い時限を扱う低速タイマ命令であり
、TIMHは短い時限を扱う高速タイマ命令である。
クルタイムよりも長い時限を扱う低速タイマ命令であり
、TIMHは短い時限を扱う高速タイマ命令である。
図示の例では、プログラマブル・コントローラのサイク
ルタイムは1001113で、TIMloは設定時限が
500m5.TIMH20は設定時限が50m5.TI
M30は設定時限が800m5およびTT M )−I
I!1. Oは設定時限が8Qmsであることを示し
ている。
ルタイムは1001113で、TIMloは設定時限が
500m5.TIMH20は設定時限が50m5.TI
M30は設定時限が800m5およびTT M )−I
I!1. Oは設定時限が8Qmsであることを示し
ている。
これらのタイマ命令はリレー10.20.30および4
0がONL、たどき、入力条件が成立し各時限の管理を
行なうことは良く知られている通りである。
0がONL、たどき、入力条件が成立し各時限の管理を
行なうことは良く知られている通りである。
第8図は操作部7に備えるキーボードを示すもので、命
令語キーとして特にTIMキーとTrMHキーとを設け
である。TIMキーが操作されると、タイマ命令のオペ
ランドに低速タイマ命令であることを示す符号が設定さ
れ、TIMHキーが操作されると同様にタイマ命令のオ
ペランドに高速タイマ命令であることを示す符号が設定
される。
令語キーとして特にTIMキーとTrMHキーとを設け
である。TIMキーが操作されると、タイマ命令のオペ
ランドに低速タイマ命令であることを示す符号が設定さ
れ、TIMHキーが操作されると同様にタイマ命令のオ
ペランドに高速タイマ命令であることを示す符号が設定
される。
この識別符号によって、UPM3から読出したタイマ命
令が高速タイマ命令であるか低速タイマ命令であるかの
判別が行なわれる。なお、この操作部7は、プログラマ
ブル・コントローラの機種。
令が高速タイマ命令であるか低速タイマ命令であるかの
判別が行なわれる。なお、この操作部7は、プログラマ
ブル・コントローラの機種。
規模に応じて本体組込式と別置式のものとがあることは
周知の通りである。
周知の通りである。
このような2つのタイマ命令の処理を行なうために、タ
イマクロック発生回路Ωは、サイクルタイムよりも短い
周期の高速タイマクロックTCHを発生するクロック発
生回路8aと、クロック発生回路8aの出力を適宜分周
して、サイクルタイムよりも長い周期の低速タイマクロ
ックT O’Lを発生する分周回路8bとを備える。
イマクロック発生回路Ωは、サイクルタイムよりも短い
周期の高速タイマクロックTCHを発生するクロック発
生回路8aと、クロック発生回路8aの出力を適宜分周
して、サイクルタイムよりも長い周期の低速タイマクロ
ックT O’Lを発生する分周回路8bとを備える。
TCHはマイクロプロセッサ1の割込ポート■1に、T
CLは制御ポートI2にそれぞれ入力される。この実施
例では、T CHの周期はiQ+nsであり、TCLの
周期はサイクルタイムと等しい100m5である。
CLは制御ポートI2にそれぞれ入力される。この実施
例では、T CHの周期はiQ+nsであり、TCLの
周期はサイクルタイムと等しい100m5である。
さらに、第3図は上述した2つのタイマ命令を処理する
ために、RAMに設けられるテーブルを示す。第3図(
a )に示すタイマ管理テーブル31は、ユーザプログ
ラムの実行時に作成されるもので、UPM3から読み出
されるタイマ命令の順序に従ってアドレスZ、Z+1.
・・・・・・、Z+nが定められ、各アドレスにはタイ
マカウンタエリアとタイムアツプフラグ(TUP)エリ
アが共通に設けられる。そして、低速タイマ命令TIM
についてはそのアドレスにクロックフラグ<CF)エリ
アが、また高速タイマ命令TIMHについてはそのアド
レスにタイマイネーブルフラグ(TEN)エリアがそれ
ぞれ設けられる。
ために、RAMに設けられるテーブルを示す。第3図(
a )に示すタイマ管理テーブル31は、ユーザプログ
ラムの実行時に作成されるもので、UPM3から読み出
されるタイマ命令の順序に従ってアドレスZ、Z+1.
・・・・・・、Z+nが定められ、各アドレスにはタイ
マカウンタエリアとタイムアツプフラグ(TUP)エリ
アが共通に設けられる。そして、低速タイマ命令TIM
についてはそのアドレスにクロックフラグ<CF)エリ
アが、また高速タイマ命令TIMHについてはそのアド
レスにタイマイネーブルフラグ(TEN)エリアがそれ
ぞれ設けられる。
一方第3図(b)に示すアドレス登録テーブル32はユ
ーザプログラムの実行に先立つイニシャル処理として作
成されるもので、タイマ管理テーブル31の各アドレス
の中で、高速タイマ命令TIM)−1に対応するアドレ
スがすべて格納される。
ーザプログラムの実行に先立つイニシャル処理として作
成されるもので、タイマ管理テーブル31の各アドレス
の中で、高速タイマ命令TIM)−1に対応するアドレ
スがすべて格納される。
図示の例ではタイマ管理テーブル31のアドレスZ+1
.2+4.−、Z+lI+が高速タイマ命令TIMHに
対応するもので、それらが順番にアドレスY、Y+1.
・・・、Y+nにそれぞれ格納されている。
.2+4.−、Z+lI+が高速タイマ命令TIMHに
対応するもので、それらが順番にアドレスY、Y+1.
・・・、Y+nにそれぞれ格納されている。
以下、フローチャートに従って動作を説明する。
第4図はマイクロプロセッサ1が実行するシステムプロ
グラムのフローチャートを示す。最初のステップ(10
)では周知のイニシャル処理が行なわれるが、このイニ
シャル処理において第5図に示す如きルーチンが実行さ
れ、アドレス登録テーブル32が作成される。
グラムのフローチャートを示す。最初のステップ(10
)では周知のイニシャル処理が行なわれるが、このイニ
シャル処理において第5図に示す如きルーチンが実行さ
れ、アドレス登録テーブル32が作成される。
第5図において、まずプログラムカウンタPCをUPM
3の先頭アドレスにセットするとともに、テーブルポイ
ンタTPをアドレス登録テーブル32の先頭アドレスに
セットしくステップ100)、UPM3から1命令を読
み出す(ステップ1o1)END命令ではないので(ス
テップ102)、ステップ<103)に進み読出したタ
イマ命令が高速タイマ命令であるか否かを判断する。
3の先頭アドレスにセットするとともに、テーブルポイ
ンタTPをアドレス登録テーブル32の先頭アドレスに
セットしくステップ100)、UPM3から1命令を読
み出す(ステップ1o1)END命令ではないので(ス
テップ102)、ステップ<103)に進み読出したタ
イマ命令が高速タイマ命令であるか否かを判断する。
高速タイマ命令でなければステップ(106)に進み、
プログラムカウンタPCを歩進してステップ(101)
に戻る。
プログラムカウンタPCを歩進してステップ(101)
に戻る。
読出したタイマ命令が高速タイマ命令であると、ステッ
プ(103)からステップ(104)に進み、その高速
タイマ命令に対応するタイマ管理テーブル31のアドレ
スをアドレス登録テーブル32の所定アドレスに格納す
るとともに、テーブルポインタTPを歩進しくステップ
105) 、ステップ<106)に進む。
プ(103)からステップ(104)に進み、その高速
タイマ命令に対応するタイマ管理テーブル31のアドレ
スをアドレス登録テーブル32の所定アドレスに格納す
るとともに、テーブルポインタTPを歩進しくステップ
105) 、ステップ<106)に進む。
以上の各ルーチンを繰り返し実行することにより、LJ
PM3に格納される高速タイマ命令のすべてを検索し、
各高速タイマ命令に対応するタイマ管理テーブル31の
アドレスをアドレス登録テーブル32に格納し、END
命令が検出されるとくステップ102)ステップ(10
,7>に進み、テーブルポインタTPの最終内容A(図
示の例ではアドレスY十〇)をRA’M5の所定エリア
に格納し、ステップ(20)に進む。
PM3に格納される高速タイマ命令のすべてを検索し、
各高速タイマ命令に対応するタイマ管理テーブル31の
アドレスをアドレス登録テーブル32に格納し、END
命令が検出されるとくステップ102)ステップ(10
,7>に進み、テーブルポインタTPの最終内容A(図
示の例ではアドレスY十〇)をRA’M5の所定エリア
に格納し、ステップ(20)に進む。
次いで、操作部7に設けられるキーボードからのキー人
力信号を読取(ステップ20)、そのキー人力信号に応
じたシステムサービス処理を行なうとともに(ステップ
30)、上述した入力更新の動作を行ない(ステップ4
0)、操作部7からの指令が実行モードであるか否かを
判断する(ステップ50)。
力信号を読取(ステップ20)、そのキー人力信号に応
じたシステムサービス処理を行なうとともに(ステップ
30)、上述した入力更新の動作を行ない(ステップ4
0)、操作部7からの指令が実行モードであるか否かを
判断する(ステップ50)。
その結果、実行モードでなければステップ(60)に進
み、IC)C4の出力ポートの出力状態をリセットして
ステップ(20)に戻る。また、実行モードであればス
テップ(70)に進み、プログラムカウンタPCをUP
M3の先頭アドレスにセットし、以下に説明するユーザ
プログラムの実行ルーチンに移行する。
み、IC)C4の出力ポートの出力状態をリセットして
ステップ(20)に戻る。また、実行モードであればス
テップ(70)に進み、プログラムカウンタPCをUP
M3の先頭アドレスにセットし、以下に説明するユーザ
プログラムの実行ルーチンに移行する。
ま−ず、UPM3から1命令を読出すくステップ80)
。END命令ではないので(ステップ90)、ステップ
(100)に進み、その命令についての実行処理を行な
う。このステップ(100)のルーチンにおいて、タイ
マ命令に関しては第6図に示すフローチャートに従って
その処理が行なわれる。
。END命令ではないので(ステップ90)、ステップ
(100)に進み、その命令についての実行処理を行な
う。このステップ(100)のルーチンにおいて、タイ
マ命令に関しては第6図に示すフローチャートに従って
その処理が行なわれる。
ステップ100での処理が終了すると、プログラムカウ
ンタPCの内容が歩進されるが(ステップ110)、マ
イクロプロセッサ1の割込ボート11には高速タイマク
ロック丁CHが入力されているので、高速タイマクロッ
クTCHが検出されると(ステップ120) 、次の命
令読出しのルーチン(ステップ80)へは移行せず、ス
テップ(130)の割込処理ルーチン(第7図に示す)
に移行し、割込処理が終了すると(ステップ140)、
ステップ80に進み次の命令を読み出す。
ンタPCの内容が歩進されるが(ステップ110)、マ
イクロプロセッサ1の割込ボート11には高速タイマク
ロック丁CHが入力されているので、高速タイマクロッ
クTCHが検出されると(ステップ120) 、次の命
令読出しのルーチン(ステップ80)へは移行せず、ス
テップ(130)の割込処理ルーチン(第7図に示す)
に移行し、割込処理が終了すると(ステップ140)、
ステップ80に進み次の命令を読み出す。
以上のルーチンが繰り返し実行されて、ステップ(90
)でEND命令が検出されるとステップ(150)に進
み、上述した出力更新の動作を行ないステップ(20)
に戻る。プログラマブル・コントローラでは以上のサイ
クルを1サイクルタイムとして、これを繰り返し実行す
るのである。
)でEND命令が検出されるとステップ(150)に進
み、上述した出力更新の動作を行ないステップ(20)
に戻る。プログラマブル・コントローラでは以上のサイ
クルを1サイクルタイムとして、これを繰り返し実行す
るのである。
次にタイマ命令処理について説明する。第6図において
、最初のステップ1oo)では、ステップ(80)で読
出したタイマ命令が高速タイマ命令であるか低速タイマ
命令であるかをそのオペランドに設けた識別符号に基づ
いて判断する。
、最初のステップ1oo)では、ステップ(80)で読
出したタイマ命令が高速タイマ命令であるか低速タイマ
命令であるかをそのオペランドに設けた識別符号に基づ
いて判断する。
その結果、低速タイマ命令であるとステップ(601)
に進み、また高速タイマ命令であるとステップ(602
)に進み、それぞれの命令についての入力条件の成否を
判断する。
に進み、また高速タイマ命令であるとステップ(602
)に進み、それぞれの命令についての入力条件の成否を
判断する。
例えば第2図の例で言えば、読出した低速タイマ命令が
TIMIOであるとリレー10がONしているか否かが
判断され、また高速タイマ命令TIMI−120が読み
出されるとリレー20がONLでいるか否かが判断され
るのである。
TIMIOであるとリレー10がONしているか否かが
判断され、また高速タイマ命令TIMI−120が読み
出されるとリレー20がONLでいるか否かが判断され
るのである。
まずステップ(601)において、低速タイマ命令の入
力条件が成立していない場合にはステップ(603)〜
ステップ(605)のルーチンにより、タイマ管理テー
ブル31の該当アドレスをアクセスし、そこのタイマカ
ウンタエリアに設定値をプリセットするとともに、タイ
マアップフラグTUPおよびクロックフラグOFをそれ
ぞれリセットする。
力条件が成立していない場合にはステップ(603)〜
ステップ(605)のルーチンにより、タイマ管理テー
ブル31の該当アドレスをアクセスし、そこのタイマカ
ウンタエリアに設定値をプリセットするとともに、タイ
マアップフラグTUPおよびクロックフラグOFをそれ
ぞれリセットする。
またステップ(602)において、高速タイマ命令の入
力条件が成立していない場合にはステップ(606)、
(607)のルーチンにより、夕 ′イマ管理テーブル
31の該当アドレスを検索し、そこのタイマカウンタエ
リアに設定値をプリセットするとともに、タイマイネー
ブルフラグTENをリセットする。
力条件が成立していない場合にはステップ(606)、
(607)のルーチンにより、夕 ′イマ管理テーブル
31の該当アドレスを検索し、そこのタイマカウンタエ
リアに設定値をプリセットするとともに、タイマイネー
ブルフラグTENをリセットする。
次いでステップ(601)において低速タイマ命令の入
力条件が成立している場合には、すなわち、先の例で言
えばリレー10がONしている場合には、ステップ(6
08)に進み、前回のサイクルタイムにおけるクロック
フラグCFの内容を読取るとともに、制御ポート■2に
入力される低速タイマクロックTCLのステータスがH
レベルにあるかLレベルにあるかをセンスする。
力条件が成立している場合には、すなわち、先の例で言
えばリレー10がONしている場合には、ステップ(6
08)に進み、前回のサイクルタイムにおけるクロック
フラグCFの内容を読取るとともに、制御ポート■2に
入力される低速タイマクロックTCLのステータスがH
レベルにあるかLレベルにあるかをセンスする。
次いでステップ(609>で低速タイマクロックTCL
のステータスと前回のクロックフラグの内容が一致する
か否かを111断する。その判断結果YESであればス
テップ<110)に進み、N。
のステータスと前回のクロックフラグの内容が一致する
か否かを111断する。その判断結果YESであればス
テップ<110)に進み、N。
であればステップ(610)で前回のクロックフラグC
Fの内容を今回センスした低速タイマクロッ′りTCL
のステータスに一致させるとともに、ステップ(611
)で現在値を更新する(この実施例では減算方式である
)、更新した結実現在値がOになれば(ステップ612
)、ステップ(613)でタイムアツプフラグTUPを
セットし、ステップ(110)に進む。
Fの内容を今回センスした低速タイマクロッ′りTCL
のステータスに一致させるとともに、ステップ(611
)で現在値を更新する(この実施例では減算方式である
)、更新した結実現在値がOになれば(ステップ612
)、ステップ(613)でタイムアツプフラグTUPを
セットし、ステップ(110)に進む。
また、ステップ<602)で高速タイマ命令の入力条件
が成立していると、その高速タイマ命令に該当するタイ
マイネーブルフラグTENをセットし、ステップ(11
0)に進む。
が成立していると、その高速タイマ命令に該当するタイ
マイネーブルフラグTENをセットし、ステップ(11
0)に進む。
次いで第7図にに従って割込処理ルーチンを説明する。
高速タイマクロックTOHの割込ポート■1への入力が
検出されるとくステップ120)、まずステップ(70
0)でアドレス登録テーブル32の先頭アドレスにテー
ブルポインタTPをセットし、アドレスYに格納されて
いるタイマ管理テーブル31のアドレス7+1を参照し
くステップ701)、そこに格納されているタイマイネ
ーブルフラグTENの状態を調べる(ステップ702)
。
検出されるとくステップ120)、まずステップ(70
0)でアドレス登録テーブル32の先頭アドレスにテー
ブルポインタTPをセットし、アドレスYに格納されて
いるタイマ管理テーブル31のアドレス7+1を参照し
くステップ701)、そこに格納されているタイマイネ
ーブルフラグTENの状態を調べる(ステップ702)
。
ステップ(702>の判断結果、タイマイネーブルフラ
グTENがセットされていなければ、ステップ(706
)に進みテーブルポインタTPを歩進する。またタイマ
イネーブルフラグTENがセットされていれば、タイマ
カウンタエリアのカウント値を減算更新する(ステップ
703)。
グTENがセットされていなければ、ステップ(706
)に進みテーブルポインタTPを歩進する。またタイマ
イネーブルフラグTENがセットされていれば、タイマ
カウンタエリアのカウント値を減算更新する(ステップ
703)。
次いでステップ(704)で現在値がOであるか否かを
判断し、その判断結果Noであればステップ(706)
に進み、また判断結果がYESであればステップ(70
5)に進みタイムアツプフラグTUPをセットしステッ
プ(706)に進む。
判断し、その判断結果Noであればステップ(706)
に進み、また判断結果がYESであればステップ(70
5)に進みタイムアツプフラグTUPをセットしステッ
プ(706)に進む。
すなわち、ステップ(701)からステップ(706)
までのルーチンを繰り返し行なうことによってアドレス
登録テーブル32に登録したタイマ管理テーブル31の
各アドレスについて、タイマイネーブルフラグTENが
セットされているアドレスを検索し、そのアドレスのタ
イマカウンタエリアのカウント値を更新するのである。
までのルーチンを繰り返し行なうことによってアドレス
登録テーブル32に登録したタイマ管理テーブル31の
各アドレスについて、タイマイネーブルフラグTENが
セットされているアドレスを検索し、そのアドレスのタ
イマカウンタエリアのカウント値を更新するのである。
次いでアドレス登録テーブル32の最終アドレスA(第
3図(b)ではy+n )にまでテーブルポインタが歩
進されると(ステップ707)、ステップ(140)を
介してステップ(20)に戻る。
3図(b)ではy+n )にまでテーブルポインタが歩
進されると(ステップ707)、ステップ(140)を
介してステップ(20)に戻る。
以上のように、低速タイマ命令については従来と同様に
センス方式による処理とし、高速タイマ命令については
タイマイネーブルフラグTENがセットされているもの
のみを別送処理で行なうようにしたので、プログラマブ
ル・コントローラのサイクルタイムを増加させることな
く、高速タイマ命令の処理を確実に行なうことができる
のである。
センス方式による処理とし、高速タイマ命令については
タイマイネーブルフラグTENがセットされているもの
のみを別送処理で行なうようにしたので、プログラマブ
ル・コントローラのサイクルタイムを増加させることな
く、高速タイマ命令の処理を確実に行なうことができる
のである。
第1図はこの発明の一実施例に係るプログラマブル・コ
ントローラを示す基本椙成図、第2図は継電器ラダー図
形式でこの発明に係る部分を中心に示すユーザプログラ
ム、第3図はRAM5に設けられるテーブルで、同図(
a)はタイマ管理テーブルを、同図(b)はアドレス登
録テーブルをそれぞれ示し、第4図は上記実施例装置に
おけるシステムプログラムを示すフローチャート、第5
図はイニシャル処理におけるテーブル作成ルーチンを示
すフローチャート、第6図はユーザプログラム実行時に
おけるタイマ処理のルーチンを示すフローチャート、第
7図は高速タイマ命令を実行するための割込処理ルーチ
ンを示すフローチャート、第8図は操作部7に設けられ
るキーボードを示す図である。 1・・・・・・・・・・・・マイクロプロセッサ2・・
・・・・・・・・・・システムプログラムメモリ(RO
M>3・・・・・・・・・・・・ユーザプログラムメモ
リ(UPM)4・・・・・・・・・・・・入出力回路(
IOC)5・・・・・・・・・・・・ワーキングメモリ
(RAM)6・・・・・・・・・・・・入力メモリ(I
OM>7・・・・・・・・・・・・操作部 8・・・・・・・・・・・・タイマクロック発生回路T
CH・・・・・・高速タイマクロックTCL・・・・・
・低速タイマクロック11・・・・・・・・・割込ポー
ト ■2・・・・・・・・・制御ポート TIM・・・・・・低速タイマ命令 TIMH・・・高速タイマ命令 TUP・・・・・・タイムアツプフラグCF・・・・・
・・・・クロックフラグTEN・・・・・・タイマイネ
ーブルフラグ(a) 3図 (b) 2 第5図 第7図 第8図 ロロロ 0同囚 四日 日ロロ ■図ロ 豐 ビHロロ 閑困
ントローラを示す基本椙成図、第2図は継電器ラダー図
形式でこの発明に係る部分を中心に示すユーザプログラ
ム、第3図はRAM5に設けられるテーブルで、同図(
a)はタイマ管理テーブルを、同図(b)はアドレス登
録テーブルをそれぞれ示し、第4図は上記実施例装置に
おけるシステムプログラムを示すフローチャート、第5
図はイニシャル処理におけるテーブル作成ルーチンを示
すフローチャート、第6図はユーザプログラム実行時に
おけるタイマ処理のルーチンを示すフローチャート、第
7図は高速タイマ命令を実行するための割込処理ルーチ
ンを示すフローチャート、第8図は操作部7に設けられ
るキーボードを示す図である。 1・・・・・・・・・・・・マイクロプロセッサ2・・
・・・・・・・・・・システムプログラムメモリ(RO
M>3・・・・・・・・・・・・ユーザプログラムメモ
リ(UPM)4・・・・・・・・・・・・入出力回路(
IOC)5・・・・・・・・・・・・ワーキングメモリ
(RAM)6・・・・・・・・・・・・入力メモリ(I
OM>7・・・・・・・・・・・・操作部 8・・・・・・・・・・・・タイマクロック発生回路T
CH・・・・・・高速タイマクロックTCL・・・・・
・低速タイマクロック11・・・・・・・・・割込ポー
ト ■2・・・・・・・・・制御ポート TIM・・・・・・低速タイマ命令 TIMH・・・高速タイマ命令 TUP・・・・・・タイムアツプフラグCF・・・・・
・・・・クロックフラグTEN・・・・・・タイマイネ
ーブルフラグ(a) 3図 (b) 2 第5図 第7図 第8図 ロロロ 0同囚 四日 日ロロ ■図ロ 豐 ビHロロ 閑困
Claims (1)
- (1)ユーザプログラムメモリに格納された一連のユー
ザ命令をマイクロプロセッサによりサイクリックに実行
するプログラマブル・コントローラであって: 前記一連のユーザ命令の実行サイクルよりも短い周期の
高速タイマクロックおよび長い周期の低速タイマクロッ
クをそれぞれ発生するタイマクロック発生回路と; ユーザプログラムの実行に先だって行なわれるイニシャ
ル処理において、一連のユーザ命令から所定の識別情報
に基づいて高速タイマ命令を検索するとともに、各高速
タイマ命令と当該タイマ命令の入力条件成立情報との関
係を示すテーブルを作成する検索手段と; ユーザ命令の実゛゛1テ中に低速タイマ命令が解読され
るのに応答して、該タイマ命令の入力条件が成立してい
ることを条件に前記低速タイマクロックをセンスして所
定のカウント処理を実行し、かつ高速タイマ命令が解読
されるのに応答して、該タイマ命令の入力条件成立の有
無を前記テーブルの該当エリアに記憶させる通常タイマ
処理と:前記高速タイマクロックでマイクロプロセッサ
に割込がかかるのに応答して、前記テーブルの各タイマ
エリアをチェックし、入力条件が成立したタイマについ
てのみ所定のカウント処理を実行する割込タイマ処理と
を備えたことを特徴とするプログラマブル・コントロー
ラ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10418284A JPH0648443B2 (ja) | 1984-05-23 | 1984-05-23 | プログラマブル・コントロ−ラ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10418284A JPH0648443B2 (ja) | 1984-05-23 | 1984-05-23 | プログラマブル・コントロ−ラ |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS60247709A true JPS60247709A (ja) | 1985-12-07 |
JPH0648443B2 JPH0648443B2 (ja) | 1994-06-22 |
Family
ID=14373855
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP10418284A Expired - Lifetime JPH0648443B2 (ja) | 1984-05-23 | 1984-05-23 | プログラマブル・コントロ−ラ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0648443B2 (ja) |
-
1984
- 1984-05-23 JP JP10418284A patent/JPH0648443B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH0648443B2 (ja) | 1994-06-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4683549A (en) | Sequence control method and apparatus | |
US4504900A (en) | Sequence instruction display system | |
JPS60262204A (ja) | プログラマブル・コントロ−ラ | |
US5619734A (en) | Programmable controller and method of operation thereof | |
US4270184A (en) | Microprocessor-based programmable logic controller | |
JPS60247709A (ja) | プログラマブル・コントロ−ラ | |
US4761750A (en) | Electronic calculator with a program calculation function | |
JPH0545963B2 (ja) | ||
US4651294A (en) | Electronic function calculator with improved functional command entry | |
JP3190945B2 (ja) | マイクロプログラム制御回路 | |
JPH0348333A (ja) | プロセッサおよび描画プロセッサ | |
JPH0623922B2 (ja) | プログラマブル・コントロ−ラ | |
JPS6215606A (ja) | プログラマブルコントロ−ラの実行速度確認方法 | |
JPH063468Y2 (ja) | 小型電子式計算機 | |
KR100264765B1 (ko) | 제어기의 제어 알고리즘 변경 시스템 및 그 변경 방법 | |
JPS616704A (ja) | プログラマブル・コントロ−ラ | |
JPS615349A (ja) | プログラマブル・コントロ−ラ | |
JPH11202913A (ja) | Pmcの制御装置 | |
JPH06110547A (ja) | シーケンス実績データ収集装置 | |
JPH01292402A (ja) | Pc装置の信号参照方式 | |
JPS6136268B2 (ja) | ||
JPH01263726A (ja) | 電子計算機 | |
JPH1139159A (ja) | 計算機システム | |
JPH11288306A (ja) | プログラマブルコントローラの演算方式 | |
JPH0454531A (ja) | プログラム読出し回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
EXPY | Cancellation because of completion of term |