JPS60247709A - プログラマブル・コントロ−ラ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （発明の分野） この発明は、プログラマブル・コントローラに係り、特
にタイマ命令処理の技術に関する。

（発明の背景） 周知のように、プログラマブル・コントローラは、１サ
イクルタイム内で行なわれる動作、すなわち制御入力信
号の入力状態を取込む入力更新の動作、ユーザプログラ
ムメモリに格納された一連のユーザ命令についての実行
処理の動作、その処理結果に基づき制御出力信号の出力
状態を更新する出力更新動作およびユーザの便宜のため
に行なうモニタ処理などのサービス処理の動作をマイク
ロプロセッサにより実現し、各種の機械装置やプラント
のシーケンス制御を行なうものであり、ユーザ命令には
各種時限を管理する複数のタイマ命令が含まれている。

従来のプログラマブル・コントローラにおけるタイマ命
令の処理方法はセンス方式によるのが一般である。この
センス方式は、ユーザプログラムメモリからタイマ命令
が読み出されたときタイマクロックをセンスし、前回と
今回のサイクルタイムにおけるタイマクロックのステー
タスを比較し、変化があればタイマカウンタを更新する
方式で、ある。

従って、このセンス方式では、タイマカウンタの更新サ
イクル、すなわちタイマクロツタの周期は原理上プログ
ラマブル・コントローラのサイクルタイムより短くはで
きない。例えば、プログラマブル・コントローラのサイ
クルタイムを１００ｍ５とすると、１００１１１８以下
の時限を扱うタイマ命令の処理は不可能ということにな
る。

また、タイマクロックとサイクルタイムは非同期である
ので、タイマクロックの周期がサイクルタイムに近付く
と、タイマクロックのセンスを誤る。すなわちミスカウ
ントすることがあり、この点からもセンス方式で扱える
時限に一定の限界がある。

ところが、近年機械装置の高速化に伴い、プログラマブ
ル・コントローラのサイクルタイムよりも短い時限を扱
えるタイマ命令も混在させる必要が生じ、その処理方法
が問題となってきた。

この問題は、プログラマブル・コントローラのサイクル
タイムを相対的に短くすれば解決できるし、また技術的
には可能である。すなわち、アクセスタイムの短い高速
メモリを採用し、高速システムクロック発生回路などの
適宜なハードウェアでサポートすればよい。

しかし、このようにするとユーザの費用負担が増大する
ので好ましくない。

そこで、プログラマブル・コントローラのサイクルタイ
ムよりも短い周期のタイマクロックをマイクロプロセッ
サの割込ポートに入力させ、タイマ命令の処理を割込処
理によって行なう−とが考えられる。

これは通常のサイクルタイム内では入力条件が成立した
タイマ命令を記憶しておき、タイマクロックによる割込
が受付【プられると、入力条件が成立したタイマ命令に
ついての処理を行なうようにするのである。

このようにすれば、タイマクロック、の周期はプログラ
マブル・コントローラのサイクルタイムとは無関係に任
意に設定できるので、高速応答が要求される機械装置に
対処させることができる。。

しかし、割込処理による場合は、入力条件が成立したタ
イマ命令には時限の長いものと短いものとがあり、これ
らすべてについて割込処理を行なうと、プログラマブル
・コントローラのサイクルタイムに加算される割込処理
時間は無視できないほど大きなものとなり、結果的には
プログラマブル・コントローラの応答速度の低下を招く
という問題がある。

（発明の目的） この発明は、プログラマブル・コントローラのサイクル
タイムよりも長い時限を扱うタイマ命令と短い時限を扱
うタイマ命令とが混在する場合において、これらのタイ
マ命令の処理をプログラマブル・コントローラの応答速
度を低下させることなく行なえるようにすることを目的
とする。

（発明の構成と効果） 上記目的を達成するために、この発明は、ユーザプログ
ラムメモリに格納された一連のユーザ命令をマイクロプ
ロセッサによりサイクリックに実行するプログラマブル
・コントローラであって；前記一連のユーザ命令の実行
サイクルよりも短い周期の高速タイマクロックおよび長
い周期の低速タイマクロックをそれぞれ発生するタイマ
クロック発生回路と；ユーザプログラムの実行に先だっ
て行なわれるイニシャル処理において、一連のユ−ザ命
令から所定の識別情報に基づいて高速タイマ命令を検索
するとともに、各高速タイマ命令と当該タイマ命令の入
力条件成立情報との関係を示すテーブルを作成する検索
手段と；ユーザ命令の実行中に低速タイマ命令が解読さ
れるのに応答して、該タイマ命令の入力条件が成立して
いることを条件に前記低速タイマクロックをセンスして
所定のカウント処理を実行し、かつ高速タイマ命令が解
読されるのに応答して、該タイマ命令の入力条件成立の
有無を前記テーブルの該当エリアに記憶させる通常タイ
マ処理と；前記高速タイマクロックでマイクロプロセッ
サに割込がかかるのに応答して、前記テーブルの各タイ
マエリアをチェックし、入力条件が成立したタイマにつ
いてのみ所定のカウント処理を実行する割込タイマ処理
とを備えたことを特徴とする。

この構成によれば、プログラマブル・コントローラのサ
イクルタイムよりも長い時限を扱う低速タイマ命令は通
常のセン方式によるタイマ処理とし、プログラマブル・
コントローラのサイクルタイムよりも短い時限を扱う高
速タイマ命令は、入力条件が成立しているもののみを割
込処理によるタイマ処理としたので、プログラマブル・
コントローラのサイクルタイムは現状のままで、すなわ
ちユーザに費用負担を強いることな（、高速応答が要求
される機械装置に充分対応できるプログラマブル・コン
トローラを提供できる。

（実施例の説明） 第１図はこの発明の一実施例に係るプログラマブル・コ
ントローラの基本構成を示すブロック図である。

このプログラマブル・コントローラは、マイクロプロセ
ッサ１を中心に構成され、マイクロプロセッサ１の割部
動作を規定するシステムプログラムを格納するＲＯＭ２
と、例えば第２図に示す如き継電器ラダー図形式で表わ
されるユーザプログラムが格納されるユーザプログラム
メモリ（ＵＰＭ）３と、外部入出力機器との信号授受を
なす入出力回路（ＩＯＣ＞’！と、マイクロプロセッサ
１がシステムプログラムに従って動作する際に各種可変
データを一時格納するワーキングメモリとして利用され
、第３図に示す如きテーブルが設けられるＲＡＭ５と、
ＩＣ）Ｃ４に対応した入出力データのバッファメモリと
なる入出カメモリ（ＩＯＭ）６と、マイクロプロセッサ
１に各種の動作指令を与えるとともに、この発明に係る
高速タイマ命令と低速タイマ命令を含むユーザプログラ
ムの作成入力等に使用されるキーボードおよびモニタ表
示等のための表示器を備える操作部７と、この発明のた
めに特に設けたタイマクロック回路８とを備える。

周知のように、この種のプログラマブル・コントローラ
におけるユーザプログラムの実行動作は、ＵＰＭ３から
ユーザ命令を順次読出し、各ユーザ命令に従ってｌ０Ｍ
６に格納されている入出力データを参照して演算処理を
し、その処理結果に基づいてｌ０Ｍ６の所定の出力デー
タを更新することである。

そして、このような一連のユーザ命令の実行とは別の時
間帯において、ｌ０Ｃ４の入力ポートに与えられる入力
データを一括してｌ０Ｍ６の所定エリアに書込む入力更
新の動作と、ｌ０Ｍ６の所定エリアの出力データを一括
してｌ０Ｃ４の出力ボートに送出する出力更新の動作が
行なわれる。

また、さらに別の時間帯において、ＲＯＭ２に格納した
システムサービス処理プログラムを適宜必要に応じて読
出し、入出力モニタ、ユーザプログラムの修正等の各種
の動作（システムサービス）が行なわれる。

このように、プログラマブル・コントローラは、Ｒ’Ｏ
Ｍ２に格納されたシステムプログラムをマイクロプロセ
ッサ１が実↑テすることにより、入力更新処理、ユーザ
プログラム実行処理、出力更新処理およびシステムサー
ビス処理等をサイクリックに行なうものである。

この発明においては、ＵＰＭ３に格納されるユーザプロ
グラムは、例えば第２図に示すように、ＴＩＭとＴＩＭ
Ｈの２つのタイマ命令を有する。

ＴＩＭは上述したプログラマブル・コントローラのサイ
クルタイムよりも長い時限を扱う低速タイマ命令であり
、ＴＩＭＨは短い時限を扱う高速タイマ命令である。

図示の例では、プログラマブル・コントローラのサイク
ルタイムは１００１１１３で、ＴＩＭｌｏは設定時限が
５００ｍ５．ＴＩＭＨ２０は設定時限が５０ｍ５．ＴＩ
Ｍ３０は設定時限が８００ｍ５およびＴＴ　Ｍ　）−Ｉ
　Ｉ！１．　Ｏは設定時限が８Ｑｍｓであることを示し
ている。

これらのタイマ命令はリレー１０．２０．３０および４
０がＯＮＬ、たどき、入力条件が成立し各時限の管理を
行なうことは良く知られている通りである。

第８図は操作部７に備えるキーボードを示すもので、命
令語キーとして特にＴＩＭキーとＴｒＭＨキーとを設け
である。ＴＩＭキーが操作されると、タイマ命令のオペ
ランドに低速タイマ命令であることを示す符号が設定さ
れ、ＴＩＭＨキーが操作されると同様にタイマ命令のオ
ペランドに高速タイマ命令であることを示す符号が設定
される。

この識別符号によって、ＵＰＭ３から読出したタイマ命
令が高速タイマ命令であるか低速タイマ命令であるかの
判別が行なわれる。なお、この操作部７は、プログラマ
ブル・コントローラの機種。

規模に応じて本体組込式と別置式のものとがあることは
周知の通りである。

このような２つのタイマ命令の処理を行なうために、タ
イマクロック発生回路Ωは、サイクルタイムよりも短い
周期の高速タイマクロックＴＣＨを発生するクロック発
生回路８ａと、クロック発生回路８ａの出力を適宜分周
して、サイクルタイムよりも長い周期の低速タイマクロ
ックＴ　Ｏ’Ｌを発生する分周回路８ｂとを備える。

ＴＣＨはマイクロプロセッサ１の割込ポート■１に、Ｔ
ＣＬは制御ポートＩ２にそれぞれ入力される。この実施
例では、Ｔ　ＣＨの周期はｉＱ＋ｎｓであり、ＴＣＬの
周期はサイクルタイムと等しい１００ｍ５である。

さらに、第３図は上述した２つのタイマ命令を処理する
ために、ＲＡＭに設けられるテーブルを示す。第３図（
ａ　）に示すタイマ管理テーブル３１は、ユーザプログ
ラムの実行時に作成されるもので、ＵＰＭ３から読み出
されるタイマ命令の順序に従ってアドレスＺ、Ｚ＋１．
・・・・・・、Ｚ＋ｎが定められ、各アドレスにはタイ
マカウンタエリアとタイムアツプフラグ（ＴＵＰ）エリ
アが共通に設けられる。そして、低速タイマ命令ＴＩＭ
についてはそのアドレスにクロックフラグ＜ＣＦ）エリ
アが、また高速タイマ命令ＴＩＭＨについてはそのアド
レスにタイマイネーブルフラグ（ＴＥＮ）エリアがそれ
ぞれ設けられる。

一方第３図（ｂ）に示すアドレス登録テーブル３２はユ
ーザプログラムの実行に先立つイニシャル処理として作
成されるもので、タイマ管理テーブル３１の各アドレス
の中で、高速タイマ命令ＴＩＭ）−１に対応するアドレ
スがすべて格納される。

図示の例ではタイマ管理テーブル３１のアドレスＺ＋１
．２＋４．−、Ｚ＋ｌＩ＋が高速タイマ命令ＴＩＭＨに
対応するもので、それらが順番にアドレスＹ、Ｙ＋１．
・・・、Ｙ＋ｎにそれぞれ格納されている。

以下、フローチャートに従って動作を説明する。

第４図はマイクロプロセッサ１が実行するシステムプロ
グラムのフローチャートを示す。最初のステップ（１０
）では周知のイニシャル処理が行なわれるが、このイニ
シャル処理において第５図に示す如きルーチンが実行さ
れ、アドレス登録テーブル３２が作成される。

第５図において、まずプログラムカウンタＰＣをＵＰＭ
３の先頭アドレスにセットするとともに、テーブルポイ
ンタＴＰをアドレス登録テーブル３２の先頭アドレスに
セットしくステップ１００）、ＵＰＭ３から１命令を読
み出す（ステップ１ｏ１）ＥＮＤ命令ではないので（ス
テップ１０２）、ステップ＜１０３）に進み読出したタ
イマ命令が高速タイマ命令であるか否かを判断する。

高速タイマ命令でなければステップ（１０６）に進み、
プログラムカウンタＰＣを歩進してステップ（１０１）
に戻る。

読出したタイマ命令が高速タイマ命令であると、ステッ
プ（１０３）からステップ（１０４）に進み、その高速
タイマ命令に対応するタイマ管理テーブル３１のアドレ
スをアドレス登録テーブル３２の所定アドレスに格納す
るとともに、テーブルポインタＴＰを歩進しくステップ
１０５）　、ステップ＜１０６）に進む。

以上の各ルーチンを繰り返し実行することにより、ＬＪ
ＰＭ３に格納される高速タイマ命令のすべてを検索し、
各高速タイマ命令に対応するタイマ管理テーブル３１の
アドレスをアドレス登録テーブル３２に格納し、ＥＮＤ
命令が検出されるとくステップ１０２）ステップ（１０
，７＞に進み、テーブルポインタＴＰの最終内容Ａ（図
示の例ではアドレスＹ十〇）をＲＡ’Ｍ５の所定エリア
に格納し、ステップ（２０）に進む。

次いで、操作部７に設けられるキーボードからのキー人
力信号を読取（ステップ２０）、そのキー人力信号に応
じたシステムサービス処理を行なうとともに（ステップ
３０）、上述した入力更新の動作を行ない（ステップ４
０）、操作部７からの指令が実行モードであるか否かを
判断する（ステップ５０）。

その結果、実行モードでなければステップ（６０）に進
み、ＩＣ）Ｃ４の出力ポートの出力状態をリセットして
ステップ（２０）に戻る。また、実行モードであればス
テップ（７０）に進み、プログラムカウンタＰＣをＵＰ
Ｍ３の先頭アドレスにセットし、以下に説明するユーザ
プログラムの実行ルーチンに移行する。

ま−ず、ＵＰＭ３から１命令を読出すくステップ８０）
。ＥＮＤ命令ではないので（ステップ９０）、ステップ
（１００）に進み、その命令についての実行処理を行な
う。このステップ（１００）のルーチンにおいて、タイ
マ命令に関しては第６図に示すフローチャートに従って
その処理が行なわれる。

ステップ１００での処理が終了すると、プログラムカウ
ンタＰＣの内容が歩進されるが（ステップ１１０）、マ
イクロプロセッサ１の割込ボート１１には高速タイマク
ロック丁ＣＨが入力されているので、高速タイマクロッ
クＴＣＨが検出されると（ステップ１２０）　、次の命
令読出しのルーチン（ステップ８０）へは移行せず、ス
テップ（１３０）の割込処理ルーチン（第７図に示す）
に移行し、割込処理が終了すると（ステップ１４０）、
ステップ８０に進み次の命令を読み出す。

以上のルーチンが繰り返し実行されて、ステップ（９０
）でＥＮＤ命令が検出されるとステップ（１５０）に進
み、上述した出力更新の動作を行ないステップ（２０）
に戻る。プログラマブル・コントローラでは以上のサイ
クルを１サイクルタイムとして、これを繰り返し実行す
るのである。

次にタイマ命令処理について説明する。第６図において
、最初のステップ１ｏｏ）では、ステップ（８０）で読
出したタイマ命令が高速タイマ命令であるか低速タイマ
命令であるかをそのオペランドに設けた識別符号に基づ
いて判断する。

その結果、低速タイマ命令であるとステップ（６０１）
に進み、また高速タイマ命令であるとステップ（６０２
）に進み、それぞれの命令についての入力条件の成否を
判断する。

例えば第２図の例で言えば、読出した低速タイマ命令が
ＴＩＭＩＯであるとリレー１０がＯＮしているか否かが
判断され、また高速タイマ命令ＴＩＭＩ−１２０が読み
出されるとリレー２０がＯＮＬでいるか否かが判断され
るのである。

まずステップ（６０１）において、低速タイマ命令の入
力条件が成立していない場合にはステップ（６０３）〜
ステップ（６０５）のルーチンにより、タイマ管理テー
ブル３１の該当アドレスをアクセスし、そこのタイマカ
ウンタエリアに設定値をプリセットするとともに、タイ
マアップフラグＴＵＰおよびクロックフラグＯＦをそれ
ぞれリセットする。

またステップ（６０２）において、高速タイマ命令の入
力条件が成立していない場合にはステップ（６０６）、
（６０７）のルーチンにより、夕　′イマ管理テーブル
３１の該当アドレスを検索し、そこのタイマカウンタエ
リアに設定値をプリセットするとともに、タイマイネー
ブルフラグＴＥＮをリセットする。

次いでステップ（６０１）において低速タイマ命令の入
力条件が成立している場合には、すなわち、先の例で言
えばリレー１０がＯＮしている場合には、ステップ（６
０８）に進み、前回のサイクルタイムにおけるクロック
フラグＣＦの内容を読取るとともに、制御ポート■２に
入力される低速タイマクロックＴＣＬのステータスがＨ
レベルにあるかＬレベルにあるかをセンスする。

次いでステップ（６０９＞で低速タイマクロックＴＣＬ
のステータスと前回のクロックフラグの内容が一致する
か否かを１１１断する。その判断結果ＹＥＳであればス
テップ＜１１０）に進み、Ｎ。

であればステップ（６１０）で前回のクロックフラグＣ
Ｆの内容を今回センスした低速タイマクロッ′りＴＣＬ
のステータスに一致させるとともに、ステップ（６１１
）で現在値を更新する（この実施例では減算方式である
）、更新した結実現在値がＯになれば（ステップ６１２
）、ステップ（６１３）でタイムアツプフラグＴＵＰを
セットし、ステップ（１１０）に進む。

また、ステップ＜６０２）で高速タイマ命令の入力条件
が成立していると、その高速タイマ命令に該当するタイ
マイネーブルフラグＴＥＮをセットし、ステップ（１１
０）に進む。

次いで第７図にに従って割込処理ルーチンを説明する。

高速タイマクロックＴＯＨの割込ポート■１への入力が
検出されるとくステップ１２０）、まずステップ（７０
０）でアドレス登録テーブル３２の先頭アドレスにテー
ブルポインタＴＰをセットし、アドレスＹに格納されて
いるタイマ管理テーブル３１のアドレス７＋１を参照し
くステップ７０１）、そこに格納されているタイマイネ
ーブルフラグＴＥＮの状態を調べる（ステップ７０２）
。

ステップ（７０２＞の判断結果、タイマイネーブルフラ
グＴＥＮがセットされていなければ、ステップ（７０６
）に進みテーブルポインタＴＰを歩進する。またタイマ
イネーブルフラグＴＥＮがセットされていれば、タイマ
カウンタエリアのカウント値を減算更新する（ステップ
７０３）。

次いでステップ（７０４）で現在値がＯであるか否かを
判断し、その判断結果Ｎｏであればステップ（７０６）
に進み、また判断結果がＹＥＳであればステップ（７０
５）に進みタイムアツプフラグＴＵＰをセットしステッ
プ（７０６）に進む。

すなわち、ステップ（７０１）からステップ（７０６）
までのルーチンを繰り返し行なうことによってアドレス
登録テーブル３２に登録したタイマ管理テーブル３１の
各アドレスについて、タイマイネーブルフラグＴＥＮが
セットされているアドレスを検索し、そのアドレスのタ
イマカウンタエリアのカウント値を更新するのである。

次いでアドレス登録テーブル３２の最終アドレスＡ（第
３図（ｂ）ではｙ＋ｎ　）にまでテーブルポインタが歩
進されると（ステップ７０７）、ステップ（１４０）を
介してステップ（２０）に戻る。

以上のように、低速タイマ命令については従来と同様に
センス方式による処理とし、高速タイマ命令については
タイマイネーブルフラグＴＥＮがセットされているもの
のみを別送処理で行なうようにしたので、プログラマブ
ル・コントローラのサイクルタイムを増加させることな
く、高速タイマ命令の処理を確実に行なうことができる
のである。

【図面の簡単な説明】

第１図はこの発明の一実施例に係るプログラマブル・コ
ントローラを示す基本椙成図、第２図は継電器ラダー図
形式でこの発明に係る部分を中心に示すユーザプログラ
ム、第３図はＲＡＭ５に設けられるテーブルで、同図（
ａ）はタイマ管理テーブルを、同図（ｂ）はアドレス登
録テーブルをそれぞれ示し、第４図は上記実施例装置に
おけるシステムプログラムを示すフローチャート、第５
図はイニシャル処理におけるテーブル作成ルーチンを示
すフローチャート、第６図はユーザプログラム実行時に
おけるタイマ処理のルーチンを示すフローチャート、第
７図は高速タイマ命令を実行するための割込処理ルーチ
ンを示すフローチャート、第８図は操作部７に設けられ
るキーボードを示す図である。 １・・・・・・・・・・・・マイクロプロセッサ２・・
・・・・・・・・・・システムプログラムメモリ（ＲＯ
Ｍ＞３・・・・・・・・・・・・ユーザプログラムメモ
リ（ＵＰＭ）４・・・・・・・・・・・・入出力回路（
ＩＯＣ）５・・・・・・・・・・・・ワーキングメモリ
（ＲＡＭ）６・・・・・・・・・・・・入力メモリ（Ｉ
ＯＭ＞７・・・・・・・・・・・・操作部 ８・・・・・・・・・・・・タイマクロック発生回路Ｔ
ＣＨ・・・・・・高速タイマクロックＴＣＬ・・・・・
・低速タイマクロック１１・・・・・・・・・割込ポー
ト ■２・・・・・・・・・制御ポート ＴＩＭ・・・・・・低速タイマ命令 ＴＩＭＨ・・・高速タイマ命令 ＴＵＰ・・・・・・タイムアツプフラグＣＦ・・・・・
・・・・クロックフラグＴＥＮ・・・・・・タイマイネ
ーブルフラグ（ａ） ３図 （ｂ） ２ 第５図 第７図 第８図 ロロロ　０同囚　四日 日ロロ　■図ロ　豐 ビＨロロ　閑困

Claims (1)

【特許請求の範囲】
1. （１）ユーザプログラムメモリに格納された一連のユー
   ザ命令をマイクロプロセッサによりサイクリックに実行
   するプログラマブル・コントローラであって： 前記一連のユーザ命令の実行サイクルよりも短い周期の
   高速タイマクロックおよび長い周期の低速タイマクロッ
   クをそれぞれ発生するタイマクロック発生回路と； ユーザプログラムの実行に先だって行なわれるイニシャ
   ル処理において、一連のユーザ命令から所定の識別情報
   に基づいて高速タイマ命令を検索するとともに、各高速
   タイマ命令と当該タイマ命令の入力条件成立情報との関
   係を示すテーブルを作成する検索手段と； ユーザ命令の実゛゛１テ中に低速タイマ命令が解読され
   るのに応答して、該タイマ命令の入力条件が成立してい
   ることを条件に前記低速タイマクロックをセンスして所
   定のカウント処理を実行し、かつ高速タイマ命令が解読
   されるのに応答して、該タイマ命令の入力条件成立の有
   無を前記テーブルの該当エリアに記憶させる通常タイマ
   処理と：前記高速タイマクロックでマイクロプロセッサ
   に割込がかかるのに応答して、前記テーブルの各タイマ
   エリアをチェックし、入力条件が成立したタイマについ
   てのみ所定のカウント処理を実行する割込タイマ処理と
   を備えたことを特徴とするプログラマブル・コントロー
   ラ。