JPH0619752A - マイクロコンピュータ - Google Patents

Abstract

(57)【要約】 【目的】プログラムの実行時間を計測する際に、被計測
プログラムの実行時のＣＰＵやその他周辺ハードウエア
等を本来実行しようとする環境を維持したまま、しかも
被計測プログラムが真に実行されている時間のみを極め
て正確に計ることにある。 【構成】マイクロコンピュータ１００は、プログラムメ
モリ１７０と、ＰＣ１５０，ＩＲ１３０およびＩＲ１３
０に基づきタイミング信号を発生するタイミング信号発
生回路１４０を備えたＣＰＵ１１０と、ＰＣ１５０の出
力とタイミング信号により所定のプログラムの実行時間
を計測するプログラム実行時間計測回路１６０とを有す
る。このプログラム実行時間計測回路１６０は、ＰＣ１
５０の出力と比較し被計測プログラムの開始アドレスお
よび終了アドレスをそれぞれ格納するコンペアレジスタ
１６１，１６２と、命令読出し指示信号１４１，命令実
行終了指示信行１４２，比較一致信号ＥＱＳおよびＥＱ
Ｅに基づき命令の実行時間内のみインクリメントを行な
うタイマ１６５とを備えている。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はマイクロコンピュータに
関し、特にプログラムの実行時間を計測する機能を備え
たマイクロコンピュータに関する。

【０００２】

【従来の技術】近年、マイクロコンピュータを用いたシ
ステムにおいて、マイクロコンピュータの高速化に対応
し、またマイクロコンピュータ処理の高精度化をはかる
ために、高機能な周辺ハードウエアをマイクロコンピュ
ータに内蔵したり、より高速な周辺ハードウエアを外部
に接続することが増えている。しかも、マイクロコンピ
ュータのＣＰＵとこれらの周辺ハードウエアのインター
ヘェースをとるために、割り込み制御回路をマイクロコ
ンピュータ内部に搭載するなどして、より高速かつ高精
度の処理を実現しようとしている。

【０００３】従って、プログラム開発において、例えば
周辺ハードウエアに対するＣＰＵの割り込み処理の実行
時間等を常に意識し、その応答時間を正しく認識してプ
ログラム開発（デバッグ）にあたる必要がある。そこ
で、作成されたプログラムの実行時間を計測するため
に、例えば計測しようとするプログラムの直前および直
後に、マイクロコンピュータ内部あるいは外部に被計測
プログラムの開始と終了に相当するタイミングを知らし
めることができる命令をおき、これらの命令の実行によ
っておこる事象を観測することにより、その実行時間を
計測している。

【０００４】具体的な方法としては、例えば被計測プロ
グラムの直前に且つ周辺ハードウエアのポートに”１”
をセットする命令を行い、被計測プログラムの直後にポ
ートを”０”にリセットする命令を行い、そしてポート
の変化を観測しポートが”１”の期間を計測することで
被計測プログラムの実行時間を計測するという方法があ
る。

【０００５】また、内部および外部の周辺ハードウエア
にタイマがある場合には、被計測プログラムの直前にタ
イマをリードする命令を実行することにより、そのタイ
マのリードデータから被計測プログラムの実行時間を計
測する等の方法もある。

【０００６】要するに、かかるプログラムの開発はプロ
グラムの実行時間を知り、それをプログラム開発の際の
デバッグ情報として用いることにより進められる。

【０００７】

【発明が解決しようとする課題】上述した従来のマイク
ロコンピュータは、その実行時間を計測するにあたり、
被計測プログラムの直前および直後においたマイクロコ
ンピュータ外部および内部に事象の変化を与える命令を
行うことは、被計測プログラムの実行開始および実行終
了に相当するタイミングを知るための代替の行為であ
り。被計測プログラムの真の実行終了タイミングとは必
ずしも一致していない。すなわち、これらの命令が実行
され、マイクロコンピュータ外部および内部に事象の変
化を生じる際の応答の遅れが発生する事は避けられな
い。

【０００８】また、被計測プログラムの直前・直後に本
来必要のない命令をおき、しかも周辺ハードウエアの一
部を計測手段として使用するため、非計測プログラムが
本来実行されようとしていた環境とは異なってしまう可
能性がある。

【０００９】さらに、被計測プログラムの直前および直
後においた命令により周辺ハードウエアを動作させるこ
とから、被計測プログラム内では同一の周辺ハードウエ
アを使用できないことになり、これを避けるためには計
測プログラムに応じて複数の周辺ハードウエアを計測手
段として使い分けること等が必要となるため、実行時間
の計測のための操作が非常に繁雑になってしまう。

【００１０】本発明の目的は、プログラムの実行時間を
計測する際に、被計測プログラムの実行時のＣＰＵやそ
の他周辺ハードウエア等を本来実行しようとする環境を
維持したまま、しかも被計測プログラムが真に実行され
ている時間のみを極めて正確に測ることのできるマイク
ロコンピュータを提供することにある。

【００１１】

【課題を解決するための手段】本発明のマイクロコンピ
ュータは、プログラムを格納するプログラムメモリと、
命令の実行アドレスを示すプログラムカウンタ，実行す
る命令を格納する命令格納レジスタおよび前記命令格納
レジスタの内容をデコードし種々のタイミング信号を発
生するタイミング信号発生回路を備えた中央処理装置
と、前記プログラムカウンタおよび前記タイミング信号
発生回路が出力するタイミング信号に基づき所定のプロ
グラムの実行時間を計測するプログラム実行時間計測回
路とを有し、前記プログラム実行時間計測回路は、被計
測プログラムの開始および終了アドレスを記憶するアド
レス記憶手段と、前記プログラムカウンタと前記アドレ
ス記憶手段および前記タイミング信号発生回路が出力す
るタイミング信号に基づき前記被計測プログラムの実行
開始時刻から実行終了時刻までを測定する測定手段とを
備え、前記被計測プログラムの開始アドレスおよび終了
アドレスを前記アドレス記憶手段に設定することにより
前記被計測プログラムの実行時間を計測するように構成
される。

【００１２】

【実施例】次に、本発明の実施例について図面を参照し
て説明する。図１は本発明の第１の実施例を示すマイク
ロコンピュータのブロック図である。図１に示すよう
に、本実施例のマイクロコンピュータ１００は、中央処
理装置（以下ＣＰＬと記す）１００と実行時間計測回路
１６０およびプログラムメモリ１７０とを有し、これら
は互いにアドレス・データバス１８０により接続され
る。ＣＰＵ１１０はアドレス・データバス制御回路１２
０と、命令格納レジスタ（以下ＩＲと記す）１３０と、
タイミング信号発生回路１４０と、プログラムカウンタ
（以下ＰＣと記す）１５０とからなる。

【００１３】まず、かかるマイクロコンピュータ１００
において、アドレス・データバス制御回路１２０は、ア
ドレス・データバス１８０を介してプログラムメモリ１
７０からのプログラムのリード制御を行なう。また、Ｉ
Ｒ１３０は、プログラムメモリ１７０から読み出された
オペコードを格納するレジスタであり、その内容はタイ
ミング信号発生回路１４０に出力される。このタイミン
グ信号発生回路１４０はＩＲ１３０に格納されているオ
ペコードをデコードしマイクロコンピュータ１００の各
部の動作を制御するための種々の制御信号を発生する回
路である。ここでは、プログラムメモリ１７０からのオ
ペコードの読みだしを指示する信号（以下ＰＲＤ信号と
記す）１４１や、命令の実行終了タイミングを示す信号
（以下ＰＥＮＤ信号と記す）１４２等を出力している。

【００１４】次に、ＰＣ１５０はプログラムメモリ１７
０からのプログラムの読みだしアドレスを示すカウンタ
であり、タイミング信号発生回路１４０からＰＲＤ信号
１４１が出力されると＋１インクリメントする。このＰ
Ｃ１５０の内容は実行時間計測回路１６０に出力されて
いる。

【００１５】一方、プログラムメモリ１７０は実行する
プログラムを格納するメモリである。しかも、ＰＣ１５
０およびアドレス・データバス制御回路１２０が出力す
るアドレスに基づいて命令（オペコード）のリードがア
ドレス・データバス１８０を介して行なわれる。また、
アドレス・データバス１８０はＣＰＵ１１０と実行時間
計測回路１６０とプログラムメモリ１７０およびマイク
ロコンピュータ内部および外部の周辺ハードウエアとの
接続を行なうためのバスであり、アドレスおよびデータ
がこのバスを介しやりとりされる。

【００１６】図２は図１に示す実行時間計測回路の構成
図である。図２に示すように、この実行時間計測回路１
６０は、プログラムメモリ１７０からのオペコードの読
みだしを指示するＰＲＤ信号１４１と命令の実行終了タ
イミングを示すＰＥＮＤ信号１４２およびＰＣ１５０の
内容が入力され、２つのコンペアレジスタ（以下ＣＭＳ
およびＣＭＥと記す）１６１および１６２を有する。こ
れらのレジスタ１６１，１６２はアドレス・データバス
１８０を介し、ＣＰＵ１１０からのデータの読み出しと
書き込みが可能なレジスタであり、その保持値とＰＣ１
５０の内容とを常に比較し、一致した場合にはそれぞれ
一致信号ＥＱＳおよびＥＱＥをアクティブ”１”にす
る。

【００１７】また、実行時間計測回路１６０は、各種の
ゲートとフリップフロップ１６３，１６４およびタイマ
１６５とを備えている。ゲートＧ６とＧ７は反転素子で
あり、それぞれＥＱＥおよびＥＱＳを入力する。また、
ゲートＧ１〜Ｇ５およびＧ８は論理積（ＡＮＤ）素子で
あり、ＡＮＤゲートＧ１はＰＲＤ信号１４１とＥＱＳを
入力し、ＡＮＤゲートＧ２はＡＮＤゲートＧ１の出力と
反転素子Ｇ６の出力を入力する。更に、ＡＮＤゲートＧ
３はＥＱＥとＰＲＤ信号１４１を入力し、ＡＮＤゲート
Ｇ４ＰＥＮＤ信号１４２とフリップフロップ１６３の出
力および反転素子Ｇ６の出力を入力する。しかもＡＮＤ
ゲートＧ５はフリップフロップ１６４の出力とクロック
φを入力し、ＡＮＤゲートＧ８はＥＱＳとＡＮＤゲート
Ｇ１の出力を入力する。

【００１８】一方、フリップフロップ（以下Ｆ／Ｆと記
す）１６３はＡＮＤゲートＧ３の出力が”１”の時に”
１”にセットされ、ＡＮＤゲートＧ２の出力が”１”の
時に”０”にリセットされ、その出力はＡＮＤゲートＧ
４に入力される。また、Ｆ／Ｆ１６４は、ＡＮＤゲート
Ｇ１の出力が”１”の時に”０”にリセットされ、その
出力はＡＮＤゲートＧ５に入力される。タイマ（以下Ｔ
Ｍと記す）１６５はＡＮＤゲートＧ８の出力が”１”の
時にゼロにクリアされ、ＡＮＤゲートＧ５の出力が”
１”の時に＋１のインクリメントを行うタイマである。
これにより、アドレス・データバス１８０を介しＣＰＵ
１１０からＴＭ１６５のタイマ値をリードすることがで
きる。

【００１９】次に、マイクロコンピュータ１００が、プ
ログラムメモリ１７０に格納された命令（オペコード
群）をＣＰＵ１１０で実行する動作を説明する。

【００２０】まず、オペコードの読みだしを指示するＰ
ＲＤ信号１４１がアクティブ”１”になると、ＣＰＵ１
１０はプログラムメモリ１７０からＰＣ１５０が示すア
ドレスのオペコードをアドレス・データバス１８０を介
して読みだし、命令格納レジスタＩＲ１３０に格納す
る。この時、ＰＣ１５０はＰＲＤ信号１４１により＋１
インクリメントされる。次に、ＩＲ１３０に格納された
オペコードはタイミング信号発生回路１４０に入力され
るので、タイミング信号発生回路１４０はこれをデコー
ドしてマイクロコンピュータ１００内の各部の動作を制
御する信号を発生し、命令実行を開始する。以下、順次
命令を構成するオペコードの数だけの読みだし動作を行
い、１つ命令の実行が終了すると、タイミング信号発生
回路１４０は命令実行終了タイミングであるＰＲＤ信号
１４２をアクティブ”１”にするとともに、ＰＲＤ信号
１４１をアクティブ”１”にし、次の命令実行のために
オペコードの読みだし動作を行なう。以上の動作が１命
令におけるオペコードの読みだし動作および実行動作で
あり、以下順次同様の動作を続けて行く。

【００２１】次に、マイクロコンピュータ１００のプロ
グラム実行時間を計測する場合の動作を図３を参照して
説明する。

【００２２】図３は図２に示す実行時間計測回路の動作
を説明するためのタイミング図である。図３に示すよう
に、この実行時間計測回路１６０は、まずＣＰＵ１１０
がプログラムの実行時間の計測に先立ち、計測しようと
するプログラムの先頭アドレスおよび終了アドレスをＣ
ＭＳ１６１およびＣＭＥ１６２に格納しておく。ここで
は、被計測プログラムが命令１で始まり命令Ｎで終わる
プログラムとし且つその先頭アドレスを０１００Ｈ（Ｈ
は１６進表記を示す）および終了アドレスを０２００Ｈ
であるとして説明する。

【００２３】まず、ＰＣ１５０が０１００Ｈとなった
時、ＣＭＳ１６１の格納値０１００Ｈと一致するので、
一致信号ＥＱＳがアクティブ”１”になる。この時、Ｅ
ＱＳが”１”であり、しかもＰＲＤ信号１４１が”０”
の時にゲートＧ７の出力が”１”であるので、ゲートＧ
８の出力は”１”となる。従ってＴＭ１６５はゼロにク
リアされる。また、ＰＣ１５０は常に次に実行すべき命
令のアドレスを示しているので、この時点ではまだプロ
グラムメモリ１７０からは０１００Ｈ番地の命令は読み
出されておらず、００ＦＦＨまでの命令が実行されてい
る。

【００２４】次に、ＰＲＤ信号１４１がアクティブ”
１”になると、プログラムメモリ１７０から０１００番
地のオペコードが読み出され、ＩＲ０１３０を経てタイ
ミング信号発生回路１４０でデコードされることによ
り、命令実行がスタートする。この時、ＥＱＳがすで
に”１”であるため、ゲートＧ１の出力が”１”にな
る。また、ＥＱＥが”０”であるため、ゲートＧ６が”
１”になり、しかもＧ１の出力が”１”となるので、ゲ
ートＧ２の出力が”１”になる。よって、Ｆ／Ｆ１６３
は”０”にリセットされ、またＦ／Ｆ１６４は”１”に
セットされる。さらに、Ｇ８が”０”となることでＴＭ
１６５に対するクリア動作が解除され、またゲートＧ５
の出力がクロックφ毎にアクティブ”１”となるため、
ＴＭ１６５は００００Ｈから０００１Ｈ，０００２Ｈ，
のように、＋１のインクリメント動作を開始する。な
お、本実施例ではＰＲＤ信号１４１がアクティブ”１”
になった時点を命令の開始タイミングとしている。

【００２５】次に、ＰＣ１５０がインクリメントされ０
１０１Ｈとなったため、ＣＭＳ１６１の一致信号ＥＱＳ
は不一致となり、インアクティブ”０”となる。さら
に、ＰＲＤ信号１４１がアクティブ”１”になると、Ｐ
Ｃ１５０が示す０１０１Ｈのオペコードがプログラムメ
モリ１７０から読み出され、ＩＲ１３０を経てタイミン
グ信号発生回路１４０でデコードされるので、さらに命
令実行動作を行う。このとき、ＥＱＳはすでに”０”で
あるため、ゲートＧ１〜Ｇ７およびＦ／Ｆ１６３，１６
４に変化を与えない。なお、最初に実行している命令
は、０１００Ｈ番地と０１００Ｈ番地の２つのオペコー
ドからなる命令であるとし、これを命令１と呼ぶことに
する。

【００２６】かかる命令１の実行が終了する時、タイミ
ング発生回路１４０は命令実行の終了タイミングを示す
ＰＥＮＤ信号１４２をアクティブ”１”にするととも
に、次なる命令２を読み出すためにＰＲＤ信号１４１を
アクティブ”１”にし、０１０２Ｈ番地のオペコードを
読み出す動作を行う。以下、順次同様の動作を継続する
とともに、ＴＭ１６５はインクリメント動作を継続して
行く。

【００２７】さらに、命令の実行が進み、ＰＣ１５０が
０２００Ｈとなったとき、ＣＭＥ１６２は一致信号ＥＱ
Ｅをアクティブ”１”とする。この時点では、まだ０１
ＦＦＨまでの命令Ｎ−１が実行されている。次に、０２
００Ｈのオペコードを読み出すためにＰＲＤ信号１４１
がアクティブ”１”になると、ＥＱＥが”１”であるこ
とからゲートＧ３の出力が”１”となり、Ｆ／Ｆ１６３
は”１”にセットされる。このとき同時に、命令Ｎ−１
の実行終了を示すＰＥＮＤ信号１４２がアクティブ”
１”になるが、Ｇ６が”０”であることから、ゲートＧ
４は”０”のままである。なお、０２００Ｈのオペコー
ドは１つで命令Ｎを構成するものとする。

【００２８】次に、命令Ｎの終了タイミングを示すＰＥ
ＮＤ信号１４２がアクティブ”１”になると、Ｆ／Ｆ１
６３が”１”で且つＧ６が”０”であることから、ゲー
トＧ４が”１”となり、Ｆ／Ｆ１６４は”０”にリセッ
トされる。これ以降、ゲートＧ５は常に”０”となるの
で、ＴＭ１６５のインクリメント動作は停止する。

【００２９】以上の動作により、プログラムの開始アド
レスと終了アドレスを予め設定しプログラムの開始から
終了時間までタイマのインクリメント動作を行うことに
より、プログラムの実行時間の計測が行える。この後、
ＣＰＵ１１０はＴＭ１６５の値をリードすることで、そ
のリード値とクロックφから計測しようとしたプログラ
ムの実行時間を知ることができる。

【００３０】また、ＣＭＳ１６１とＣＭＥ１６２への開
始と終了アドレスの設定は、被計測プログラムの実行前
であればいつの時点でも良い。従って、被計測プログラ
ムの実行時の環境に影響を与えることがない。さらに、
コンペアレジスタＣＭＳ１６１およびＣＭＥ１６２に設
定する被計測プログラムの先頭および終了アドレスを同
一にすれば、最低１つのオペコードからなる命令の実行
時間の計測を行うことも可能であり、複数の命令の中か
らより命令実行時間の少ない命令を選択する際の手段と
することができる。なお、本実施例では、ＰＣ１５０お
よびＴＭ１６５に格納されるアドレスおよびデータを４
桁の１６進数（すなわち１６ビット）で表記したが、特
にこれに限定されるものではない。

【００３１】図４は本発明の第２の実施例を示すマイク
ロコンピュータのブロック図であり、図５は図４に示す
実行時間計測回路の構成図である。図４および図５に示
すように、本実施例は、前述した第１の実施例で述べた
実行時間計測回路１６０にＴＭ１６５に対するクリア動
作を許可するフラグ１６６およびこのフラグ１６６の出
力とゲートＧ８の出力からＴＭ１６５に対するクリア信
号を生成するＡＮＤ素子Ｇ９を新たに追加した実行時間
計測回路１６０ａを用いている。これ以外の構成および
動作は第１の実施例で述べたものと同一であるので、こ
こでの説明は省略する。

【００３２】本実施例では、第１の実施例で被計測プロ
グラムの開始時に、ＥＱＳが”１”で且つゲートＧ８
が”１”になることで行っていたＴＭ１６５に対するク
リア動作を変更している。すなわち、フラグ１６６な”
１”を設定すると、プログラム開始のＴＭ１６５に対す
るクリア動作を許可し、ゲートＧ９が”１”となること
でＴＭ１６５をクリアする。また、フラグ１６６を”
０”に設定すると、プログラム開始時のＴＭ１６８に対
するクリア動作を禁止し、ゲートＧ８が”１”になって
もゲート９が”０”となることでＴＭ１６５に対するク
リア動作を行わないようにしている。

【００３３】これは、複数のプログラムの実行時間を計
測する際に、それらの実行時間を通算して計測する事を
可能とするものである。その使用例を以下に図６
（ａ），（ｂ）を用いて説明する。

【００３４】図６（ａ），（ｂ）はそれぞれ図５に示す
実行時間計測回路およびその内部のタイマ（ＴＭ）の動
作を説明するためのフロー図である。図（ａ），（ｂ）
に示すように、実行時間計測回１６０ａにおいて、まず
第１の計測プログラムの実行開始に先立ち、開始アドレ
スと終了アドレスをＣＭＳ１６１とＣＭＥ１６２に設定
するが、この時はフラグ１６６に”１”を設定してお
く。従って、第１の計測プログラムの開始時にＴＭ１６
５はクリアされ、タイマ値００００Ｈからインクリメン
ト動作を開始する。

【００３５】次に、第１の計測プログラムの実行終了
後、第２の計測プログラムの開始アドレスと終了アドレ
スをＣＭＳ１６１とＣＭＥ１６２に設定するが、この時
はフラグ１６６を”０”に設定する。従って、第２の計
測プログラムの実行開始時にはＴＭ１６５をクリアせず
に、第１の計測プログラムの実行終了時のタイマ値から
インクリメントを開始する。

【００３６】以下、第３の計測プログラム以降の計測プ
ログラムを計測する場合も同様に行うが、フラグ１６６
は”０”のまま設定を行わず、フラグ１６６を再度”
１”と設定するまで、ＴＭ１６５は継続してインクリメ
ント動作を行うため、プログラム１からプログラムＮま
での通算の実行時間を計測することができる。

【００３７】

【発明の効果】以上述べたように、本発明のマイクロコ
ンピュータは、プログラムの実行時間を計測する際に、
プログラムの開始アドレスと終了アドレスを実行時間計
測回路のコンペアレジスタに設定し、プログラムカウン
タ（ＰＣ）との常なる比較動作に基づき発生する一致信
号と、タイミング信号発生回路が発生する命令の読み出
し指示信号および命令実行終了信号により直接専用のタ
イマをプログラムの実行時間内だけインクリメントしプ
ログラム実行終了後にこのタイマをリードすることでプ
ログラムの実行時間を計測するので、被計測プログラム
の内容によらず、またプログラムの実行前後の動作を全
く含まないため、極めて正確にプログラムの実行時間を
計測することができるという効果がある。

【００３８】また、本発明のマイクロコンピュータにお
ける計測動作は、すべて専用のハードウエアにより行わ
れるため、被計測プログラム内で使用されるＣＰＵおよ
び周辺ハードウエアの動作には全く影響を与える事な
く、しかも被計測プログラムが実行されようとした本来
の環境を保持したまま実行時間の計測を行なうことがで
きるという効果がある。

【００３９】さらに、本発明は実行時間を計測するタイ
マのクリア動作を制御するフラグの指定により、プログ
ラム開始時のタイマのクリア／非クリアを指定すること
ができるので、複数の計測プログラムの通算の実行時間
を計測することもできるという効果がある。

【図面の簡単な説明】

【図１】本発明の第１の実施例を示すマイクロコンピュ
ータのブロック図である。

【図２】図１に示す実行時間計測回路の構成図である。

【図３】図２に示す実行時間計測回路の動作を説明する
ためのタイミング図である。

【図４】本発明の第２の実施例を示すマイクロコンピュ
ータのブロック図である。

【図５】図４に示す実行時間計測回路の構成図である。

【図６】図５に示す実行時間計測回路およびその内部の
タイマの動作を説明するための、フロー図である。

【符号の説明】

１００ マイクロコンピュータ １１０ ＣＰＵ １２０ アドレス・データバス制御回路 １３０ 命令格納レジスタ（ＩＲ） １４０ タイミング信号発生回路 １４１ 命令読みだし指示信号 １４２ 命令実行終了信号 １５０ プログラムカウンタ（ＰＣ） １６０，１６０ａ 実行時間計測回路 １６１，１６２ コンペアレジスタ １６３，１６４ フリップフロップ １６５ タイマ（ＴＭ） １６６ タイマクリア許可フラグ １７０ プログラムメモリ １８０ アドレス・データバス ＥＱＳ，ＥＱＥ 一致信号 Ｇ１〜Ｇ５，Ｇ８，Ｇ９ 論理積素子 Ｇ６，Ｇ７ 反転素子

Claims (1)

【特許請求の範囲】
1. 【請求項１】 プログラムを格納するプログラムメモリ
   と、命令の実行アドレスを示すプログラムカウンタ，実
   行する命令を格納する命令格納レジスタおよび前記命令
   格納レジスタの内容をデコードし種々のタイミング信号
   を発生するタイミング信号発生回路を備えた中央処理装
   置と、前記プログラムカウンタおよび前記タイミング信
   号発生回路が出力するタイミング信号に基づき所定のプ
   ログラムの実行時間を計測するプログラム実行時間計測
   回路とを有し、前記プログラム実行時間計測回路は、被
   計測プログラムの開始および終了アドレスを記憶するア
   ドレス記憶手段と、前記プログラムカウンタと前記アド
   レス記憶手段および前記タイミング信号発生回路が出力
   するタイミング信号に基づき前記被計測プログラムの実
   行開始時刻から実行終了時刻までを測定する測定手段と
   を備え、前記被計測プログラムの開始アドレスおよび終
   了アドレスを前記アドレス記憶手段に設定することによ
   り前記被計測プログラムの実行時間を計測することを特
   徴とするマイクロコンピュータ。