JPS6215606A - Method for confirming executing speed of programmable controller - Google Patents
Method for confirming executing speed of programmable controllerInfo
- Publication number
- JPS6215606A JPS6215606A JP60154325A JP15432585A JPS6215606A JP S6215606 A JPS6215606 A JP S6215606A JP 60154325 A JP60154325 A JP 60154325A JP 15432585 A JP15432585 A JP 15432585A JP S6215606 A JPS6215606 A JP S6215606A
- Authority
- JP
- Japan
- Prior art keywords
- value
- maximum
- minimum
- programmable controller
- cycle
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Testing And Monitoring For Control Systems (AREA)
- Programmable Controllers (AREA)
Abstract
Description
【発明の詳細な説明】
[産業上の利用分野]
本発明は、プログラマブルコントローラの実行速度を求
めるためのプログラマブルコントローラの実行速度確認
方法に関する。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a programmable controller execution speed confirmation method for determining the execution speed of a programmable controller.
[従来の技術]
プログラマブルコントローラは従来りレージ−ケンスの
置き換えとして発展してきたが、シーケンスをリレー回
路からプログラマブルコントローラに置き換える場合、
リレー回路は並列処理を行うのに対しプログラマブルコ
ントローラは直列処理を行うため、その処理方式に大き
な差違がある。従って、シーケンスの内容によっては置
き換えに当りプログラマブルコントローラの処理速度す
なわちプログラムメモリ〆に格納されたプログラムを実
行する時間から次に実行するまでに要する時間(1サイ
クルの時間)を把握し、その通常値、最小値、最大値を
知っておく必要がある。[Prior Art] Programmable controllers have traditionally been developed as replacements for relay sequences, but when replacing sequences from relay circuits with programmable controllers,
Relay circuits perform parallel processing, while programmable controllers perform serial processing, so there is a big difference in their processing methods. Therefore, depending on the contents of the sequence, when replacing the programmable controller, the processing speed, that is, the time required from the time to execute the program stored in the program memory to the next execution (one cycle time), should be ascertained, and its normal value , minimum value, and maximum value.
このようなプログラマブルコントローラの実行速度確認
方法としては、特開昭59−18212号に開示された
ものがある。A method for checking the execution speed of such a programmable controller is disclosed in Japanese Patent Laid-Open No. 18212/1983.
[発明が解決しようとする問題点]
しかしながら、このような実行速度確認方式においては
、
(1)第5図に示すような多数のジャンプ命令(命令“
J”)を含むプログラムからある特定経路を選択して算
出するのは非常に煩雑である。[Problems to be solved by the invention] However, in such an execution speed confirmation method, (1) a large number of jump instructions (commands) as shown in FIG.
It is very complicated to select and calculate a specific route from a program that includes ``J'').
(2)一定時間と仮定している入出力処理や自己診断処
理についても厳密には入出カリトライ回数や自己診断項
目が変化するので一定とはみなせず、計算値と実際の時
間とが異なる。(2) Strictly speaking, the input/output processing and self-diagnosis processing, which are assumed to take a fixed time, cannot be considered constant because the number of input/output cali trials and self-diagnosis items change, and the calculated value and the actual time differ.
という問題があった。There was a problem.
[問題を解決するための手段]
本発明はかかる従来の問題点を解決し、lサイクルの実
行速度を容易にかつ正確に確認できるようになし、以て
リレー回路との相違を考慮した最適なシステム設計を行
えるプログラマブルコントローラの実行速度確認方法を
提供することを目的とする。[Means for Solving the Problems] The present invention solves the conventional problems, makes it possible to easily and accurately check the execution speed of one cycle, and thereby provides an optimal solution that takes into account the difference from relay circuits. The purpose of this paper is to provide a method for checking the execution speed of a programmable controller that allows system design.
そのため、本発明では、計時手段と、プログラムの1サ
イクルの実行時間の最小値および最大値を格納するため
の記憶手段とを具え、1サイクル毎に計時手段を読取っ
て当該lサイクルの実行時間現在値とし、当該読取られ
た実行時間現在値を記憶手段に格納された最小値および
最大値と比較し、それぞれの値を越えていたときには最
小値または最大値を更新することを特徴とする。Therefore, the present invention includes a timer and a storage means for storing the minimum and maximum execution times of one cycle of the program, and reads the timer for each cycle to determine the current execution time of the cycle. The read execution time current value is compared with a minimum value and a maximum value stored in the storage means, and when the value exceeds the respective value, the minimum value or the maximum value is updated.
[作 用]
すなわち、本発明によれば実際にかかるプログラムの1
サイクルの実行時間を計測し、その計測値に基づいて実
行時間の最大値や最小値を求めるようにしたので、プロ
グラマブルコントローラの実行速度を容易かつ正確に把
握できるようになる。[Function] That is, according to the present invention, one of the programs actually
Since the execution time of the cycle is measured and the maximum and minimum values of the execution time are determined based on the measured value, the execution speed of the programmable controller can be easily and accurately grasped.
[実施例] 以下、図面を参照して本発明の詳細な説明する。[Example] Hereinafter, the present invention will be described in detail with reference to the drawings.
第1図は本発明を適用可能なプログラマブルコントロー
ラの概略構成の一例を示すものである。FIG. 1 shows an example of a schematic configuration of a programmable controller to which the present invention can be applied.
図においてlはGPU、2はシステム全体を制御するプ
ログラムを格納する領域および作業領域を有するシステ
ムメモリ、3はユーザが作成したプログラムを格納する
ユーザプログラムメモリ、4は入出力信号のバッファや
演算結果の一時記憶等として使用されるデータメモリ、
5は操作キーや表示器を有するプログラムローダ、6は
入力カード群を含む入力部、7は出力カード群を含む出
力部である。そしてかかる構成のプログラマブルコント
ローラには入力部6および出力部7を介して、それぞれ
、リミットスイッチ等の入力機器群8および電磁開閉器
等の出力機器群9が接続される。In the figure, l is the GPU, 2 is a system memory that has an area for storing programs that control the entire system and a work area, 3 is a user program memory that stores programs created by the user, and 4 is a buffer for input/output signals and calculation results. Data memory used as temporary storage, etc.
5 is a program loader having operation keys and a display; 6 is an input section including a group of input cards; and 7 is an output section including a group of output cards. An input device group 8 such as a limit switch and an output device group 9 such as an electromagnetic switch are connected to the programmable controller having such a configuration via an input section 6 and an output section 7, respectively.
また、プログラムローダ5はプログラマブルコントロー
ラ本体に内蔵されたり、あるいはコネクタを介してプロ
グラマブルコントローラ本体に着脱自在に取付けられる
ことにより、プログラム時やモニタ時においてプログラ
マブルコントローラに電気的に接続される。Further, the program loader 5 is built into the programmable controller main body, or is detachably attached to the programmable controller main body via a connector, so that it is electrically connected to the programmable controller during programming and monitoring.
このような構成のプログラマブルコントローラは、プロ
グラムローダ5によりユーザプログラムメモリ3に格納
されたプログラムを、システムメモリ2に格納されたシ
ステムプログラムに従って常時繰返し実行し、入力部6
、出力部7、データメモリ4およびCPU 1の間でデ
ータの授受を行いつつ、入力機器群8の状態に応じて出
力機器群9を制御していく。The programmable controller having such a configuration constantly repeatedly executes the program stored in the user program memory 3 by the program loader 5 according to the system program stored in the system memory 2, and
, the output device group 9 is controlled according to the state of the input device group 8 while exchanging data between the output unit 7, the data memory 4, and the CPU 1.
第2図は本発明で使用するメモリ領域の一例を示したも
ので、例えばシステムメモリ2の作業領域に設けておく
ことができる。ここで、Flは定周期割込みで起動され
る第3図のような手順で+1歩進されるカウンタとして
の領域であり1時間計測用タイマとして使用する。但し
、もちろんこの時間計測用タイマはハードウェアによる
タイマであってもよいのは言うまでもない、 F2は1
サイクルにおいてタイマF1の実測により得られた実行
速度(実行時間)現在値、F3およびF4はそれぞれ、
得られた実行速度(実行時間)の最小値および最大値で
ある。FIG. 2 shows an example of a memory area used in the present invention, which can be provided in the work area of the system memory 2, for example. Here, Fl is an area as a counter that is activated by a periodic interrupt and is incremented by +1 in the procedure shown in FIG. 3, and is used as a timer for measuring one hour. However, it goes without saying that this time measurement timer may be a hardware timer, and F2 is 1.
The current execution speed (execution time) values F3 and F4 obtained by actual measurement of timer F1 in the cycle are as follows:
These are the minimum and maximum values of the obtained execution speed (execution time).
第4図は本発明方法の一実施例を示す処理手順であり、
例えばシステムメモリ2に格納しておくことができる0
図において、ステップS1はシーケンス演算を始めるに
あたって行う初期処理、ステップS8.S9およびS1
0は、それぞれ、ユーザプログラムメモリ3に格納され
たシーケンス演算処理、入出力処理および自己診断処理
を起動し実行させる処理である。これらシーケンス演算
処理ステップS8、入出力処理ステップS9および自己
診断処理ステップSlOは、前述のように、シーケンス
制御の状態に応じて変化するものである。そこで、本例
においては、ステップS1と58との間にステップ82
〜S7の処理を介挿し、そのような変化に対応できるよ
うにする。FIG. 4 is a processing procedure showing an embodiment of the method of the present invention,
For example, 0 can be stored in system memory 2.
In the figure, step S1 is initial processing performed before starting sequence calculation, step S8. S9 and S1
0 is a process for starting and executing sequence calculation processing, input/output processing, and self-diagnosis processing stored in the user program memory 3, respectively. These sequence calculation processing step S8, input/output processing step S9, and self-diagnosis processing step SlO change depending on the state of sequence control, as described above. Therefore, in this example, step 82 is used between steps S1 and 58.
- The processing of S7 is inserted to make it possible to cope with such changes.
ステップS2においては、カウンタ値F1を読みとって
実行速度現在値F2の格納領域に格納する。In step S2, the counter value F1 is read and stored in the storage area for the current execution speed value F2.
ステップS3においては、次の1サイクルの実行時間を
計測するためにカウンタ値F1の内容をクリアする0次
にステップS4およびS5において、得られた実行速度
現在値F2と実行速度最小値F3とを比較し、現在値く
最小値であるときには、現在値F2の内容を最小値F3
として最小値F3の格納領域を書換える。In step S3, the content of the counter value F1 is cleared in order to measure the execution time of the next cycle. Next, in steps S4 and S5, the obtained execution speed current value F2 and minimum execution speed value F3 are When the current value is the minimum value, the contents of the current value F2 are changed to the minimum value F3.
The storage area for the minimum value F3 is rewritten as follows.
ステップS6およびS7においては、実行速度現在値F
2と実行速度最大値F4とを比較し、現在値〉最大値で
あるときには、現在値F2を最大値F4の格納領域に転
送する。In steps S6 and S7, the execution speed current value F
2 and the execution speed maximum value F4, and if the current value>the maximum value, the current value F2 is transferred to the storage area of the maximum value F4.
而して、このように得られた実行速度現在値F2、実行
速度最小値F3および実行速度最大値F4を、例えばロ
ーダ5の表示器上に表示することにより、ユーザによる
システム設計に供すればよい。Then, by displaying the current execution speed value F2, minimum execution speed value F3, and maximum execution speed value F4 obtained in this way on the display of the loader 5, for example, the user can use them for system design. good.
なお、本例においては、実行速度最小値および最大値を
プログラマブルコントローラ本体内で求めるようにした
が、ローダにより現在値を繰返し読み出して最小値およ
び最大値を求めるようにしてもよい。In this example, the minimum and maximum execution speed values are determined within the programmable controller body, but the minimum and maximum values may also be determined by repeatedly reading out the current values using a loader.
[発明の効果]
以上説明したように1本発明によれば、プログラマブル
コントローラにおいて、実際にシーケス制御の1サイク
ルに要する時間を計測し、その最小値および最大値を求
めるようにしたので、プログラムの内容によらずその実
行速度を容易にかつ正確に把握できるようになり、従っ
てリレー回路をプログラマブルコントローラに置き換え
てシステム設計を行うような場合、処理速度を考慮し、
その使用限弄を認識した最適設計が可能となる。[Effects of the Invention] As explained above, according to the present invention, in the programmable controller, the time required for one cycle of sequence control is actually measured and the minimum and maximum values thereof are determined, so that the program It is now possible to easily and accurately grasp the execution speed regardless of the content, so when designing a system by replacing a relay circuit with a programmable controller, it is possible to take processing speed into consideration.
Optimal design that recognizes its usage limit becomes possible.
第1図は本発明方法を適用可能なプログラマブ・ルコン
トローラの概略構成の一例を示すブロック図、 “
第2図は本発明方法によるメモリの使用態様の一例を示
す線図。
第3図は本発明方法に適用可能なタイマとして、ソフト
ウェアによるタイマの一例を示すフローチャート、
第4図は本発明方法の一実施例を示すフローチャート、
第5図はプログラマブルコントローラのシーケンスプロ
グラムの一例を示す説明図である。
l・・・CPU、
2・・・システムメモリ、
3・・・ユーザプログラムメモリ、
4・・・データメモリ、
5・・・プログラムローダ、
6・・・入力部1
、7・・・出力部、
8・・・入力機器、
9・・・出力機器、
Fl・・・カウンタ。
F2・・・実行速度現在値。
F3・・・実行速度最小値。
F4・・・実行速度最大値。
第3図
第4図FIG. 1 is a block diagram showing an example of a schematic configuration of a programmable controller to which the method of the present invention can be applied; FIG. 2 is a diagram showing an example of how memory is used according to the method of the present invention. FIG. 4 is a flowchart showing an example of a software-based timer as a timer applicable to the method of the invention; FIG. 4 is a flowchart showing an embodiment of the method of the invention; FIG. 1...CPU, 2...System memory, 3...User program memory, 4...Data memory, 5...Program loader, 6...Input section 1, 7...Output Part, 8... Input device, 9... Output device, Fl... Counter. F2... Execution speed current value. F3... Execution speed minimum value. F4... Execution speed maximum value. Figure 3 Figure 4
Claims (1)
値および最大値を格納するための記憶手段とを具え、 前記1サイクル毎に前記計時手段を読取って当該1サイ
クルの実行時間現在値とし、当該読取られた実行時間現
在値を前記記憶手段に格納された最小値および最大値と
比較し、それぞれの値を越えていたときには前記最小値
または前記最大値を更新することを特徴とするプログラ
マブルコントローラの実行速度確認方法。[Scope of Claims] Comprising a timer and a storage means for storing the minimum and maximum execution time of one cycle of the program, the timer is read every cycle to execute the one cycle. The read execution time current value is compared with the minimum value and maximum value stored in the storage means, and if the value exceeds each value, the minimum value or the maximum value is updated. A method for checking the execution speed of a programmable controller.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60154325A JPS6215606A (en) | 1985-07-15 | 1985-07-15 | Method for confirming executing speed of programmable controller |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60154325A JPS6215606A (en) | 1985-07-15 | 1985-07-15 | Method for confirming executing speed of programmable controller |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6215606A true JPS6215606A (en) | 1987-01-24 |
Family
ID=15581671
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP60154325A Pending JPS6215606A (en) | 1985-07-15 | 1985-07-15 | Method for confirming executing speed of programmable controller |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6215606A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6432306A (en) * | 1987-07-29 | 1989-02-02 | Fanuc Ltd | Display system for pmc cycle time |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS54120378A (en) * | 1978-03-09 | 1979-09-18 | Toyoda Mach Works Ltd | Sequence controller |
JPS57169809A (en) * | 1981-04-13 | 1982-10-19 | Omron Tateisi Electronics Co | Programmable logic controller |
JPS5998212A (en) * | 1982-11-26 | 1984-06-06 | Fuji Electric Co Ltd | Confirming system of execution speed of sequence controller |
JPS6011946A (en) * | 1983-07-01 | 1985-01-22 | Hitachi Ltd | Programmable controller |
JPS60101612A (en) * | 1983-11-08 | 1985-06-05 | Toshiba Corp | Programmable controller |
-
1985
- 1985-07-15 JP JP60154325A patent/JPS6215606A/en active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS54120378A (en) * | 1978-03-09 | 1979-09-18 | Toyoda Mach Works Ltd | Sequence controller |
JPS57169809A (en) * | 1981-04-13 | 1982-10-19 | Omron Tateisi Electronics Co | Programmable logic controller |
JPS5998212A (en) * | 1982-11-26 | 1984-06-06 | Fuji Electric Co Ltd | Confirming system of execution speed of sequence controller |
JPS6011946A (en) * | 1983-07-01 | 1985-01-22 | Hitachi Ltd | Programmable controller |
JPS60101612A (en) * | 1983-11-08 | 1985-06-05 | Toshiba Corp | Programmable controller |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6432306A (en) * | 1987-07-29 | 1989-02-02 | Fanuc Ltd | Display system for pmc cycle time |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS6215606A (en) | Method for confirming executing speed of programmable controller | |
JP2663540B2 (en) | Programmable controller | |
JPH04305740A (en) | Method for displaying processing status | |
JPH01173203A (en) | Measuring method for processing time of sequence controller | |
JPH01223504A (en) | Sampling trace system for programmable controller | |
JPH1185220A (en) | Programmable controller | |
JPH1011285A (en) | Programmable controller and recording medium | |
KR950013602B1 (en) | Frequency measuring device | |
JPH03129442A (en) | Cpu performance measuring instrument | |
JPS59205613A (en) | Sequence monitor device | |
JPS59221710A (en) | Measuring system for arithmetic processing time of sequence program | |
JPS62125442A (en) | Measurement system for program performance | |
JPS5998212A (en) | Confirming system of execution speed of sequence controller | |
JPH10293159A (en) | Lsi tester | |
JPS60247709A (en) | Programmable controller | |
JPH04216103A (en) | User program tracing system for programmable controller | |
JPH0619752A (en) | Microcomputer | |
JPH0580816A (en) | Device for evaluating line control circuit | |
JPH0354645A (en) | Program execution time measuring instrument | |
JPS63180139A (en) | Microcomputer for evaluation of program | |
JPH02206848A (en) | Device for supervising action state of programmable controller | |
JPH0443405A (en) | Method and device for recurrently checking moving route in numerical controller | |
JPH02284248A (en) | Memory contents checking method | |
JPH06161516A (en) | Checking method for sequence program | |
JPH0413728B2 (en) |