JPS5998212A - シ−ケンスコントロ−ラの実行速度確認方式 - Google Patents
シ−ケンスコントロ−ラの実行速度確認方式Info
- Publication number
- JPS5998212A JPS5998212A JP57207387A JP20738782A JPS5998212A JP S5998212 A JPS5998212 A JP S5998212A JP 57207387 A JP57207387 A JP 57207387A JP 20738782 A JP20738782 A JP 20738782A JP S5998212 A JPS5998212 A JP S5998212A
- Authority
- JP
- Japan
- Prior art keywords
- program
- execution speed
- stored
- instructions
- speed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B23/00—Testing or monitoring of control systems or parts thereof
- G05B23/02—Electric testing or monitoring
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Automation & Control Theory (AREA)
- Testing And Monitoring For Control Systems (AREA)
- Programmable Controllers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はストアードプロダラム方式の常時繰り返し演算
式によるシーケンスコントローラにおいて、プログラム
メモリに格納されているプログラムのチェックを行ない
、その実行速度を算出するようにしたシーケンスコント
ローラの実行速度確認方式に関する。
式によるシーケンスコントローラにおいて、プログラム
メモリに格納されているプログラムのチェックを行ない
、その実行速度を算出するようにしたシーケンスコント
ローラの実行速度確認方式に関する。
第１図はこの種のストアードプロダラム方式のシーケン
スコントローラの概略構成図を示すものであり、図にお
いて１は中央処理装置、２はシステム全体を制御するシ
ステムプログラムが格納されたシステムプログラムメモ
リ、３はユーザが作成したプログラムを格納するユーザ
プログラムメモリ、４は入出力信号のバッファメモリや
演算結果の一時記憶メモリ等として使用されるデータメ
モリ、５は操作キーや表示器を有するプログラムローダ
、６は入力カード群、７は出力カード群である。そして
、このようなシーケンスコントローラにはリミットスイ
ッチ等の入力機器群８と電磁開閉器等の出力機器群９が
接続される。またプログラムローダ５はシーケンスコン
トローラ本体に内蔵されたり、あるいはコネクタにより
シーケンスコントローラ本体に着脱可能に構成されてプ
ログラム時やモニタ時にのみシーケンスコントローラに
接続される。
スコントローラの概略構成図を示すものであり、図にお
いて１は中央処理装置、２はシステム全体を制御するシ
ステムプログラムが格納されたシステムプログラムメモ
リ、３はユーザが作成したプログラムを格納するユーザ
プログラムメモリ、４は入出力信号のバッファメモリや
演算結果の一時記憶メモリ等として使用されるデータメ
モリ、５は操作キーや表示器を有するプログラムローダ
、６は入力カード群、７は出力カード群である。そして
、このようなシーケンスコントローラにはリミットスイ
ッチ等の入力機器群８と電磁開閉器等の出力機器群９が
接続される。またプログラムローダ５はシーケンスコン
トローラ本体に内蔵されたり、あるいはコネクタにより
シーケンスコントローラ本体に着脱可能に構成されてプ
ログラム時やモニタ時にのみシーケンスコントローラに
接続される。
このような構成において、シーケンスコントローラは、
プログラムローダ５によりユーザプログラムメモリ３に
格納されたプログラムをシステムプログラムメモリ２に
格納されたシステムプログラムの制御のもとに常時繰り
返し実行し、入力カード群６．出力カード群７．データ
メモリ４および中央処理装置ｌとの間でデータのやりと
りを行ない入力機器群８の状態に応じて出力機器群９を
制御していくのである。ところでリレーシーケンスをリ
レー回路からこのような構成のシーケンスコントローラ
に置き換える場合、リレー回路は並列処理、シーケンス
コントローラは直列処理とその処理方法に大きな違いが
あり、置き換えに当りシーケンスによってはシーケンス
コントローラの処理速度すなわちプログラムメモリ３に
格納されたプログラムを１回当り実行するのに要する時
間を把握し、その限界を知っておく必要がある。ストア
ードプログラム方式の常時繰り返し演算式のシーケンス
コントローラには、プロン眩の実行を、命令が書き込ま
れていない領域も含めてプログラムメモリの全領域にわ
たって繰り返し実行する固定サイクル時間式と、プログ
ラムメモリ内のＥＮＤ命令が格納されている領域までを
繰り返し実行する可変サイクル時間式とがある。固定サ
イクル時間式のものはプログラムメモリの容量によって
実行処理速度が決まり一定（例えば２０ ｍｓ ）であ
るが、可変サイクル時間式のものはプログラム中に使用
した命令の種類と数によりその実行速度が異なり、実行
速度の表現方法として１命令当り平均ｔμｓｅζまたは
平均Ｔ ｍ ｓｅｃ／）ｃｗ等が採用されている。
プログラムローダ５によりユーザプログラムメモリ３に
格納されたプログラムをシステムプログラムメモリ２に
格納されたシステムプログラムの制御のもとに常時繰り
返し実行し、入力カード群６．出力カード群７．データ
メモリ４および中央処理装置ｌとの間でデータのやりと
りを行ない入力機器群８の状態に応じて出力機器群９を
制御していくのである。ところでリレーシーケンスをリ
レー回路からこのような構成のシーケンスコントローラ
に置き換える場合、リレー回路は並列処理、シーケンス
コントローラは直列処理とその処理方法に大きな違いが
あり、置き換えに当りシーケンスによってはシーケンス
コントローラの処理速度すなわちプログラムメモリ３に
格納されたプログラムを１回当り実行するのに要する時
間を把握し、その限界を知っておく必要がある。ストア
ードプログラム方式の常時繰り返し演算式のシーケンス
コントローラには、プロン眩の実行を、命令が書き込ま
れていない領域も含めてプログラムメモリの全領域にわ
たって繰り返し実行する固定サイクル時間式と、プログ
ラムメモリ内のＥＮＤ命令が格納されている領域までを
繰り返し実行する可変サイクル時間式とがある。固定サ
イクル時間式のものはプログラムメモリの容量によって
実行処理速度が決まり一定（例えば２０ ｍｓ ）であ
るが、可変サイクル時間式のものはプログラム中に使用
した命令の種類と数によりその実行速度が異なり、実行
速度の表現方法として１命令当り平均ｔμｓｅζまたは
平均Ｔ ｍ ｓｅｃ／）ｃｗ等が採用されている。
しかし、シーケンス処理の違いにより、プログラム構成
が大幅Ｊこ異なり、 イ）使用命令が片寄ったプログラム構成、口）ＪＵＭＰ
命令を含むプログラム構成、等の場合、実行速度を確実
に把握することができないという欠点があった。
が大幅Ｊこ異なり、 イ）使用命令が片寄ったプログラム構成、口）ＪＵＭＰ
命令を含むプログラム構成、等の場合、実行速度を確実
に把握することができないという欠点があった。
本願発明は上記に鑑み、ストアードプロダラム方式の可
変サイクル常時繰り返し演算式シーケンスコントローラ
において、リレー回路との相違を考慮した最適なシステ
ム設計を可能とするプログラム全体の実行速度確認方式
を提供することを目的とする。
変サイクル常時繰り返し演算式シーケンスコントローラ
において、リレー回路との相違を考慮した最適なシステ
ム設計を可能とするプログラム全体の実行速度確認方式
を提供することを目的とする。
この目的は本発明によれば、プログラムメモリに格納さ
れたプログラムの内容をその処理順序に従って命令を順
次読出し、それぞれの命令の処理速度を積算することに
より達成される。
れたプログラムの内容をその処理順序に従って命令を順
次読出し、それぞれの命令の処理速度を積算することに
より達成される。
以下、本発明を図に示す実施例に基づいて詳細に説明す
る。
る。
第２図は実行速度を確認できるようにしたプログラムロ
ーダ（第１図のプログラムローダ５に対応する）の概略
構成図を示しており、図において１０は中央処理装置、
１１はシステムプログラムメモリ、１２はシーケンスコ
ントローラ本体との接続を行なうためのインターフェー
ス回路、１３は表示器。
ーダ（第１図のプログラムローダ５に対応する）の概略
構成図を示しており、図において１０は中央処理装置、
１１はシステムプログラムメモリ、１２はシーケンスコ
ントローラ本体との接続を行なうためのインターフェー
ス回路、１３は表示器。
１４はキーボードを示している。システムプログラムメ
モ１月１には第３図に示すように各命令の実行速度が記
憶されており、この実行速度は例えばシーケンス制御命
令は１．５〜２．３μｓＡ令、シーケンス制御拡張命令
は５〜８．２μｓＡ令のような値となる。
モ１月１には第３図に示すように各命令の実行速度が記
憶されており、この実行速度は例えばシーケンス制御命
令は１．５〜２．３μｓＡ令、シーケンス制御拡張命令
は５〜８．２μｓＡ令のような値となる。
第４図はこのように構成されるプログラムローダに実行
速度確認機能を内蔵させた場合の実行フローチャートを
示している。また、第５図は第１図に示すユーザプログ
ラムメモリ３に格納されているプログラムを示している
。プログラムローダには実行速度を確認するための機能
がシステムプログラムメモリｌｌ内にプログラムされて
おり、プログラムローダはキーボード１４に設けられた
実行速度確認要求キー（図示せず）の操作によりユーザ
プログラムメモリ３に格納されている第５図に示す各命
令をＯステップから順次読出し、該当命令の実行速度を
第３図に示すような記憶内容から検索し、その実行速度
を実行速度積算カウンタ（このカウンタは中央処理装置
ｌｏ内の１つのレジスタが使用される）に加算していく
。第４図に示すフローチャートにおいて、ステップｓ１
においては初期値が実行処理速度積算カウンタに予め格
納される。このステップＳ１は、プログラムのステップ
数に関係なく入出カ処理、自己診断処理等を行なう場合
に、これらの処理時間を初期値としてセットしておくも
のである。ステップＳ２においてはユーザプログラムメ
モリ３（第１図）から命令を読出し、次にステップＳ３
においてこの読出された命令の実行速度を検索して、実
行速度積算カウンタに加算している。ステップＳ４にお
ける全格納命令終了の判断は、プログラム中のＥＮＤ命
令の有無により行ない、もし、ＥＮＤ命令でなければ順
次ユーザプログラムメモリ３（第１図）から命令の読出
しを行なう。そして、ＥＮＤ命令が読出されてその実行
速度を実行速度積算カウンタに加算した時に命令の読出
しを終了する。そしてその時の実行速度積算カウンタの
内容（Ｔ＝初期値＋１． ＋ １．＋・・・＋ｔ４＋ｔ
、）が実行処理速度となる。この求められた実行速度を
表示器１３に直接表示しても良いし、あるいは、この求
められた実行速度を複数のサイクル時間標準値（この標
準値はシステムプログラムメモリ等に予め記憶させてお
く）と比較して、いちばん近い標準値を表示するように
しても良い。
速度確認機能を内蔵させた場合の実行フローチャートを
示している。また、第５図は第１図に示すユーザプログ
ラムメモリ３に格納されているプログラムを示している
。プログラムローダには実行速度を確認するための機能
がシステムプログラムメモリｌｌ内にプログラムされて
おり、プログラムローダはキーボード１４に設けられた
実行速度確認要求キー（図示せず）の操作によりユーザ
プログラムメモリ３に格納されている第５図に示す各命
令をＯステップから順次読出し、該当命令の実行速度を
第３図に示すような記憶内容から検索し、その実行速度
を実行速度積算カウンタ（このカウンタは中央処理装置
ｌｏ内の１つのレジスタが使用される）に加算していく
。第４図に示すフローチャートにおいて、ステップｓ１
においては初期値が実行処理速度積算カウンタに予め格
納される。このステップＳ１は、プログラムのステップ
数に関係なく入出カ処理、自己診断処理等を行なう場合
に、これらの処理時間を初期値としてセットしておくも
のである。ステップＳ２においてはユーザプログラムメ
モリ３（第１図）から命令を読出し、次にステップＳ３
においてこの読出された命令の実行速度を検索して、実
行速度積算カウンタに加算している。ステップＳ４にお
ける全格納命令終了の判断は、プログラム中のＥＮＤ命
令の有無により行ない、もし、ＥＮＤ命令でなければ順
次ユーザプログラムメモリ３（第１図）から命令の読出
しを行なう。そして、ＥＮＤ命令が読出されてその実行
速度を実行速度積算カウンタに加算した時に命令の読出
しを終了する。そしてその時の実行速度積算カウンタの
内容（Ｔ＝初期値＋１． ＋ １．＋・・・＋ｔ４＋ｔ
、）が実行処理速度となる。この求められた実行速度を
表示器１３に直接表示しても良いし、あるいは、この求
められた実行速度を複数のサイクル時間標準値（この標
準値はシステムプログラムメモリ等に予め記憶させてお
く）と比較して、いちばん近い標準値を表示するように
しても良い。
第６図はジャンプ（Ｊ ＵＭＰ ）命令をプログラム中
に含む場合のプログラムの一例を示しており、このプロ
グラムによるシーケンス処理は入力アドレス０．０のオ
ン、オフに応じてステップｍ＋９にジャンプあるいは順
次処理となるものであるが、この場合にはジャンプする
か否かにより実行速度は違ってくる。第７図はＪ ＵＭ
Ｐ命令を含むプログラムの実行速度を確認する時の実行
フローチャートを示しており、第４図に示す実行フロー
チャートのステップＳ３をステップ８６〜８１０のよう
に変形させたものである。すなわち、ステップＳ５にお
いて前述と同様にユーザプログラムメモリ３（第１図）
から命令を読取り、ステップＳ６においてこの読取った
命令がＪ ＵＭＰ命令であるか否かの判断を行なう０も
し、ＪＵＭＰ命令である場合にはステップＳ７に示すよ
うにプログラムローダに表示または警報を発し、操作者
にジャンプ時の実行速度かジャンプしない時の実行速度
かの選択をキーインにより行なわせる（ステップ８Ｂ）
。そしてステップＳ９においてステップＳ８での選択が
Ｊ ＵＭＰ命令の実行であるか否かを判断し、もし、Ｊ
ＵＭＰ命令の実行である場合には、ステップ１０におい
て指定されたステップにジャンプする。ステップ１０の
実行後あるいはステップＳ６においてＪＵＭＰ命令でな
かった時およびステップＳ９においてＪ ＵＭＰ命令の
実行が選択されなかった時には第４図に示すステップＳ
３を実行し、実行速度の加算を行なう０ このように本発明によれば、ストアードプログラム方式
の可変サイクル時間常時繰り返し演算式のシーケンスコ
ントローラにおＧ）で、作成されたプログラムの全ステ
・ンプを処理順序番こ従し）検索して実行速度を算出す
るようにしたためその実行速度を確実に把握できるよう
になり、リレー回路をシーケンスコントローラに置換え
る場合、処理速度を考慮し、その使用限界を認識した最
適設計力３可能となる効果が得られる。
に含む場合のプログラムの一例を示しており、このプロ
グラムによるシーケンス処理は入力アドレス０．０のオ
ン、オフに応じてステップｍ＋９にジャンプあるいは順
次処理となるものであるが、この場合にはジャンプする
か否かにより実行速度は違ってくる。第７図はＪ ＵＭ
Ｐ命令を含むプログラムの実行速度を確認する時の実行
フローチャートを示しており、第４図に示す実行フロー
チャートのステップＳ３をステップ８６〜８１０のよう
に変形させたものである。すなわち、ステップＳ５にお
いて前述と同様にユーザプログラムメモリ３（第１図）
から命令を読取り、ステップＳ６においてこの読取った
命令がＪ ＵＭＰ命令であるか否かの判断を行なう０も
し、ＪＵＭＰ命令である場合にはステップＳ７に示すよ
うにプログラムローダに表示または警報を発し、操作者
にジャンプ時の実行速度かジャンプしない時の実行速度
かの選択をキーインにより行なわせる（ステップ８Ｂ）
。そしてステップＳ９においてステップＳ８での選択が
Ｊ ＵＭＰ命令の実行であるか否かを判断し、もし、Ｊ
ＵＭＰ命令の実行である場合には、ステップ１０におい
て指定されたステップにジャンプする。ステップ１０の
実行後あるいはステップＳ６においてＪＵＭＰ命令でな
かった時およびステップＳ９においてＪ ＵＭＰ命令の
実行が選択されなかった時には第４図に示すステップＳ
３を実行し、実行速度の加算を行なう０ このように本発明によれば、ストアードプログラム方式
の可変サイクル時間常時繰り返し演算式のシーケンスコ
ントローラにおＧ）で、作成されたプログラムの全ステ
・ンプを処理順序番こ従し）検索して実行速度を算出す
るようにしたためその実行速度を確実に把握できるよう
になり、リレー回路をシーケンスコントローラに置換え
る場合、処理速度を考慮し、その使用限界を認識した最
適設計力３可能となる効果が得られる。
行速度を記憶したメモリの状態図、第４図、第７図は実
行速度を確認するときの動作フローチャート、第５図、
第６図はユーザプログラムメモＩＪ内のプログラムを示
している。 １．１０・・・中央処理装置、２．１１・・・システム
プログラムメモリ、３・・・ユーザプログラムメモリ、
４・・・データメモリ、５・・・プログラムローダ、６
・・・入力カード群、７・・・出力カード群、８・・・
入力機器群、９・・・出力機器群、１２・・・インター
フェース回路、１３・・表示器、１４・・・キーボード
。 才ｆ 閃 矛２ 閃 才４０ ？ｊ図
行速度を確認するときの動作フローチャート、第５図、
第６図はユーザプログラムメモＩＪ内のプログラムを示
している。 １．１０・・・中央処理装置、２．１１・・・システム
プログラムメモリ、３・・・ユーザプログラムメモリ、
４・・・データメモリ、５・・・プログラムローダ、６
・・・入力カード群、７・・・出力カード群、８・・・
入力機器群、９・・・出力機器群、１２・・・インター
フェース回路、１３・・表示器、１４・・・キーボード
。 才ｆ 閃 矛２ 閃 才４０ ？ｊ図
Claims (1)
- ストアードプログラム方式の可変サイクル時間常時繰り
返し演算式のシーケンスコントローラにおいて、プログ
ラムメモリに格納されたプログラムの内容をその処理順
序に従い、命令を順次読出し、それぞれの命令の処理速
度を積算し、その積算結果に基づいて実行速度を確認す
るようにしたことを特徴とするシーケンスコントローラ
の実行速度確認方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57207387A JPS5998212A (ja) | 1982-11-26 | 1982-11-26 | シ−ケンスコントロ−ラの実行速度確認方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57207387A JPS5998212A (ja) | 1982-11-26 | 1982-11-26 | シ−ケンスコントロ−ラの実行速度確認方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5998212A true JPS5998212A (ja) | 1984-06-06 |
Family
ID=16538889
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57207387A Pending JPS5998212A (ja) | 1982-11-26 | 1982-11-26 | シ−ケンスコントロ−ラの実行速度確認方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5998212A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6215606A (ja) * | 1985-07-15 | 1987-01-24 | Fuji Electric Co Ltd | プログラマブルコントロ−ラの実行速度確認方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5611039A (en) * | 1979-06-30 | 1981-02-04 | Philips Nv | Method and device for obtaining contour of body by using radiation scattered by body |
-
1982
- 1982-11-26 JP JP57207387A patent/JPS5998212A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5611039A (en) * | 1979-06-30 | 1981-02-04 | Philips Nv | Method and device for obtaining contour of body by using radiation scattered by body |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6215606A (ja) * | 1985-07-15 | 1987-01-24 | Fuji Electric Co Ltd | プログラマブルコントロ−ラの実行速度確認方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0158430A2 (en) | Programming controller having automatic contact line solving | |
| US4200915A (en) | Program loader for programmable controller | |
| US5042002A (en) | Programmable controller with a directed sequencer | |
| CA1085058A (en) | Jump structure for a digital control system | |
| JPS60262204A (ja) | プログラマブル・コントロ−ラ | |
| US4371922A (en) | Process stepping sequential controller | |
| JPH0782368B2 (ja) | プログラマブルコントローラ用プログラムを作成するプログラミング端末装置 | |
| JPS6134605A (ja) | プログラマブルコントロ−ラの制御方式 | |
| US4498130A (en) | Apparatus for remotely operating output terminals of a copying machine or the like during self-diagnosis | |
| JPS5998212A (ja) | シ−ケンスコントロ−ラの実行速度確認方式 | |
| EP0496097B1 (en) | Programmable controller processor for concurrently executing multiple user control programs | |
| JP2002508541A (ja) | アクティブなボタンとしての操作ボタン | |
| EP0923010B1 (en) | Programmable controller | |
| JPH02220102A (ja) | シーケンス・プログラム編集方式 | |
| JP2731166B2 (ja) | プログラマブルコントローラ | |
| JPS6112281B2 (ja) | ||
| JPS6184712A (ja) | プログラマブルコントロ−ラ | |
| JPS6236563B2 (ja) | ||
| JPS5946002B2 (ja) | シ−ケンス制御装置における停電時および復電時の処理方式 | |
| JPH0456321B2 (ja) | ||
| EP0386260A1 (en) | Sequence program editing system | |
| JP2727717B2 (ja) | プログラマブルコントローラシステム | |
| JPS62251832A (ja) | 電子計算機システム | |
| JPS6215606A (ja) | プログラマブルコントロ−ラの実行速度確認方法 | |
| JPH04330532A (ja) | プログラマブルコントローラ |