JPH02206848A - プログラマブルコントローラの動作状態監視装置 - Google Patents
プログラマブルコントローラの動作状態監視装置Info
- Publication number
- JPH02206848A JPH02206848A JP2791189A JP2791189A JPH02206848A JP H02206848 A JPH02206848 A JP H02206848A JP 2791189 A JP2791189 A JP 2791189A JP 2791189 A JP2791189 A JP 2791189A JP H02206848 A JPH02206848 A JP H02206848A
- Authority
- JP
- Japan
- Prior art keywords
- program
- programmable controller
- level
- execution time
- address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000009471 action Effects 0.000 title abstract description 5
- 238000005259 measurement Methods 0.000 claims abstract description 26
- 238000001514 detection method Methods 0.000 claims abstract description 24
- 238000012806 monitoring device Methods 0.000 claims description 6
- 230000006399 behavior Effects 0.000 claims 3
- 238000012545 processing Methods 0.000 abstract description 23
- 238000000691 measurement method Methods 0.000 description 7
- 238000000034 method Methods 0.000 description 7
- 238000010586 diagram Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 238000012544 monitoring process Methods 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 238000009825 accumulation Methods 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000004043 responsiveness Effects 0.000 description 1
Landscapes
- Programmable Controllers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、プログラマブルコントローラの動作状態を
監視して、その状態をCRTデイスプレィ等の表示部に
表示させるようにしたプログラマブルコントローラの動
作状態監視装置に係り、特にプログラマブルコントロー
ラのプログラム実行時間を計測して表示することが可能
なプログラマブルコントローラの動作状態監視装置に関
する。
監視して、その状態をCRTデイスプレィ等の表示部に
表示させるようにしたプログラマブルコントローラの動
作状態監視装置に係り、特にプログラマブルコントロー
ラのプログラム実行時間を計測して表示することが可能
なプログラマブルコントローラの動作状態監視装置に関
する。
従来、プログラマブルコントローラの動作状態を監視す
る装置として、プログラムローダが知られている。この
プログラムローダは、プログラマブルコントローラのサ
ポート機器として、プログラムの作成・編集・書込み等
のプログラム開発機能を有する外、そのプログラムをプ
ログラマブルコントローラに実行させて動作を確認する
デバッグ機能を有している。
る装置として、プログラムローダが知られている。この
プログラムローダは、プログラマブルコントローラのサ
ポート機器として、プログラムの作成・編集・書込み等
のプログラム開発機能を有する外、そのプログラムをプ
ログラマブルコントローラに実行させて動作を確認する
デバッグ機能を有している。
そして、プログラマブルコントローラは、その命令・演
算データを格納するメモリに、第1図(a)〜(C)の
フローチャートで示すようなプログラムが処理の単位毎
、又は定周期性或いは処理の優先度に応じたプログラム
に優先レベルを設けて複数個格納され、これを順次実行
することにより動作する。
算データを格納するメモリに、第1図(a)〜(C)の
フローチャートで示すようなプログラムが処理の単位毎
、又は定周期性或いは処理の優先度に応じたプログラム
に優先レベルを設けて複数個格納され、これを順次実行
することにより動作する。
このようなプログラム形態では、プログラマブルコント
ローラの処理速度や外部機器に対する応答性を高めるた
めに、プログラマブルコントローラを実際に動作させて
、1スキヤンの処理時間或いは回路の各部の実行速度を
計測し、優先プログラムの負荷軽減や定周期プログラム
の周期変更等を行うことで、プログラマブルコントロー
ラの効率よい運用を図るようにしている。
ローラの処理速度や外部機器に対する応答性を高めるた
めに、プログラマブルコントローラを実際に動作させて
、1スキヤンの処理時間或いは回路の各部の実行速度を
計測し、優先プログラムの負荷軽減や定周期プログラム
の周期変更等を行うことで、プログラマブルコントロー
ラの効率よい運用を図るようにしている。
ところで、第3図(a)〜(C)のプログラムの実行速
度を計測する方法として、従来、下記の3通りの計測方
法が考えられている。
度を計測する方法として、従来、下記の3通りの計測方
法が考えられている。
■ プログラムのリストから命令実行時間を積算してい
く方法。
く方法。
■ プログラマブルコントローラにプログラムの1命令
ごと実際に動作させ、当該命令の実行時間を積算し、積
算中はプログラマブルコントローラをプログラム実行を
停止させて計測する方法。
ごと実際に動作させ、当該命令の実行時間を積算し、積
算中はプログラマブルコントローラをプログラム実行を
停止させて計測する方法。
■ プログラマブルコントローラを実際に動作させると
共に、時間計測用のカウンタを別途起動させて計時する
方法。
共に、時間計測用のカウンタを別途起動させて計時する
方法。
しかしながら、上記従来のプログラマブルコントローラ
の動作状態監視装置にあっては、計測方法■にあっては
、第3図(a)に示すような連続処理では略正確な実行
速度を計測することができるが、第3図(ト))及び(
C)のように演算による判断で分岐やループ処理を行う
場合は、リスト上の字面からでは処理ルートを判断でき
ないので、時間算出が困難となる課題がある。
の動作状態監視装置にあっては、計測方法■にあっては
、第3図(a)に示すような連続処理では略正確な実行
速度を計測することができるが、第3図(ト))及び(
C)のように演算による判断で分岐やループ処理を行う
場合は、リスト上の字面からでは処理ルートを判断でき
ないので、時間算出が困難となる課題がある。
また、計測方法■及び■は、外部カウンタを有するか否
かの構成上の差があるが、プログラマブルコントローラ
を実際に動作させて実行時間を計測するので、計測方法
■の課題を解決することができる。
かの構成上の差があるが、プログラマブルコントローラ
を実際に動作させて実行時間を計測するので、計測方法
■の課題を解決することができる。
しかし、計測方法■にあっては、プログラマブルコント
ローラにおけるプログラムの実行を停止させる毎に命令
時間計算のための処理プログラムを走らせ、この命令の
既知の命令時間を積算することになるので、実際の外部
入出力機器との応答の待ち時間を計測することができず
、正確な実行時間を計測することができない未解決の課
題があった。
ローラにおけるプログラムの実行を停止させる毎に命令
時間計算のための処理プログラムを走らせ、この命令の
既知の命令時間を積算することになるので、実際の外部
入出力機器との応答の待ち時間を計測することができず
、正確な実行時間を計測することができない未解決の課
題があった。
また、計測方法■にあっては、外部カウンタによってプ
ログラマブルコントローラのプログラム実行を停止させ
ることなく実行時間を計測するので、実際の動作時間を
算出することができるが、測定しようとする回路に第4
図に示すような優先プログラムによる割込処理が入った
場合には、優先プログラムの実行時間も含めた計測時間
となることになり、割込処理の有無で実行時間が変わり
、正確なプログラムの実行時間を計測することができな
いという未解決の課題があった。
ログラマブルコントローラのプログラム実行を停止させ
ることなく実行時間を計測するので、実際の動作時間を
算出することができるが、測定しようとする回路に第4
図に示すような優先プログラムによる割込処理が入った
場合には、優先プログラムの実行時間も含めた計測時間
となることになり、割込処理の有無で実行時間が変わり
、正確なプログラムの実行時間を計測することができな
いという未解決の課題があった。
この優先プログラムの割込みに関しては、前記計測方法
■において、割込処理を禁止して実行させることが可能
であるが、この計測方法■には前述したように正確な実
行時間を計測することができない課題があるので、実際
上採用することはできない。
■において、割込処理を禁止して実行させることが可能
であるが、この計測方法■には前述したように正確な実
行時間を計測することができない課題があるので、実際
上採用することはできない。
そこで、この発明は、上記従来例の未解決の課題に着目
してなされたものであり、プログラマブルコントローラ
で実行するプログラムの任意の範囲の実行時間を、割込
み処理の有無にかかわらず、正確に計測することができ
るプログラマブルコントローラの動作状態監視装置を提
供することを目的としている。
してなされたものであり、プログラマブルコントローラ
で実行するプログラムの任意の範囲の実行時間を、割込
み処理の有無にかかわらず、正確に計測することができ
るプログラマブルコントローラの動作状態監視装置を提
供することを目的としている。
〔課題を解決するための手段]
上記目的を達成するために、この発明は、命令・演算デ
ータを格納するメモリを有するプログラマブルコントロ
ーラと、君亥プロゲラマフ゛ルコントローラの動作状態
をデータとして読取るインタフェース部と、該インタフ
ェース部で読取ったデータを表示する表示装置とを有す
るプログラマブルコントローラの動作状態監視装置にお
いて、前記プログラマブルコントローラでメモリに記憶
されている命令を順次実行するときのプログラムと、予
め指定されたプログラム範囲との一致を検出するプログ
ラム範囲−敗検出手段と、プログラマブルコントローラ
の動作レベルと予め指定された動作レベルとの一致を検
出する動作レベル一致検出手段と、前記アドレス一致検
出手段及び動作レベル一致検出手段で一致が検出された
ときにプログラム実行時間を計測する実行時間計測手段
とを備えたことを特徴としている。
ータを格納するメモリを有するプログラマブルコントロ
ーラと、君亥プロゲラマフ゛ルコントローラの動作状態
をデータとして読取るインタフェース部と、該インタフ
ェース部で読取ったデータを表示する表示装置とを有す
るプログラマブルコントローラの動作状態監視装置にお
いて、前記プログラマブルコントローラでメモリに記憶
されている命令を順次実行するときのプログラムと、予
め指定されたプログラム範囲との一致を検出するプログ
ラム範囲−敗検出手段と、プログラマブルコントローラ
の動作レベルと予め指定された動作レベルとの一致を検
出する動作レベル一致検出手段と、前記アドレス一致検
出手段及び動作レベル一致検出手段で一致が検出された
ときにプログラム実行時間を計測する実行時間計測手段
とを備えたことを特徴としている。
この発明においては、プログラマブルコントローラのメ
モリに格納されている命令のうちの実行時間を計測しよ
うとするプログラムの範囲を予め設定し、このプログラ
ム範囲と実際にプログラマブルコントローラで実行され
ているプログラムの領域とをプログラム−敗検出手段で
比較し、両者が一致し、且つ予め設定したプログラムの
動作レベルとプログラマブルコントローラで実行されて
いるプログラムの動作レベルとを動作レベル比較手段で
比較して両者が一致したときに、実行時間計測手段で実
行時間を計測することにより、割込処理等の高いレベル
のプログラムの時間カウントを抑制して任意の指定プロ
グラムの範囲の実行時間を正確に計測することができる
。
モリに格納されている命令のうちの実行時間を計測しよ
うとするプログラムの範囲を予め設定し、このプログラ
ム範囲と実際にプログラマブルコントローラで実行され
ているプログラムの領域とをプログラム−敗検出手段で
比較し、両者が一致し、且つ予め設定したプログラムの
動作レベルとプログラマブルコントローラで実行されて
いるプログラムの動作レベルとを動作レベル比較手段で
比較して両者が一致したときに、実行時間計測手段で実
行時間を計測することにより、割込処理等の高いレベル
のプログラムの時間カウントを抑制して任意の指定プロ
グラムの範囲の実行時間を正確に計測することができる
。
以下、この発明の実施例を図面に基づいて説明する。
第1図はこの発明の一実施例を示すブロック図である。
図中、1はプログラマブルコントローラであって、これ
にローダインタフェース2を介してプログラムローダ3
が接続される。
にローダインタフェース2を介してプログラムローダ3
が接続される。
プログラマブルコントローラ(以下、PCと称する)1
は、中央演算処理装置4、命令・演算データを格納する
プログラム記憶部5及び外部の制御対象との入出力部6
を備えており、これらが共通バス7を介して互いに接続
された構成を有し、プログラム記憶部5に格納されたプ
ログラムを中央演算処理装置4で共通バス7を介して読
取り解読することにより、共通バス7を通じて入出力部
6との間で、入出力部6に接続される外部の制御対象の
動作に関するデータの授受を行うなどの動作を繰り返し
実行する。ここで、共通バス7は、プログラム記憶部5
からプログラムデータを取出するためのアドレスバスと
、そのプログラムの命令コード及び中央処理装置4によ
る演算結果(入出力部6に接続された制御対象に対する
指令データ等)を伝送するデータバスとで構成されてい
る。
は、中央演算処理装置4、命令・演算データを格納する
プログラム記憶部5及び外部の制御対象との入出力部6
を備えており、これらが共通バス7を介して互いに接続
された構成を有し、プログラム記憶部5に格納されたプ
ログラムを中央演算処理装置4で共通バス7を介して読
取り解読することにより、共通バス7を通じて入出力部
6との間で、入出力部6に接続される外部の制御対象の
動作に関するデータの授受を行うなどの動作を繰り返し
実行する。ここで、共通バス7は、プログラム記憶部5
からプログラムデータを取出するためのアドレスバスと
、そのプログラムの命令コード及び中央処理装置4によ
る演算結果(入出力部6に接続された制御対象に対する
指令データ等)を伝送するデータバスとで構成されてい
る。
ローダインタフェース2は、PCIの共通バス7及びプ
ログラムローダ3間に接続されており、Pctの動作状
態を表すアドレスデータ及びPCの動作レベル等の情報
から実行時間を計測し、その計測結果をプログラムロー
ダ3に送出して表示させる。すなわち、ローダインタフ
ェース2は、共通バス7に接続されたプログラムレベル
レジスタ8と、プログラムローダ3から入力される任意
の設定プログラムレベルを記憶するプログラムレベル設
定レジスタ9と、プログラムローダ3から入力される任
意のアドレス範囲を記憶するアドレス範囲設定レジスタ
10と、プログラムレベルレジスタ8に記憶されたプロ
グラムレベルとプログラムレベル設定レジスタ9に記憶
された設定プログラムレベルとを比較して、両者の一致
を検出する動作レベル一致検出手段としてのプログラム
レベル比較器11と、一方の入力側が共通バス7のアド
レスバスに、他方の入力側がアドレス範囲設定レジスタ
10に接続され、両者のアドレスを比較してアドレス範
囲の開始時点及び終了時点を検出するプログラム範囲一
致検出手段としてのアドレス範囲比較器12と、このア
ドレス範囲比較器I2のアドレス開始時点検出信号がセ
ット入力端に、アドレス終了時点検出信号がリセット入
力端に、後述するプログラムローダ3からのクリア信号
がクリア入力端にそれぞれ入力されるR3形フリップフ
ロップ13と、プログラムレベル比較器11の一致信号
とフリップフロップ13の肯定出力信号とが入力される
AND回路工4と、このAND回路14の出力がイネー
ブル入力端に入力されると共に、プログラムローダ3か
らのクリア信号によってカウントデータがクリアされる
時間計測カウンタ15とを備えている。そして、時間計
測カウンタ15のカウントデータがデータバス16を介
してプログラムローダ3に送出される。
ログラムローダ3間に接続されており、Pctの動作状
態を表すアドレスデータ及びPCの動作レベル等の情報
から実行時間を計測し、その計測結果をプログラムロー
ダ3に送出して表示させる。すなわち、ローダインタフ
ェース2は、共通バス7に接続されたプログラムレベル
レジスタ8と、プログラムローダ3から入力される任意
の設定プログラムレベルを記憶するプログラムレベル設
定レジスタ9と、プログラムローダ3から入力される任
意のアドレス範囲を記憶するアドレス範囲設定レジスタ
10と、プログラムレベルレジスタ8に記憶されたプロ
グラムレベルとプログラムレベル設定レジスタ9に記憶
された設定プログラムレベルとを比較して、両者の一致
を検出する動作レベル一致検出手段としてのプログラム
レベル比較器11と、一方の入力側が共通バス7のアド
レスバスに、他方の入力側がアドレス範囲設定レジスタ
10に接続され、両者のアドレスを比較してアドレス範
囲の開始時点及び終了時点を検出するプログラム範囲一
致検出手段としてのアドレス範囲比較器12と、このア
ドレス範囲比較器I2のアドレス開始時点検出信号がセ
ット入力端に、アドレス終了時点検出信号がリセット入
力端に、後述するプログラムローダ3からのクリア信号
がクリア入力端にそれぞれ入力されるR3形フリップフ
ロップ13と、プログラムレベル比較器11の一致信号
とフリップフロップ13の肯定出力信号とが入力される
AND回路工4と、このAND回路14の出力がイネー
ブル入力端に入力されると共に、プログラムローダ3か
らのクリア信号によってカウントデータがクリアされる
時間計測カウンタ15とを備えている。そして、時間計
測カウンタ15のカウントデータがデータバス16を介
してプログラムローダ3に送出される。
プログラムローダ3は、ローダインタフェース2に接続
されたローダ制御部21と、このローダ制御部21に入
力データを入力するキーボード22と、ローダ制御部2
1から出力される表示データを表示するCRTデイスプ
レィ23とを備えている。ここで、ローダ制御部21は
、キーボード22からの実行時間計測開始を要求してプ
ログラムレベル設定データ、アドレス範囲データが入力
されると、これらをローダインタフェース2のプログラ
ムレベル設定レジスタ9及びアドレス範囲設定レジスタ
10に書込むと共に、実行時間計測の開始を指示するク
リア信号をローダインタフェース2のフリップフロップ
13及び時間計測カウンタ15に送出して、実行時間の
計測を開始し、アドレス範囲比較器12のアドレス終了
検出信号が入力されたときに時間計測カウンタ15のカ
ウントデータを読込み、これを表示データとしてCRT
デイスプレィ23に表示する。
されたローダ制御部21と、このローダ制御部21に入
力データを入力するキーボード22と、ローダ制御部2
1から出力される表示データを表示するCRTデイスプ
レィ23とを備えている。ここで、ローダ制御部21は
、キーボード22からの実行時間計測開始を要求してプ
ログラムレベル設定データ、アドレス範囲データが入力
されると、これらをローダインタフェース2のプログラ
ムレベル設定レジスタ9及びアドレス範囲設定レジスタ
10に書込むと共に、実行時間計測の開始を指示するク
リア信号をローダインタフェース2のフリップフロップ
13及び時間計測カウンタ15に送出して、実行時間の
計測を開始し、アドレス範囲比較器12のアドレス終了
検出信号が入力されたときに時間計測カウンタ15のカ
ウントデータを読込み、これを表示データとしてCRT
デイスプレィ23に表示する。
次に、上記実施例の動作を説明する。今、プログラマブ
ルコントローラ1のプログラム記憶部5に記憶されてい
る所望のプログラムについて実行時間を計測するには、
プログラムローダ3のキーボード22で該当するプログ
ラムの開始アドレス及び終了アドレスでなるアドレス範
囲設定データを入力すると共に、所望のプログラムの動
作レベルデータを入力し、これらをローダ制御部21に
送出する。ローダ制御部21では、アドレス範囲設定デ
ータをローダインタフェース2のアドレス範囲設定レジ
スタ10に記憶させると共に、動作レベルデータをプロ
グラムレベル設定レジスタ9に記憶させてから実行時間
計測の開始を指示するクリア信号をフリップフロップ1
3及び時間計測カウンタ15に送出し、フリップフロッ
プ13をリセット状態とすると共に、時間計測カウンタ
15をクリア状態とする。
ルコントローラ1のプログラム記憶部5に記憶されてい
る所望のプログラムについて実行時間を計測するには、
プログラムローダ3のキーボード22で該当するプログ
ラムの開始アドレス及び終了アドレスでなるアドレス範
囲設定データを入力すると共に、所望のプログラムの動
作レベルデータを入力し、これらをローダ制御部21に
送出する。ローダ制御部21では、アドレス範囲設定デ
ータをローダインタフェース2のアドレス範囲設定レジ
スタ10に記憶させると共に、動作レベルデータをプロ
グラムレベル設定レジスタ9に記憶させてから実行時間
計測の開始を指示するクリア信号をフリップフロップ1
3及び時間計測カウンタ15に送出し、フリップフロッ
プ13をリセット状態とすると共に、時間計測カウンタ
15をクリア状態とする。
この状態で、PCIを動作状態とする。このPCIの動
作によって、中央演算処理装置4によっプログラム記憶
部5から順次プログラムが読出されて実行状態となる。
作によって、中央演算処理装置4によっプログラム記憶
部5から順次プログラムが読出されて実行状態となる。
このとき、実行中のプログラムが所望とするプログラム
以外のプログラムであるときには、それらのアドレスが
アドレス範囲設定レジスタ10に記憶されたアドレス設
定データと異なることにより、アドレス範囲比較器12
からアドレス開始時点検出信号が出力されず、フリップ
フロップ13はリセット状態を維持し、その肯定出力が
論理値゛°0”°を維持するので、AND回路14の出
力も論理値“0°゛となり、時間計測カウンタ15が非
計時状態に維持される。
以外のプログラムであるときには、それらのアドレスが
アドレス範囲設定レジスタ10に記憶されたアドレス設
定データと異なることにより、アドレス範囲比較器12
からアドレス開始時点検出信号が出力されず、フリップ
フロップ13はリセット状態を維持し、その肯定出力が
論理値゛°0”°を維持するので、AND回路14の出
力も論理値“0°゛となり、時間計測カウンタ15が非
計時状態に維持される。
そして、中央演算処理装置4がプログラム記憶部5に格
納されているプログラムを順次実行して所望のプログラ
ムを実行する状態となると、そのプログラムに対応する
アドレスが共通バス7上に送出されることにより、アド
レス範囲比較器12からアドレス開始時点検出信号が出
力され、これによってフリップフロップ13がセット状
態となり、論理値″“1”の肯定出力がAND回路14
に供給される。一方、所望のプログラムが実行されるこ
とにより、プログラムレベルレジスタ8に所望のプログ
ラムに対応する動作レベルデータが記憶され、このため
プログラムレベル比較器11がら論理値“1”の−数構
出信号が出力され、これがAND回路13に入力される
ので、このAND回路13の出力が論理値“1”となり
、時間計測カウンタ15で計時を開始する。その後、所
望のプログラムが順次実行されて、アドレス範囲設定レ
ジスタ10に記憶された終了アドレスが共通バス7上に
表れると、アドレス範囲比較器12からアドレス終了時
点検出信号が出力され、これによってフリップフロップ
13がリセットされてその肯定出力が論理値゛°0°°
となることにより、AND回路14の出力が論理値“0
”となり、時間計測カウンタ15の計時が停止されると
共に、そのカウントデータがプログラムローダ3のロー
ダ制御部21に読込まれ、CRTデイスプレィ23に表
示される。
納されているプログラムを順次実行して所望のプログラ
ムを実行する状態となると、そのプログラムに対応する
アドレスが共通バス7上に送出されることにより、アド
レス範囲比較器12からアドレス開始時点検出信号が出
力され、これによってフリップフロップ13がセット状
態となり、論理値″“1”の肯定出力がAND回路14
に供給される。一方、所望のプログラムが実行されるこ
とにより、プログラムレベルレジスタ8に所望のプログ
ラムに対応する動作レベルデータが記憶され、このため
プログラムレベル比較器11がら論理値“1”の−数構
出信号が出力され、これがAND回路13に入力される
ので、このAND回路13の出力が論理値“1”となり
、時間計測カウンタ15で計時を開始する。その後、所
望のプログラムが順次実行されて、アドレス範囲設定レ
ジスタ10に記憶された終了アドレスが共通バス7上に
表れると、アドレス範囲比較器12からアドレス終了時
点検出信号が出力され、これによってフリップフロップ
13がリセットされてその肯定出力が論理値゛°0°°
となることにより、AND回路14の出力が論理値“0
”となり、時間計測カウンタ15の計時が停止されると
共に、そのカウントデータがプログラムローダ3のロー
ダ制御部21に読込まれ、CRTデイスプレィ23に表
示される。
また、PCIにおける所望のプログラムの実行途中に優
先レベルの高いプログラムの割込処理が実行されたとき
には、この優先レベルの高いプログラムの実行によって
、プログラムレベルレジスタの動作レベルが変更される
ことになり、プログラムレベル比較器11から出力され
る一致検出信号が論理値°“O“となり、これに応じて
AND回路14の出力も論理値″0″′となって時間計
測カウンタ15の計時が中断される。その後、優先レベ
ルの高いプログラムの実行が終了して、所望のプログラ
ムの実行が再開されると、この時点でプログラムレベル
レジスタ8の動作レベルが所望のプログラムのレベルと
なるので、プログラムレベル比較器11から再度論理値
“1゛の一致検出信号が出力され、これがAND回路1
4に入力されるので、このAND回路14の出力が論理
値“1′に反転し、これによって時間計測カウンタ15
の計時が再開され、所望のプログラムの終了アドレスが
得られるまで、計時が継続される。
先レベルの高いプログラムの割込処理が実行されたとき
には、この優先レベルの高いプログラムの実行によって
、プログラムレベルレジスタの動作レベルが変更される
ことになり、プログラムレベル比較器11から出力され
る一致検出信号が論理値°“O“となり、これに応じて
AND回路14の出力も論理値″0″′となって時間計
測カウンタ15の計時が中断される。その後、優先レベ
ルの高いプログラムの実行が終了して、所望のプログラ
ムの実行が再開されると、この時点でプログラムレベル
レジスタ8の動作レベルが所望のプログラムのレベルと
なるので、プログラムレベル比較器11から再度論理値
“1゛の一致検出信号が出力され、これがAND回路1
4に入力されるので、このAND回路14の出力が論理
値“1′に反転し、これによって時間計測カウンタ15
の計時が再開され、所望のプログラムの終了アドレスが
得られるまで、計時が継続される。
このように、上記実施例によると、優先プログラム等の
レベルの高い割込処理が実行された場合でも所望のプロ
グラムの任意のアドレス範囲の実行時間を正確に計測す
ることができる。
レベルの高い割込処理が実行された場合でも所望のプロ
グラムの任意のアドレス範囲の実行時間を正確に計測す
ることができる。
なお、上記実施例においては、所望のプログラムの範囲
をアドレスによって設定する場合について説明したが、
これに限定されるものではなく、特定の命令実行を時間
計測の開始時点としたり、複数の同一レベルを計測の範
囲としても上記実施例と同様の正確な実行時間の計測を
行うことができる。
をアドレスによって設定する場合について説明したが、
これに限定されるものではなく、特定の命令実行を時間
計測の開始時点としたり、複数の同一レベルを計測の範
囲としても上記実施例と同様の正確な実行時間の計測を
行うことができる。
〔発明の効果]
以上説明したように、この発明によれば、PCの所望プ
ログラムの任意のアドレス範囲の実行時間を計測する場
合に、PCが順次実行する命令のアドレスと予め設定し
たアドレス範囲との一致をアドレス範囲一致検出手段で
検出し、且つ実行プログラムの動作レベルと所望プログ
ラムの動作レベルの一致を動作レベル一致検出手段で検
出したときに、実行時間計測手段でプログラムの実行時
間を計測する構成としたので、実行時間の計測対象とな
るプログラムの実行時に、優先プログラム等のレベルの
高い割込処理が実行されたときでも、所望のプログラム
範囲のみの時間計測を行うことができ、実行時間の正確
な計測を行うことができる効果が得られる。
ログラムの任意のアドレス範囲の実行時間を計測する場
合に、PCが順次実行する命令のアドレスと予め設定し
たアドレス範囲との一致をアドレス範囲一致検出手段で
検出し、且つ実行プログラムの動作レベルと所望プログ
ラムの動作レベルの一致を動作レベル一致検出手段で検
出したときに、実行時間計測手段でプログラムの実行時
間を計測する構成としたので、実行時間の計測対象とな
るプログラムの実行時に、優先プログラム等のレベルの
高い割込処理が実行されたときでも、所望のプログラム
範囲のみの時間計測を行うことができ、実行時間の正確
な計測を行うことができる効果が得られる。
第1図はこの発明の一実施例を示すブロック図、第2図
は(a)〜(C)はプログラマブルコントローラでの処
理例を示すフローチャート、第3図は優先プログラムの
割込が発生したときの処理例を示すフローチャートであ
る。 図中、1はプログラマブルコントローラ、2はローダイ
ンタフェース、3はプログラムローダ、4は中央演算処
理装置、5はプログラム記憶部、6は入出力部、7は共
通バス、8はプログラムレベルレジスタ、9はプログラ
ムレベル設定レジスタ、10はアドレス範囲設定レジス
タ、11はプログラムレベル比較器(プログラムレベル
一致検出手段)、12はアドレス範囲比較器(アドレス
範囲一致検出手段)、13はフリップフロップ、14は
A、ND回路、15は時間計測カウンタ(実行時間計測
手段)、21はローダ制御部、22はキーボード、23
はCRTデイスプレィである。
は(a)〜(C)はプログラマブルコントローラでの処
理例を示すフローチャート、第3図は優先プログラムの
割込が発生したときの処理例を示すフローチャートであ
る。 図中、1はプログラマブルコントローラ、2はローダイ
ンタフェース、3はプログラムローダ、4は中央演算処
理装置、5はプログラム記憶部、6は入出力部、7は共
通バス、8はプログラムレベルレジスタ、9はプログラ
ムレベル設定レジスタ、10はアドレス範囲設定レジス
タ、11はプログラムレベル比較器(プログラムレベル
一致検出手段)、12はアドレス範囲比較器(アドレス
範囲一致検出手段)、13はフリップフロップ、14は
A、ND回路、15は時間計測カウンタ(実行時間計測
手段)、21はローダ制御部、22はキーボード、23
はCRTデイスプレィである。
Claims (1)
- (1)命令・演算データを格納するメモリを有するプロ
グラマブルコントローラと、該プログラマブルコントロ
ーラの動作状態をデータとして読取るインタフェース部
と、該インタフェース部で読取ったデータを表示する表
示装置とを有するプログラマブルコントローラの動作状
態監視装置において、前記プログラマブルコントローラ
でメモリに記憶されている命令を順次実行するときのプ
ログラムと、予め指定されたプログラム範囲との一致を
検出するプログラム範囲一致検出手段と、プログラマブ
ルコントローラの動作レベルと予め指定された動作レベ
ルとの一致を検出する動作レベル一致検出手段と、前記
アドレス一致検出手段及び動作レベル一致検出手段で一
致が検出されたときにプログラム実行時間を計測する実
行時間計測手段とを備えたことを特徴とするプログラマ
ブルコントローラの動作状態監視装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2791189A JPH02206848A (ja) | 1989-02-07 | 1989-02-07 | プログラマブルコントローラの動作状態監視装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2791189A JPH02206848A (ja) | 1989-02-07 | 1989-02-07 | プログラマブルコントローラの動作状態監視装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH02206848A true JPH02206848A (ja) | 1990-08-16 |
Family
ID=12234065
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2791189A Pending JPH02206848A (ja) | 1989-02-07 | 1989-02-07 | プログラマブルコントローラの動作状態監視装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH02206848A (ja) |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6063647A (ja) * | 1983-09-16 | 1985-04-12 | Fujitsu Ltd | 指定プログラムの走行時間測定方法 |
-
1989
- 1989-02-07 JP JP2791189A patent/JPH02206848A/ja active Pending
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6063647A (ja) * | 1983-09-16 | 1985-04-12 | Fujitsu Ltd | 指定プログラムの走行時間測定方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8079014B2 (en) | Software development apparatus and method | |
US20150058828A1 (en) | Plc simulation system, plc simulator, recording medium, and simulation method | |
JP2001318807A (ja) | タスク切り替え制御方法及び装置 | |
JPH02206848A (ja) | プログラマブルコントローラの動作状態監視装置 | |
JP6840585B2 (ja) | 測定システム、測定プログラム及び制御方法 | |
JPS59186054A (ja) | 計算機プログラムの試験方法 | |
JPH03105503A (ja) | プログラマブルコントローラ | |
JPH0283749A (ja) | マイクロプロセッサの内部割込み制御方式 | |
JPH03144705A (ja) | プログラマブルコントローラの動作状態監視装置 | |
JPS59178542A (ja) | 情報処理装置 | |
JPH10240571A (ja) | アドレストレース回路 | |
JPH02264340A (ja) | マイクロプロセッサ | |
JPH0314041A (ja) | プログラマブルコントローラのプログラム実行時間計測方法 | |
JPS63284604A (ja) | プログラマブル・コントロ−ル装置 | |
JPH06103110A (ja) | ブレークポイント設定方式 | |
JP2684966B2 (ja) | 入出力処理装置のデバッグ装置 | |
JPH0375940A (ja) | マルチタスクコントローラ | |
JPH02236744A (ja) | 情報処理装置の性能解析方式 | |
JPS61267137A (ja) | 割込み動作制御方式 | |
JPH01140348A (ja) | プログラムトレース装置 | |
JPH10247105A (ja) | プログラマブルコントローラ | |
JPS61267804A (ja) | プログラムロ−ダによるプロセスデ−タの監視方法 | |
JPS59119413A (ja) | プログラマブルコントロ−ラ | |
JPS638946A (ja) | プログラムデバツグサポ−ト方式 | |
JPH02226441A (ja) | ソフトウェアテスト装置 |