JPH03129442A - Cpu性能測定装置 - Google Patents
Cpu性能測定装置Info
- Publication number
- JPH03129442A JPH03129442A JP1266156A JP26615689A JPH03129442A JP H03129442 A JPH03129442 A JP H03129442A JP 1266156 A JP1266156 A JP 1266156A JP 26615689 A JP26615689 A JP 26615689A JP H03129442 A JPH03129442 A JP H03129442A
- Authority
- JP
- Japan
- Prior art keywords
- cpu
- program
- measured
- execution
- performance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 claims description 2
- 238000005070 sampling Methods 0.000 abstract description 15
- 238000012545 processing Methods 0.000 abstract description 5
- 238000011156 evaluation Methods 0.000 abstract description 3
- 238000004321 preservation Methods 0.000 abstract 1
- 238000005259 measurement Methods 0.000 description 16
- 238000010586 diagram Methods 0.000 description 4
- 238000011161 development Methods 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 239000013256 coordination polymer Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000010348 incorporation Methods 0.000 description 1
- 238000000691 measurement method Methods 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
Landscapes
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[発明の目的]
(産業上の利用分野)
この発明は、測定対象となるCPUにできるだけ負担を
かけることなく、当該CPUの性能を測定しうるように
したCPU性能測定装置に関する。
かけることなく、当該CPUの性能を測定しうるように
したCPU性能測定装置に関する。
(従来の技術)
CPU (マイクロプロセッサで構成される)を利用し
て各種の制御装置を開発する場合、当該CPUで実行さ
れる各タスクの実行時間、CPU占有率、スイッチング
状態等を適確に把握する必要がある。
て各種の制御装置を開発する場合、当該CPUで実行さ
れる各タスクの実行時間、CPU占有率、スイッチング
状態等を適確に把握する必要がある。
このような場合、従来は測定対象となるCPUそれ自体
に、性能測定のためのソフトウェア及びハードウェアを
別に組み込む必要があった。
に、性能測定のためのソフトウェア及びハードウェアを
別に組み込む必要があった。
しかしながらこのような従来方法によると、測定用ソフ
トウェアの実行によりオーバーヘッドが生じ、殊に通常
正確な測定をする場合には、測定のためのサンプリング
周期を細くせねばならないため、このオーバーヘッドが
増大し、結局正確な測定ができず、また余分なハードウ
ェアを付加することから当然その分コストアップにつな
がるという問題点がある。
トウェアの実行によりオーバーヘッドが生じ、殊に通常
正確な測定をする場合には、測定のためのサンプリング
周期を細くせねばならないため、このオーバーヘッドが
増大し、結局正確な測定ができず、また余分なハードウ
ェアを付加することから当然その分コストアップにつな
がるという問題点がある。
他方、マイクロプロセッサ開発装置の中には実待時間を
測定できるものもあるが、このような開発装置は、一般
に高価であり、また同時に複数のプログラムを測定でき
ないという問題点がある。
測定できるものもあるが、このような開発装置は、一般
に高価であり、また同時に複数のプログラムを測定でき
ないという問題点がある。
(発明が解決しようとする課題)
上述のように、測定対象となるCPUそれ自体にソフト
ウェア及びハードウェアを組み込む従来方法の場合には
、正確な測定ができないこと及び専用ハードウェアの組
み込みのためにコストアップとなるなどの問題があり、
また既存のマイクロプロセッサ開発装置の場合には、そ
れ自体がかなり高価であり、また同時に複数のプログラ
ムを測定できないという問題点があった。
ウェア及びハードウェアを組み込む従来方法の場合には
、正確な測定ができないこと及び専用ハードウェアの組
み込みのためにコストアップとなるなどの問題があり、
また既存のマイクロプロセッサ開発装置の場合には、そ
れ自体がかなり高価であり、また同時に複数のプログラ
ムを測定できないという問題点があった。
この発明は、上述の問題点に鑑みなされたものであり、
その目的とするところは、測定対象となるCPUに対し
てできるだけ負担をかけることなく、当該CPUの性能
を正確に知ることができるようにしたCPU性能tm定
装置を提供することにある。
その目的とするところは、測定対象となるCPUに対し
てできるだけ負担をかけることなく、当該CPUの性能
を正確に知ることができるようにしたCPU性能tm定
装置を提供することにある。
[発明の構成]
(課題を解決するための手段)
この発明は、上記の目的を達成するために、測定対象C
PUのオペレーティングシステム若しくは各アプリケー
ションプログラムそれ自体に、各アプリケーションプロ
グラム実行時に各プログラム固有の情報を外部に出力す
る処理を組み込むとともに、前記出力情報を所定周期で
サンプリングしつつその変化時点を記録する装置を前記
測定対象CPUとは別に独立して構成し、前記記録され
た内容に基いて当該CPUの性能を71PI定し1する
ように構成したことを特徴とするものである。
PUのオペレーティングシステム若しくは各アプリケー
ションプログラムそれ自体に、各アプリケーションプロ
グラム実行時に各プログラム固有の情報を外部に出力す
る処理を組み込むとともに、前記出力情報を所定周期で
サンプリングしつつその変化時点を記録する装置を前記
測定対象CPUとは別に独立して構成し、前記記録され
た内容に基いて当該CPUの性能を71PI定し1する
ように構成したことを特徴とするものである。
(作用)
このような構成によれば、測定対象CPUに対しては各
プログラム実行時にそのプロゲラ14固装置側としても
前記出力情報を所定周期でサンプ必要とされず、そのた
め全体として低コストにそれらの目的を達成することが
できる。
プログラム実行時にそのプロゲラ14固装置側としても
前記出力情報を所定周期でサンプ必要とされず、そのた
め全体として低コストにそれらの目的を達成することが
できる。
(実施例)
第1図は本発明が組み込まれた計算機システムの全体を
示すブロック図である。
示すブロック図である。
同図に示されるように、システムバス1には、本発明に
係わるCPU測定装置2及び共有メモリ3が接続されて
いる。
係わるCPU測定装置2及び共有メモリ3が接続されて
いる。
一方、測定対象となるCPUを搭載したメインCPUカ
ード4は、システムバス1に対し着脱可能に接続されて
いる。
ード4は、システムバス1に対し着脱可能に接続されて
いる。
メインCPUカード4には、図示しないが、マイクロプ
ロセッサ、システムプログラムROM及びワーキングR
OMが搭載されるほか、CRTインターフェイス4a、
プリンタインターフェイス4bが同時に搭載されて
いる。
ロセッサ、システムプログラムROM及びワーキングR
OMが搭載されるほか、CRTインターフェイス4a、
プリンタインターフェイス4bが同時に搭載されて
いる。
従って、メインCPUカード4.コンソールCRT5及
びプリンタ6により独立した制御システムが構成されて
いる。
びプリンタ6により独立した制御システムが構成されて
いる。
第2図は、CPU測定装置2の内部構成を詳細に示す模
式的ブロック図である。
式的ブロック図である。
同図に示されるように、このCP U 1llll定装
置2は、マイクロプロセッサユニット21.測定プログ
ラム用メモリ22.測定情報保存メモリ23゜共有メモ
リ参照アドレス設定スイッチ24.CRTインターフェ
イス25.プリンタインターフェイス26及びシステム
バスインターフェイス27を内蔵している。
置2は、マイクロプロセッサユニット21.測定プログ
ラム用メモリ22.測定情報保存メモリ23゜共有メモ
リ参照アドレス設定スイッチ24.CRTインターフェ
イス25.プリンタインターフェイス26及びシステム
バスインターフェイス27を内蔵している。
マイクロプロセッサユニット21は、本装置を統括制御
するものであり、測定プログラム用メモリ22の内容を
実行することにより、後述する定時サンプリング等の各
種機能を実現するようになっている。
するものであり、測定プログラム用メモリ22の内容を
実行することにより、後述する定時サンプリング等の各
種機能を実現するようになっている。
、1IllI定情報保存メモリ23には、共有メモリ3
から読み出したサンプリング周期、現在時刻、測定開始
及び終丁時刻、メインCPU実行プログラムゼ1別情報
等が格納されるようになっている。
から読み出したサンプリング周期、現在時刻、測定開始
及び終丁時刻、メインCPU実行プログラムゼ1別情報
等が格納されるようになっている。
また、共有メモリ参照アドレス設定スイッチ24には、
測定に必要な各種データが格納された共有メモリの参照
アドレスが設定されるようになっている。
測定に必要な各種データが格納された共有メモリの参照
アドレスが設定されるようになっている。
CRTインターフェイス25及びプリンタインターフェ
イス26は、本装置に対し必要によりCRT及びプリン
タを接続するためのものである。
イス26は、本装置に対し必要によりCRT及びプリン
タを接続するためのものである。
システムバスインターフェイス27は、本装置2をシス
テムバス1に接続するためのものである。
テムバス1に接続するためのものである。
次に、第3図及び第4図を参照しながら、本計算機シス
テム全体の動作を説明しつつ、CP U DI定装置2
の動作を詳細に説明する。
テム全体の動作を説明しつつ、CP U DI定装置2
の動作を詳細に説明する。
第3図は、測定対象となるメインCPUカード4にオペ
レーティングシステムとして、或はアプリケーションプ
ログラムの一部として組み込まれた処理の内容を示すフ
ローチャート、第4図は本発明に関連してCP U f
lPI定装置2で実行されるシステムプログラムの構成
を示すフローチャートである。
レーティングシステムとして、或はアプリケーションプ
ログラムの一部として組み込まれた処理の内容を示すフ
ローチャート、第4図は本発明に関連してCP U f
lPI定装置2で実行されるシステムプログラムの構成
を示すフローチャートである。
第3図において、プログラムがスタートされると、まず
イニシャル処理が実行され、サンプリング周期、現在時
刻、測定開始及び終了時刻1 メインCPU実行プログ
ラム判別情報等の測定に必要な各種情報が共有メモリ3
上の所定領域に書き込まれる(ステップ301)。
イニシャル処理が実行され、サンプリング周期、現在時
刻、測定開始及び終了時刻1 メインCPU実行プログ
ラム判別情報等の測定に必要な各種情報が共有メモリ3
上の所定領域に書き込まれる(ステップ301)。
次いで、通常通りにアプリケーションプログラムの実行
が行われ(ステップ302)、その実行途中において適
当なタイミングでは、実行プログラム判別情報の更新が
行われ(ステップ303)、この更新された実行プログ
ラム判別情報は共有メモリ3の所定エリアに書き込まれ
る(ステップ303)。
が行われ(ステップ302)、その実行途中において適
当なタイミングでは、実行プログラム判別情報の更新が
行われ(ステップ303)、この更新された実行プログ
ラム判別情報は共有メモリ3の所定エリアに書き込まれ
る(ステップ303)。
以後、所定の終了操作が行われるまでの間(ステップ3
04) 、以上の動作(ステップ302゜303)が繰
り返し実行される。
04) 、以上の動作(ステップ302゜303)が繰
り返し実行される。
一方、CP U 7111定装置2側では、プログラム
がスタートされた後、イニシャル処理が実行され、共有
メモリ3からサンプリング周期、現在時刻。
がスタートされた後、イニシャル処理が実行され、共有
メモリ3からサンプリング周期、現在時刻。
測定開始及び終了時刻、メインCPU実行プログラム判
別情報が読込まれこれらの情報は測定情報保5メモリ2
3に保存される(ステップ401)。
別情報が読込まれこれらの情報は測定情報保5メモリ2
3に保存される(ステップ401)。
なお、この時読込まれた現時刻情報は、当該CPU測定
装置2における現時刻の校正のために利用される。
装置2における現時刻の校正のために利用される。
次いで、CP U 11定装置2側では、現時刻を更新
しつつ、これがサンプリング開始時刻となることを待機
する(ステップ402,403)。
しつつ、これがサンプリング開始時刻となることを待機
する(ステップ402,403)。
この状態においζ、サンプリング開始時刻が到来すると
(403YES) 、所定のタイマにサンプリング周期
をセットした後(ステップ404)、サンプリングタイ
ミングの到来を待機する(405)。
(403YES) 、所定のタイマにサンプリング周期
をセットした後(ステップ404)、サンプリングタイ
ミングの到来を待機する(405)。
そして、サンプリングタイミングが到来したならば(4
05YES) 、共有メモリ3から実行プログラム判別
情報を読込み(ステップ406)、実行プログラムに変
化があるかの判定を行う(ステップ407 )。
05YES) 、共有メモリ3から実行プログラム判別
情報を読込み(ステップ406)、実行プログラムに変
化があるかの判定を行う(ステップ407 )。
ここで変化がなければ、再度サンプリング周期をタイマ
にセットしくステップ404)、サンプリングタイミン
グの到来を待機する(ステップ405)。
にセットしくステップ404)、サンプリングタイミン
グの到来を待機する(ステップ405)。
これに対して、実行プログラムに変化がありとf’l+
定されれば(ステップ407YES) 、当該変化FJ
!j ill及びそれまでの実行プログラムの継続時間
を求めこれらを共有メモリ3の所定エリアに登録する(
ステップ408,409)。
定されれば(ステップ407YES) 、当該変化FJ
!j ill及びそれまでの実行プログラムの継続時間
を求めこれらを共有メモリ3の所定エリアに登録する(
ステップ408,409)。
以上の動作を、サンプリング終了時刻が到来するまで繰
返すわけである(ステップ411)。
返すわけである(ステップ411)。
次いで、メインCPUカードにおいては、第5図に示さ
れるように、共有メモリ3から保存データ、即ち実行プ
ログラム判別情報とその変化した時の時刻、実行プログ
ラム判別情報料の実行時間の積算値を読み出しくステッ
プ501)、これらに基いてメインCPUカード4内に
おけるCPUの性能評価を行う(ステップ503)。
れるように、共有メモリ3から保存データ、即ち実行プ
ログラム判別情報とその変化した時の時刻、実行プログ
ラム判別情報料の実行時間の積算値を読み出しくステッ
プ501)、これらに基いてメインCPUカード4内に
おけるCPUの性能評価を行う(ステップ503)。
この性能評価は、各タスクの実行時間、CPU占有率、
スイッチング状態等を演算より求めるものである。この
ようにして求められた性能評価結果はプリンタ6により
所定用紙上に出力される(ステップ503)。
スイッチング状態等を演算より求めるものである。この
ようにして求められた性能評価結果はプリンタ6により
所定用紙上に出力される(ステップ503)。
このように本実施例によれば、オペレーティングシステ
ムに管理されるプログラムを全く変更せす、r圭つ被測
定CPUに格別の負荷をかけることなく、プログラムの
実行時間、CPU占有率等を容易に計算することができ
る。
ムに管理されるプログラムを全く変更せす、r圭つ被測
定CPUに格別の負荷をかけることなく、プログラムの
実行時間、CPU占有率等を容易に計算することができ
る。
又、各プログラムの切替え(スイッチング)も知ること
ができ、どのプログラムがボトルネックになっているか
等を判断する情報を提供することができる。
ができ、どのプログラムがボトルネックになっているか
等を判断する情報を提供することができる。
なお、以上の実施例では、システムバス1を介してメイ
ンCPUカード4とCP U 測定装置2とを接続した
が、第6図に示されるように、被測定CPU7とCPU
測定装置8とを直接に接続し、被測定CPU7からCP
U測定装置8に対し走行プログラム識別情報を送出して
もよいことは勿論である。
ンCPUカード4とCP U 測定装置2とを接続した
が、第6図に示されるように、被測定CPU7とCPU
測定装置8とを直接に接続し、被測定CPU7からCP
U測定装置8に対し走行プログラム識別情報を送出して
もよいことは勿論である。
[発明の効果]
以上の説明で明らかなように、この発明によれば、被測
定CPUに対し、特別な負担をかけることなく、当該C
PUの性能を正確に測定することができる。
定CPUに対し、特別な負担をかけることなく、当該C
PUの性能を正確に測定することができる。
第1図は本発明に係るCPU性能測定装置が適用された
計算機システムの全体を示すブロック図、第2図はCP
U 7))J窓装置の内部構成を示す模式的ブロック
図、第3図はメインCPUカードで実行されるシステム
プログラムの構成を示すフローチャート、第4図はCP
U測定装置で実行されるシステムプログラムの構成を示
すフローチャート、ある。 1・・・システムバス 2・・・CPU測定装置 3・・・共有メモリ 4・・・メインCPUカード 5・・・コンソールCRT 6・・・プリンタ
計算機システムの全体を示すブロック図、第2図はCP
U 7))J窓装置の内部構成を示す模式的ブロック
図、第3図はメインCPUカードで実行されるシステム
プログラムの構成を示すフローチャート、第4図はCP
U測定装置で実行されるシステムプログラムの構成を示
すフローチャート、ある。 1・・・システムバス 2・・・CPU測定装置 3・・・共有メモリ 4・・・メインCPUカード 5・・・コンソールCRT 6・・・プリンタ
Claims (1)
- (1)測定対象CPUのオペレーティングシステム若し
くは各アプリケーションプログラムそれ自体に、各アプ
リケーションプログラム実行時に各プログラム固有の情
報を外部に出力する処理を組み込むとともに、 前記出力情報を所定周期でサンプリングしつつその変化
時点を記録する装置を前記測定対象CPUとは別に独立
して構成し、 前記記録された内容に基いて当該CPUの性能を測定し
得るように構成したことを特徴とするCPU性能測定装
置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1266156A JPH03129442A (ja) | 1989-10-16 | 1989-10-16 | Cpu性能測定装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1266156A JPH03129442A (ja) | 1989-10-16 | 1989-10-16 | Cpu性能測定装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH03129442A true JPH03129442A (ja) | 1991-06-03 |
Family
ID=17427069
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1266156A Pending JPH03129442A (ja) | 1989-10-16 | 1989-10-16 | Cpu性能測定装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH03129442A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7917954B1 (en) | 2010-09-28 | 2011-03-29 | Kaspersky Lab Zao | Systems and methods for policy-based program configuration |
-
1989
- 1989-10-16 JP JP1266156A patent/JPH03129442A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8079060B1 (en) | 2010-05-18 | 2011-12-13 | Kaspersky Lab Zao | Systems and methods for policy-based program configuration |
US7917954B1 (en) | 2010-09-28 | 2011-03-29 | Kaspersky Lab Zao | Systems and methods for policy-based program configuration |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4511961A (en) | Apparatus for measuring program execution | |
JPH03129442A (ja) | Cpu性能測定装置 | |
JP3152178B2 (ja) | ロック動作測定方法 | |
JPH1130566A (ja) | 振動特性解析装置 | |
JP2877075B2 (ja) | 計測器制御装置および方法 | |
JP3341260B2 (ja) | 情報処理装置 | |
JPH04275643A (ja) | プログラムのテストシステム | |
JPS6215606A (ja) | プログラマブルコントロ−ラの実行速度確認方法 | |
JP2810342B2 (ja) | Ic試験装置 | |
JPS61124869A (ja) | 多項目自動分析装置 | |
JPH04178840A (ja) | 性能測定方式 | |
JPS61272840A (ja) | マイクロコンピユ−タプログラムのテスト網羅度測定装置 | |
JPH0354645A (ja) | プログラム実行時間測定装置 | |
JPH06117881A (ja) | 試験器のキャリブレーション方式 | |
JPH04138366A (ja) | 自己評価可能な分析装置 | |
JPH07128397A (ja) | Icテスタの測定時間分析回路 | |
JPH0619753A (ja) | プログラム開発支援装置 | |
JPH03170839A (ja) | 材料試験機およびそのデータ処理装置 | |
JPS61117633A (ja) | キヤプチユアレシオ測定方式 | |
JPS62125442A (ja) | プログラム性能測定方式 | |
JPH10160786A (ja) | 半導体試験装置及び半導体試験方法 | |
JPS607551A (ja) | プログラムブロツクトレ−ス方式 | |
JPH0357970A (ja) | パルス入力装置 | |
JPH0782370B2 (ja) | シ−ケンサのタイマ処理装置 | |
JPH05289899A (ja) | ハードウェアの診断プログラム実行時間計測方式 |