JPH03129442A - Ｃｐｕ性能測定装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） この発明は、測定対象となるＣＰＵにできるだけ負担を
かけることなく、当該ＣＰＵの性能を測定しうるように
したＣＰＵ性能測定装置に関する。

（従来の技術） ＣＰＵ　（マイクロプロセッサで構成される）を利用し
て各種の制御装置を開発する場合、当該ＣＰＵで実行さ
れる各タスクの実行時間、ＣＰＵ占有率、スイッチング
状態等を適確に把握する必要がある。

このような場合、従来は測定対象となるＣＰＵそれ自体
に、性能測定のためのソフトウェア及びハードウェアを
別に組み込む必要があった。

しかしながらこのような従来方法によると、測定用ソフ
トウェアの実行によりオーバーヘッドが生じ、殊に通常
正確な測定をする場合には、測定のためのサンプリング
周期を細くせねばならないため、このオーバーヘッドが
増大し、結局正確な測定ができず、また余分なハードウ
ェアを付加することから当然その分コストアップにつな
がるという問題点がある。

他方、マイクロプロセッサ開発装置の中には実待時間を
測定できるものもあるが、このような開発装置は、一般
に高価であり、また同時に複数のプログラムを測定でき
ないという問題点がある。

（発明が解決しようとする課題） 上述のように、測定対象となるＣＰＵそれ自体にソフト
ウェア及びハードウェアを組み込む従来方法の場合には
、正確な測定ができないこと及び専用ハードウェアの組
み込みのためにコストアップとなるなどの問題があり、
また既存のマイクロプロセッサ開発装置の場合には、そ
れ自体がかなり高価であり、また同時に複数のプログラ
ムを測定できないという問題点があった。

この発明は、上述の問題点に鑑みなされたものであり、
その目的とするところは、測定対象となるＣＰＵに対し
てできるだけ負担をかけることなく、当該ＣＰＵの性能
を正確に知ることができるようにしたＣＰＵ性能ｔｍ定
装置を提供することにある。

［発明の構成］ （課題を解決するための手段） この発明は、上記の目的を達成するために、測定対象Ｃ
ＰＵのオペレーティングシステム若しくは各アプリケー
ションプログラムそれ自体に、各アプリケーションプロ
グラム実行時に各プログラム固有の情報を外部に出力す
る処理を組み込むとともに、前記出力情報を所定周期で
サンプリングしつつその変化時点を記録する装置を前記
測定対象ＣＰＵとは別に独立して構成し、前記記録され
た内容に基いて当該ＣＰＵの性能を７１ＰＩ定し１する
ように構成したことを特徴とするものである。

（作用） このような構成によれば、測定対象ＣＰＵに対しては各
プログラム実行時にそのプロゲラ１４固装置側としても
前記出力情報を所定周期でサンプ必要とされず、そのた
め全体として低コストにそれらの目的を達成することが
できる。

（実施例） 第１図は本発明が組み込まれた計算機システムの全体を
示すブロック図である。

同図に示されるように、システムバス１には、本発明に
係わるＣＰＵ測定装置２及び共有メモリ３が接続されて
いる。

一方、測定対象となるＣＰＵを搭載したメインＣＰＵカ
ード４は、システムバス１に対し着脱可能に接続されて
いる。

メインＣＰＵカード４には、図示しないが、マイクロプ
ロセッサ、システムプログラムＲＯＭ及びワーキングＲ
ＯＭが搭載されるほか、ＣＲＴインターフェイス４ａ、
　　プリンタインターフェイス４ｂが同時に搭載されて
いる。

従って、メインＣＰＵカード４．コンソールＣＲＴ５及
びプリンタ６により独立した制御システムが構成されて
いる。

第２図は、ＣＰＵ測定装置２の内部構成を詳細に示す模
式的ブロック図である。

同図に示されるように、このＣＰ　Ｕ　１ｌｌｌｌ定装
置２は、マイクロプロセッサユニット２１．測定プログ
ラム用メモリ２２．測定情報保存メモリ２３゜共有メモ
リ参照アドレス設定スイッチ２４．ＣＲＴインターフェ
イス２５．プリンタインターフェイス２６及びシステム
バスインターフェイス２７を内蔵している。

マイクロプロセッサユニット２１は、本装置を統括制御
するものであり、測定プログラム用メモリ２２の内容を
実行することにより、後述する定時サンプリング等の各
種機能を実現するようになっている。

、１ＩｌｌＩ定情報保存メモリ２３には、共有メモリ３
から読み出したサンプリング周期、現在時刻、測定開始
及び終丁時刻、メインＣＰＵ実行プログラムゼ１別情報
等が格納されるようになっている。

また、共有メモリ参照アドレス設定スイッチ２４には、
測定に必要な各種データが格納された共有メモリの参照
アドレスが設定されるようになっている。

ＣＲＴインターフェイス２５及びプリンタインターフェ
イス２６は、本装置に対し必要によりＣＲＴ及びプリン
タを接続するためのものである。

システムバスインターフェイス２７は、本装置２をシス
テムバス１に接続するためのものである。

次に、第３図及び第４図を参照しながら、本計算機シス
テム全体の動作を説明しつつ、ＣＰ　Ｕ　ＤＩ定装置２
の動作を詳細に説明する。

第３図は、測定対象となるメインＣＰＵカード４にオペ
レーティングシステムとして、或はアプリケーションプ
ログラムの一部として組み込まれた処理の内容を示すフ
ローチャート、第４図は本発明に関連してＣＰ　Ｕ　ｆ
ｌＰＩ定装置２で実行されるシステムプログラムの構成
を示すフローチャートである。

第３図において、プログラムがスタートされると、まず
イニシャル処理が実行され、サンプリング周期、現在時
刻、測定開始及び終了時刻１　メインＣＰＵ実行プログ
ラム判別情報等の測定に必要な各種情報が共有メモリ３
上の所定領域に書き込まれる（ステップ３０１）。

次いで、通常通りにアプリケーションプログラムの実行
が行われ（ステップ３０２）、その実行途中において適
当なタイミングでは、実行プログラム判別情報の更新が
行われ（ステップ３０３）、この更新された実行プログ
ラム判別情報は共有メモリ３の所定エリアに書き込まれ
る（ステップ３０３）。

以後、所定の終了操作が行われるまでの間（ステップ３
０４）　、以上の動作（ステップ３０２゜３０３）が繰
り返し実行される。

一方、ＣＰ　Ｕ　７１１１定装置２側では、プログラム
がスタートされた後、イニシャル処理が実行され、共有
メモリ３からサンプリング周期、現在時刻。

測定開始及び終了時刻、メインＣＰＵ実行プログラム判
別情報が読込まれこれらの情報は測定情報保５メモリ２
３に保存される（ステップ４０１）。

なお、この時読込まれた現時刻情報は、当該ＣＰＵ測定
装置２における現時刻の校正のために利用される。

次いで、ＣＰ　Ｕ　１１定装置２側では、現時刻を更新
しつつ、これがサンプリング開始時刻となることを待機
する（ステップ４０２，４０３）。

この状態においζ、サンプリング開始時刻が到来すると
（４０３ＹＥＳ）　、所定のタイマにサンプリング周期
をセットした後（ステップ４０４）、サンプリングタイ
ミングの到来を待機する（４０５）。

そして、サンプリングタイミングが到来したならば（４
０５ＹＥＳ）　、共有メモリ３から実行プログラム判別
情報を読込み（ステップ４０６）、実行プログラムに変
化があるかの判定を行う（ステップ４０７　）。

ここで変化がなければ、再度サンプリング周期をタイマ
にセットしくステップ４０４）、サンプリングタイミン
グの到来を待機する（ステップ４０５）。

これに対して、実行プログラムに変化がありとｆ’ｌ＋
定されれば（ステップ４０７ＹＥＳ）　、当該変化ＦＪ
！ｊ　ｉｌｌ及びそれまでの実行プログラムの継続時間
を求めこれらを共有メモリ３の所定エリアに登録する（
ステップ４０８，４０９）。

以上の動作を、サンプリング終了時刻が到来するまで繰
返すわけである（ステップ４１１）。

次いで、メインＣＰＵカードにおいては、第５図に示さ
れるように、共有メモリ３から保存データ、即ち実行プ
ログラム判別情報とその変化した時の時刻、実行プログ
ラム判別情報料の実行時間の積算値を読み出しくステッ
プ５０１）、これらに基いてメインＣＰＵカード４内に
おけるＣＰＵの性能評価を行う（ステップ５０３）。

この性能評価は、各タスクの実行時間、ＣＰＵ占有率、
スイッチング状態等を演算より求めるものである。この
ようにして求められた性能評価結果はプリンタ６により
所定用紙上に出力される（ステップ５０３）。

このように本実施例によれば、オペレーティングシステ
ムに管理されるプログラムを全く変更せす、ｒ圭つ被測
定ＣＰＵに格別の負荷をかけることなく、プログラムの
実行時間、ＣＰＵ占有率等を容易に計算することができ
る。

又、各プログラムの切替え（スイッチング）も知ること
ができ、どのプログラムがボトルネックになっているか
等を判断する情報を提供することができる。

なお、以上の実施例では、システムバス１を介してメイ
ンＣＰＵカード４とＣＰ　Ｕ　測定装置２とを接続した
が、第６図に示されるように、被測定ＣＰＵ７とＣＰＵ
測定装置８とを直接に接続し、被測定ＣＰＵ７からＣＰ
Ｕ測定装置８に対し走行プログラム識別情報を送出して
もよいことは勿論である。

［発明の効果］ 以上の説明で明らかなように、この発明によれば、被測
定ＣＰＵに対し、特別な負担をかけることなく、当該Ｃ
ＰＵの性能を正確に測定することができる。

【図面の簡単な説明】

第１図は本発明に係るＣＰＵ性能測定装置が適用された
計算機システムの全体を示すブロック図、第２図はＣＰ
　Ｕ　７））Ｊ窓装置の内部構成を示す模式的ブロック
図、第３図はメインＣＰＵカードで実行されるシステム
プログラムの構成を示すフローチャート、第４図はＣＰ
Ｕ測定装置で実行されるシステムプログラムの構成を示
すフローチャート、ある。 １・・・システムバス ２・・・ＣＰＵ測定装置 ３・・・共有メモリ ４・・・メインＣＰＵカード ５・・・コンソールＣＲＴ ６・・・プリンタ

Claims (1)

【特許請求の範囲】
1. （１）測定対象ＣＰＵのオペレーティングシステム若し
   くは各アプリケーションプログラムそれ自体に、各アプ
   リケーションプログラム実行時に各プログラム固有の情
   報を外部に出力する処理を組み込むとともに、 前記出力情報を所定周期でサンプリングしつつその変化
   時点を記録する装置を前記測定対象ＣＰＵとは別に独立
   して構成し、 前記記録された内容に基いて当該ＣＰＵの性能を測定し
   得るように構成したことを特徴とするＣＰＵ性能測定装
   置。