JPH01133150A - ハードウェアテスト方式 - Google Patents
ハードウェアテスト方式Info
- Publication number
- JPH01133150A JPH01133150A JP62292950A JP29295087A JPH01133150A JP H01133150 A JPH01133150 A JP H01133150A JP 62292950 A JP62292950 A JP 62292950A JP 29295087 A JP29295087 A JP 29295087A JP H01133150 A JPH01133150 A JP H01133150A
- Authority
- JP
- Japan
- Prior art keywords
- test
- item
- execution
- memory
- pointer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012360 testing method Methods 0.000 title claims abstract description 61
- 238000013100 final test Methods 0.000 abstract description 2
- 238000010998 test method Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はコンピュータのハードウェアテスト方式に関す
る。
る。
従来のこの種のテストは、無条件に全テスト項目につい
て行なうか、利用者が選択したテスト項目のみについて
行なうようになっていた。
て行なうか、利用者が選択したテスト項目のみについて
行なうようになっていた。
上述した従来のテスト方式は、テスト項目によってテス
ト実行の必要度が違うという点が考慮されていないので
、毎回テストする必要のない項もテストが実行され、テ
スト時間が長くなるという欠点がある。
ト実行の必要度が違うという点が考慮されていないので
、毎回テストする必要のない項もテストが実行され、テ
スト時間が長くなるという欠点がある。
本発明の方式は、テスト項目毎にテスト実行の必要頻度
と前回のテスト実行からパスしたテスト回数とをメモリ
、に記憶しておき、 各テスト項目のテストに入る前に、メモリ内容からその
テスト項目のテストを実行するかどうか判断した上で実
行したりパスしたりするようにしている。
と前回のテスト実行からパスしたテスト回数とをメモリ
、に記憶しておき、 各テスト項目のテストに入る前に、メモリ内容からその
テスト項目のテストを実行するかどうか判断した上で実
行したりパスしたりするようにしている。
次に本発明について図面を参照して説明する。
第1図は本発明のテスト方式のフローチャートであり、
第2図は本テストのためのメモリの記憶内容例を示す。
第2図は本テストのためのメモリの記憶内容例を示す。
先ず、第2図を参照すると、本メモリには、テスト項目
A、B、C・・・毎に、テスト実行の必要度a、b、c
・・・およびテスト項目A、B、C・・・について前回
テスト実行してからパスしてテスト実行しなかった回数
■、■、◎・・・が記憶されている。
A、B、C・・・毎に、テスト実行の必要度a、b、c
・・・およびテスト項目A、B、C・・・について前回
テスト実行してからパスしてテスト実行しなかった回数
■、■、◎・・・が記憶されている。
次に、第1図を参照すると、ポインタの初期値設定1で
は、ポインタを第1のテスト項目に位置づける。メモリ
からの情報読み込み2では、ポインタが指すテスト項目
のテスト必要度とテストしなかった回数を読む。
は、ポインタを第1のテスト項目に位置づける。メモリ
からの情報読み込み2では、ポインタが指すテスト項目
のテスト必要度とテストしなかった回数を読む。
テスト実行判断3では、読み込んだこの2種の情報を比
較し、今回のテストでポインタの指すテスト項目を実行
する必要があるかどうか判断する。
較し、今回のテストでポインタの指すテスト項目を実行
する必要があるかどうか判断する。
必要と判断した場合は、テスト実行4で、ポインタの指
す項目のテストを実行し、回数クリア5でポインタの指
す項目のテストしなかった回数をクリアしてメモリを書
き換える。
す項目のテストを実行し、回数クリア5でポインタの指
す項目のテストしなかった回数をクリアしてメモリを書
き換える。
また、不必要と判断した場合は、回数インクリメント6
でポインタの指す項目のテストしなかった回数をインク
リメントしてメモリを書き換える。
でポインタの指す項目のテストしなかった回数をインク
リメントしてメモリを書き換える。
判断7では、ポインタが最終テスト項目に位置づけられ
ているかどうかで処理を分け、YESならテスト終了、
NOならポインタ次項目設定8でポインタをこれまで位
置づけていた項目の次の項目に移し、動作を繰り返す。
ているかどうかで処理を分け、YESならテスト終了、
NOならポインタ次項目設定8でポインタをこれまで位
置づけていた項目の次の項目に移し、動作を繰り返す。
以上説明したように本発明は、メモリにテストに関する
情報を記憶し、それによってテストの実行をテスト項目
毎に制御することによって、不必要なテスト項目のテス
ト実行を省略してテスト時間を短縮する効果がある。
情報を記憶し、それによってテストの実行をテスト項目
毎に制御することによって、不必要なテスト項目のテス
ト実行を省略してテスト時間を短縮する効果がある。
第1図は本発明のテスト方法のフローチャート、第2図
はメモリの構成例である。
はメモリの構成例である。
Claims (1)
- 【特許請求の範囲】 テスト項目毎にテスト実行の必要頻度と前回のテスト実
行からパスしたテスト回数とをメモリに記憶しておき、 各テスト項目のテストに入る前に、前記メモリ内容から
そのテスト項目のテストを実行するかどうか判断した上
で実行したりパスしたりするようにしたことを特徴とす
るハードウェアテスト方式。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62292950A JPH01133150A (ja) | 1987-11-18 | 1987-11-18 | ハードウェアテスト方式 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62292950A JPH01133150A (ja) | 1987-11-18 | 1987-11-18 | ハードウェアテスト方式 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH01133150A true JPH01133150A (ja) | 1989-05-25 |
Family
ID=17788520
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP62292950A Pending JPH01133150A (ja) | 1987-11-18 | 1987-11-18 | ハードウェアテスト方式 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH01133150A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1113296C (zh) * | 1999-03-05 | 2003-07-02 | 英业达股份有限公司 | 硬件测试装置和增加硬件测试速度的方法 |
US7184681B2 (en) | 2002-07-04 | 2007-02-27 | Canon Kabushiki Kaisha | Image forming apparatus with integral recording material supply and power supply units |
-
1987
- 1987-11-18 JP JP62292950A patent/JPH01133150A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1113296C (zh) * | 1999-03-05 | 2003-07-02 | 英业达股份有限公司 | 硬件测试装置和增加硬件测试速度的方法 |
US7184681B2 (en) | 2002-07-04 | 2007-02-27 | Canon Kabushiki Kaisha | Image forming apparatus with integral recording material supply and power supply units |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH01133150A (ja) | ハードウェアテスト方式 | |
JP2793357B2 (ja) | 並列演算装置 | |
JPS62156738A (ja) | プログラム制御装置 | |
JPS61199126A (ja) | マイクロプログラムチエツク方式 | |
JPS62138924A (ja) | テ−ブルサ−チ制御方式 | |
JPH01263574A (ja) | テストパターンプログラム自動生成装置 | |
JPH0264828A (ja) | アドレストレース回路 | |
JP2570959B2 (ja) | データ処理装置 | |
JPH04342037A (ja) | プログラムのオペランドチェック方式 | |
JPH08129487A (ja) | プログラムシーケンス制御回路 | |
JPH0362238A (ja) | ファイル容量決定支援方式 | |
JPH03121551A (ja) | プログラムロード方式 | |
JPH10312279A (ja) | ビット検索回路およびこれを有するマイクロプロセッサ | |
JPH01100642A (ja) | 計算機システムのテストカバレージ方式 | |
JPH01204145A (ja) | マイクロプログラム制御装置 | |
JPS62204340A (ja) | デ−タ処理装置 | |
JPS5971542A (ja) | 演算処理装置 | |
JPS58149571A (ja) | 情報処理装置のベクトル演算処理方式 | |
JPS6022247A (ja) | マイクロ命令制御方式 | |
JPS6230392B2 (ja) | ||
JPS63196954A (ja) | 情報処理装置 | |
JPH06175883A (ja) | プログラムデバッグ装置 | |
JPS6028014B2 (ja) | マイクロプロセツサ | |
JPS62239241A (ja) | 会話型デ−タ処理プログラム自動評価方法 | |
JPH02249006A (ja) | プログラマブルコントローラ |