KR100837281B1 - 반도체 소자 패키지 및 그 제조 방법 - Google Patents

반도체 소자 패키지 및 그 제조 방법 Download PDF

Info

Publication number
KR100837281B1
KR100837281B1 KR1020070050463A KR20070050463A KR100837281B1 KR 100837281 B1 KR100837281 B1 KR 100837281B1 KR 1020070050463 A KR1020070050463 A KR 1020070050463A KR 20070050463 A KR20070050463 A KR 20070050463A KR 100837281 B1 KR100837281 B1 KR 100837281B1
Authority
KR
South Korea
Prior art keywords
wiring pattern
semiconductor device
wiring
region
forming
Prior art date
Application number
KR1020070050463A
Other languages
English (en)
Inventor
박지용
최경세
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020070050463A priority Critical patent/KR100837281B1/ko
Priority to US12/153,560 priority patent/US8266796B2/en
Application granted granted Critical
Publication of KR100837281B1 publication Critical patent/KR100837281B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/243—Reinforcing the conductive pattern characterised by selective plating, e.g. for finish plating of pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49805—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the leads being also applied on the sidewalls or the bottom of the substrate, e.g. leadless packages for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/09—Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8312—Aligning
    • H01L2224/83136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83194—Lateral distribution of the layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/83201—Compression bonding
    • H01L2224/83203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/83201—Compression bonding
    • H01L2224/83205—Ultrasonic bonding
    • H01L2224/83207—Thermosonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09736—Varying thickness of a single conductor; Conductors in the same plane having different thicknesses
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0562—Details of resist
    • H05K2203/0574—Stacked resist layers used for different processes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/108—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49128—Assembling formed circuit to base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49162—Manufacturing circuit on or in base by using wire as conductive path
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49169—Assembling electrical component directly to terminal or elongated conductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Abstract

반도체 소자 패키지를 제공한다. 이 반도체 소자 패키지는 실장 영역 및 비실장 영역을 갖는 베이스 필름, 비실장 영역 상에 배치되되, 실장 영역으로 연장된 제 1 배선 패턴들, 비실장 영역의 제 1 배선 패턴 상에 배치된 제 2 배선 패턴, 및 비실장 영역 상에 배치된 절연층을 포함하는 배선 기판, 및 본딩 패드들을 갖는 반도체 소자를 포함한다. 실장 영역에 인접하는 제 2 배선 패턴들의 측면 중 적어도 하나는 반도체 소자의 본딩 패드들 중 적어도 하나와 서로 전기적으로 접속되는 것을 특징으로 한다.
패키지, 필름형, 칩 온 필름, 본딩 패드, 측면

Description

반도체 소자 패키지 및 그 제조 방법{Semiconductor Device Package and Method of Fabricating the Same}
도 1은 종래기술에 따른 반도체 소자 패키지를 설명하기 위한 단면도;
도 2는 본 발명의 실시예에 따른 반도체 소자 패키지를 설명하기 위한 단면도;
도 3a 내지 도 3i는 본 발명의 실시예에 따른 배선 기판의 제조 방법을 설명하기 위한 평면도들;
도 4a 및 도 4b는 본 발명의 실시예에 따른 반도체 소자 패키지의 제조 방법을 설명하기 위한 단면도들.
*도면의 주요 부분에 대한 부호의 설명*
110 : 반도체 소자 112s : 측면 본딩 패드
112u : 활성면 본딩 패드 200 : 베이스 필름
202 : 금속 시드층 204 : 제 1 포토레지스트막
204a : 제 1 포토레지스트 패턴 206 : 제 1 마스크 패턴
208 : 제 1 배선 패턴 210 : 제 2 포토레지스트막
210a : 제 2 포토레지스트 패턴 212 : 제 2 마스크 패턴
214 : 제 2 배선 패턴 215 : 결합용 금속층
216 : 절연층 230 : 절연성 수지
본 발명은 반도체 소자 패키지 및 그 제조 방법에 관한 것으로, 더 구체적으로 필름형 배선 기판을 포함하는 반도체 소자 패키지 및 그 제조 방법에 관한 것이다.
최근 전자 기기, 예를 들면 휴대 전화(mobile phone), 휴대 정보 단말기(Personal Digital Assistant : PDA), 액정 표시용 패널(Liquid Crystal Display panel : LCD panel), 노트북형 컴퓨터(notebook computer) 등의 소형화, 박형화, 경량화가 진전되고 있다. 이에 따라, 이러한 전자 기기들에 탑재되는 반도체 장치를 비롯하여, 각종 부품도 마찬가지로 소형화, 경량화, 고기능화, 고성능화, 고밀도화가 진행되고 있다.
이러한 반도체 장치의 박형화, 소형화, 고집적화, 고속화 및 고밀도화 추세에 따라서 반도체 소자 실장 기술 분야에서는 테이프 배선 기판의 사용이 늘어나고 있다. 테이프 배선 기판은 폴리이미드(polyimide) 수지 등의 절연 재료로 구성된 얇은 필름에 배선 패턴 및 그와 연결된 내부 리드(inner lead)가 형성된 구조로서, 반도체 소자 상에 미리 형성된 범프들(bump)과 테이프 배선 기판의 내부 리드를 일괄적으로 접합시키는 테이프 자동 본딩(Tape Automated Bonding : TAB) 기술의 적용이 가능하다. 이러한 특성으로 인하여 테이프 배선 기판은 탭 테이프(TAB tape) 라 불리기도 한다.
테이프 배선 기판(tape substrate)을 이용한 반도체 소자 패키지로서, 테이프 캐리어 패키지(Tape Carrier Package : TCP)와 칩 온 필름(Chip On Film : COF) 패키지로 나눌 수 있다. 테이프 캐리어 패키지는 테이프 배선 기판의 창(window)에 노출된 내부 리드(inner lead)에 반도체 소자가 내부 리드 본딩(Inner Lead Bonding : ILB) 방식으로 실장된 구조를 갖는다. 칩 온 필름 패키지는 창이 없는 테이프 배선 기판에 반도체 소자가 플립 칩 본딩(Flip Chip bonding : F/C bonding) 방식으로 실장된 구조를 갖는다.
도 1은 종래기술에 따른 반도체 소자 패키지를 설명하기 위한 단면도이다. 이는 배선 기판 상에 반도체 소자가 실장된 칩 온 필름 형태의 반도체 소자 패키지를 예로 든 것이다.
도 1을 참조하면, 반도체 소자 패키지는 배선 기판, 반도체 소자(10) 및 절연성 수지(30)를 포함할 수 있다.
배선 기판은 베이스 필름(20), 배선 패턴(24), 접합 보조층(15) 및 절연층(16)을 포함할 수 있다. 베이스 필름(20)은 반도체 소자(10)가 실장되는 실장 영역(미도시)을 가질 수 있다. 배선 패턴(24)은 배선 기판의 실장 영역 내에서 노출된 표면을 가져 내부 리드 역할을 할 수 있다. 배선 패턴(24)은 배선 기판의 비실장 영역에서 절연층(26)에 의해 그 표면이 덮여져 외부 리드 역할을 할 수 있다. 즉, 배선 패턴(24)은 내부 리드와 외부 리드로 구성될 수 있다. 접합 보조층(25)은 배선 패턴(24) 상에 배치될 수 있다. 접합 보조층(25)은 반도체 소자(10)의 본딩 패드들(12) 상에 제공된 범프들(14)과 배선 기판 사이의 전기적인 연결을 제공하는 매개체 역할을 할 수 있다. 또한, 접합 보조층(25)은 외부 환경으로부터 배선 패턴(24)의 산화를 방지하는 역할을 할 수 있다. 절연층(26)은 비실장 영역 상에 배치될 수 있다. 절연층(26)은 배선 기판의 비실장 영역에 배치되어 외부 환경으로부터 배선 패턴(24)을 포함하는 배선 기판을 보호할 수 있다.
반도체 소자(10)는 본딩 패드들(12)이 제공된 활성면을 가질 수 있다. 반도체 소자(10)는 활성면이 배선 기판의 실장 영역에 접하도록 실장된 형태일 수 있다. 절연성 수지(30)는 배선 기판과 반도체 소자(10) 사이 및 반도체 소자(10)의 측면에 배치될 수 있다. 절연성 수지(30)는 내부 리드에 해당하는 실장 영역 내의 배선 패턴(24)을 외부 환경으로부터 보호하는 동시에, 반도체 소자 패키지의 반도체 소자(10)를 외부 환경으로부터 보호하는 역할을 할 수 있다.
본 발명이 이루고자 하는 기술적 과제는 범프를 사용하지 않는 동시에 활성면 또는/및 측면에 본딩 패드들을 갖는 반도체 소자를 실장하기 위한 배선 기판의 제조 방법을 제공하는 데 있다.
본 발명이 이루고자 하는 다른 기술적 과제는 범프를 사용하지 않는 동시에 활성면 또는/및 측면에 본딩 패드들을 갖는 반도체 소자 및 이를 실장하기 위한 배선 기판을 포함하는 반도체 소자 패키지 및 그 제조 방법을 제공하는 데 있다.
상기한 기술적 과제를 달성하기 위하여, 본 발명은 배선 기판의 제조 방법을 제공한다. 이 방법은 실장 영역 및 비실장 영역을 갖는 베이스 필름을 준비하는 것, 비실장 영역 상에 배치되되, 실장 영역으로 연장된 제 1 배선 패턴을 형성하는 것, 및 비실장 영역의 제 1 배선 패턴 상에 제 2 배선 패턴을 형성하는 것을 포함할 수 있다. 실장 영역에 인접하는 제 2 배선 패턴의 측면은 반도체 소자의 본딩 패드와 전기적으로 접속하는 것을 특징으로 할 수 있다.
제 2 배선 패턴의 측면은 제 1 배선 패턴의 상부면에 대해 실질적으로 직각을 이루도록 형성될 수 있다.
베이스 필름은 폴리이미드를 포함할 수 있다.
제 1 배선 패턴을 형성하는 것은 베이스 필름의 전면에 금속 시드층을 형성하는 것, 금속 시드층 상에 제 1 배선 패턴 영역을 노출하는 제 1 포토레지스트 패턴을 형성하는 것 및 제 1 배선 패턴 영역에 제 1 배선 패턴을 형성하는 것을 포함할 수 있다.
제 1 배선 패턴은 구리를 포함할 수 있다.
제 2 배선 패턴을 형성하는 것은 제 1 배선 패턴이 형성된 결과물 상에 제 2 배선 패턴 영역을 노출하는 제 2 포토레지스트 패턴을 형성하는 것, 제 2 배선 패턴 영역에 제 2 배선 패턴을 형성하는 것, 제 2 포토레지스트 패턴 및 제 1 포토레지스트 패턴을 제거하는 것, 및 제 2 배선 패턴 및 제 1 배선 패턴이 형성된 영역 이외의 금속 시드층을 제거하는 것을 포함할 수 있다.
제 2 배선 패턴은 구리를 포함할 수 있다.
제 1 배선 패턴 및 제 2 배선 패턴 상에 결합용 금속층을 형성하는 것을 더 포함할 수 있다.
결합용 금속층을 형성하는 것은 무전해 도금 방식을 사용할 수 있다.
결합용 금속층을 형성한 후, 비실장 영역에 절연층을 형성하는 것을 더 포함할 수 있다.
또한, 상기한 다른 기술적 과제를 달성하기 위하여, 본 발명은 반도체 소자 패키지의 제조 방법을 제공한다. 이 방법은 상기한 방법으로 제조된 배선 기판을 준비하는 것, 본딩 패드를 갖는 반도체 소자를 준비하는 것, 및 배선 기판의 실장 영역에 반도체 소자를 실장하는 것을 포함할 수 있다. 반도체 소자의 본딩 패드와 배선 기판의 실장 영역에 인접하는 제 2 배선 패턴의 측면은 서로 전기적으로 접속되는 것을 특징으로 할 수 있다.
반도체 소자는 활성면, 활성면에 대향하는 배면 및 측면을 가지되, 측면에 본딩 패드가 배치될 수 있다. 반도체 소자는 활성면에 배치되는 본딩 패드를 더 포함할 수 있다.
반도체 소자를 실장하는 것은 열 압착 방식 또는 열 초음파 압착 방식을 사용할 수 있다.
배선 기판과 반도체 소자 사이 및 반도체 소자의 측면에 절연성 수지를 형성하는 것을 더 포함할 수 있다.
또한, 본 발명은 반도체 소자 패키지를 제공한다. 이 반도체 소자 패키지는 실장 영역 및 비실장 영역을 갖는 베이스 필름, 비실장 영역 상에 배치되되, 실장 영역으로 연장된 제 1 배선 패턴들, 비실장 영역의 제 1 배선 패턴 상에 배치된 제 2 배선 패턴, 및 비실장 영역 상에 배치된 절연층을 포함하는 배선 기판, 및 본딩 패드들을 갖는 반도체 소자를 포함할 수 있다. 실장 영역에 인접하는 제 2 배선 패턴들의 측면 중 적어도 하나는 반도체 소자의 본딩 패드들 중 적어도 하나와 서로 전기적으로 접속되는 것을 특징으로 할 수 있다.
제 2 배선 패턴의 측면은 제 1 배선 패턴의 상부면에 대해 실질적으로 직각을 이룰 수 있다.
반도체 소자는 활성면, 활성면에 대향하는 배면 및 측면을 가지되, 측면에 본딩 패드들이 배치될 수 있다. 반도체 소자는 활성면에 배치되는 본딩 패드들을 더 포함할 수 있다.
베이스 필름은 폴리이미드를 포함할 수 있다.
제 1 배선 패턴 및 제 2 배선 패턴은 구리를 포함할 수 있다.
제 1 배선 패턴과 베이스 필름 사이에 개재된 금속 시드층을 더 포함할 수 있다.
제 1 배선 패턴 및 제 2 배선 패턴 상에 배치된 결합용 금속층을 더 포함할 수 있다.
배선 기판과 반도체 소자 사이 및 반도체 소자의 측면에 배치된 절연성 수지를 더 포함할 수 있다.
이하, 첨부된 도면들을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 그러나 본 발명은 여기서 설명되는 실시예에 한정되지 않고 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시예는 개시된 내용이 철저 하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되는 것이다. 또한, 바람직한 실시예에 따른 것이기 때문에, 설명의 순서에 따라 제시되는 참조 부호는 그 순서에 반드시 한정되지는 않는다. 도면들에 있어서, 막 및 영역들의 두께는 명확성을 기하기 위하여 과장된 것이다. 또한, 막이 다른 막 또는 기판 상에 있다고 언급되는 경우에 그것은 다른 막 또는 기판 상에 직접 형성될 수 있거나 또는 그들 사이에 제 3의 막이 개재될 수도 있다.
도 2는 본 발명의 실시예에 따른 반도체 소자 패키지를 설명하기 위한 단면도이다. 이는 배선 기판 상에 반도체 소자가 실장된 칩 온 필름 형태의 반도체 소자 패키지를 예로 든 것일 수 있다.
도 2를 참조하면, 반도체 소자 패키지는 배선 기판, 반도체 소자(110) 및 절연성 수지(230)를 포함할 수 있다.
배선 기판은 베이스 필름(200), 제 1 배선 패턴(208), 제 2 배선 패턴(214), 결합용 금속층(215) 및 절연층(216)을 포함할 수 있다. 베이스 필름(200)은 반도체 소자(110)가 실장되는 실장 영역(미도시)을 가질 수 있다. 베이스 필름(200)은 폴리이미드를 포함할 수 있다.
제 1 배선 패턴(208)은 구리(Cu)를 포함할 수 있다. 도시하지 않았지만, 배선 기판은 제 1 배선 패턴(208)과 베이스 필름(200) 사이에 개재된 금속 시드층(도 3a의 202)을 더 포함할 수 있다. 금속 시드층은 제 1 금속 배선 패턴(208)을 형성하는 전해 도금(electro plating) 공정에서 전극 역할을 할 수 있다. 제 1 배선 패 턴(208)은 배선 기판의 실장 영역 내에서 노출된 표면을 가져 내부 리드 역할을 할 수 있다.
제 2 배선 패턴(214)은 비실장 영역의 제 1 배선 패턴(208) 상에 배치될 수 있다. 제 2 배선 패턴(214)은 구리를 포함할 수 있다. 제 2 배선 패턴(214)은 하부에 중첩된 제 1 배선 패턴(208)과 함께 배선 기판의 비실장 영역에서 절연층(216)에 의해 그 표면이 덮여져 외부 리드 역할을 할 수 있다. 배선 기판의 실장 영역에 인접하는 제 2 배선 패턴(214)의 측면은 제 1 배선 패턴(208)의 상부면에 대해 실질적으로 직각을 이룰 수 있다. 이러한 배선 기판의 실장 영역에 인접하는 제 2 배선 패턴(214)의 측면들은 배선 기판의 실장 영역에 대응되는 형태일 수 있다.
결합용 금속층(215)은 제 1 배선 패턴(208) 및 제 2 배선 패턴(214) 상에 배치될 수 있다. 결합용 금속층(215)은 반도체 소자(110)의 본딩 패드들(112s 및 112u)을 이루는 물질들과 금속 결합층을 형성할 수 있는 물질을 포함할 수 있다. 결합용 금속층(215)은 주석(Sn) 또는 금(Au)을 포함할 수 있다. 이에 따라, 결합용 금속층(215)은 반도체 소자(110)와 배선 기판의 전기적인 연결을 제공하는 매개체 역할을 할 수 있다. 즉, 제 1 배선 패턴(208)의 상부면 및 배선 기판의 실장 영역에 인접하는 제 2 배선 패턴(214)의 측면에 배치된 결합용 금속층(215)은 반도체 소자(110)의 본딩 패드들(112s 및 112u)과 결합할 수 있다. 결과적으로, 본 발명에 따른 반도체 소자 패키지는, 범프들을 포함하는 종래와는 달리, 범프들을 포함하지 않을 수 있다. 또한, 결합용 금속층(215)은 외부 환경으로부터 제 1 배선 패턴(208) 및 제 2 배선 패턴(214)의 산화를 방지하는 역할을 할 수 있다.
절연층(216)은 비실장 영역 상에 배치될 수 있다. 절연층(216)은 솔더 레지스트(solder resist)를 포함할 수 있다. 절연층(216)은 배선 기판의 비실장 영역에 배치되어 외부 환경으로부터 제 1 배선 패턴(208) 및 제 2 배선 패턴(214)을 포함하는 배선 기판을 보호할 수 있다.
반도체 소자(110)는 활성면, 활성면에 대향하는 배면 및 측면을 가질 수 있다. 반도체 소자(110)는 활성면이 배선 기판의 실장 영역에 접하도록 실장된 형태일 수 있다. 배선 기판의 실장 영역에 인접하는 제 2 배선 패턴(214)의 측면들은 배선 기판의 실장 영역에 대응되는 형태이기 때문에, 반도체 소자(110)의 측면은 제 2 배선 패턴(214)의 측면들에 접할 수 있다.
반도체 소자(110)는, 일반적으로 활성면에 본딩 패드들(112u)이 배치된 형태이지만, 본 발명에서는 측면에 본딩 패드들(112s)이 배치된 형태일 수 있다. 측면에 본딩 패드들(112s)이 배치된 형태를 갖는 반도체 소자(110)는 본 출원의 발명자에 의한 이전 출원(한국특허 출원번호 제2007-0007254호, 발명자 박지용)에 기재된 것과 동일한 것일 수 있다. 이전 출원와 동일하게 본딩 패드들(112s 및 112u)은 반도체 소자(110)의 활성면 또는/및 측면에 배치될 수 있다. 즉, 본 발명의 반도체 소자(110)는 측면 본딩 패드들(112s) 또는/및 활성면 본딩 패드들(112u)을 가질 수 있다. 측면 본딩 패드들(112s)과 활성면 본딩 패드들(112u)은 동일한 절단면 상이 아닌 서로 다른 절단면 상에 있도록 반도체 소자(110)의 활성면 또는/및 측면에 배열될 수 있다.
절연성 수지(230)는 배선 기판과 반도체 소자(110) 사이 및 반도체 소 자(110)의 측면에 배치될 수 있다. 절연성 수지(230)는 내부 리드에 해당하는 실장 영역 내의 제 1 배선 패턴(208)을 외부 환경으로부터 보호하는 동시에, 반도체 소자 패키지를 반도체 소자(110)를 외부 환경으로부터 보호하는 역할을 할 수 있다.
상기와 같은 따른 반도체 소자 패키지는 배선 패턴이 단차를 갖는 배선 기판을 구비하는 동시에, 단차면이 반도체 소자의 측면 본딩 패드들과 전기적으로 연결될 수 있기 때문에, 측면 본딩 패드들을 갖는 반도체 소자를 포함하는 반도체 소자 패키지가 제공될 수 있다. 또한, 반도체 소자 패키지는 배선 패턴의 상부면 및 단차면에 제공된 결합용 금속층을 이용하여 반도체 소자의 본딩 패드들과의 전기적 연결을 제공함으로써, 범프들을 사용하지 않을 수 있다. 이에 따라, 반도체 소자 패키지는, 범프들을 사용하는 종래와 달리, 배선 패턴들의 피치(pitch), 폭(width) 또는/및 개수(number)를 증가시킬 수 있다. 즉, 반도체 소자 패키지를 제조하기 위한 공정의 마진(margin)이 확보될 수 있다. 이에 더하여, 배선 패턴의 단차면들이 배선 기판의 실장 영역에 대응되는 형태를 가짐으로써, 배선 기판에 반도체 소자를 실장하는 공정에서 자기 정렬(self-alignment)이 가능해질 수 있다.
도 3a 내지 도 3i는 본 발명의 실시예에 따른 배선 기판의 제조 방법을 설명하기 위한 평면도들이다.
도 3a 및 도 3b를 참조하면, 실장 영역(미도시)을 갖는 베이스 필름(도 3i의 200 참조)을 준비한다. 베이스 필름은 폴리이미드를 포함할 수 있다. 베이스 필름의 전면에 금속 시드층(202)을 형성할 수 있다. 금속 시드층(202)은 배선 패턴을 형성하기 위한 추후 공정인 전해 도금 공정에서 전극 역할을 할 수 있다. 금속 시 드층(202)의 전면에 제 1 포토레지스트막(204)을 형성할 수 있다.
도 3c 및 도 3d를 참조하면, 제 1 포토레지스트막(204) 상에 제 1 마스크 패턴(206)을 형성할 수 있다. 제 1 마스크 패턴(206)은 제 1 배선 패턴 영역을 정의할 수 있다. 제 1 마스크 패턴(206)을 마스크로 하는 노광 공정으로 제 1 포토레지스트막(204)을 노광한 후, 제 1 마스크 패턴(206)을 제거하고, 현상 공정으로 제 1 포토레지스트막(204)을 현상함으로써, 제 1 배선 패턴 영역의 금속 시드층(202)을 노출하는 제 1 포토레지스트 패턴(204a)이 형성될 수 있다.
도 3e 및 도 3f를 참조하면, 제 1 포토레지스트 패턴(204a)에 의해 노출된 제 1 배선 패턴 영역에 제 1 배선 패턴(208)을 형성할 수 있다. 제 1 배선 패턴(208)은 구리(Cu)를 포함할 수 있다. 제 1 배선 패턴(208)을 형성하는 것은 전해 도금 방식을 포함할 수 있다. 도금 방식을 사용하여 제 1 배선 패턴(208)을 형성하기 때문에, 제 1 배선 패턴(208)의 두께는 공정 조건에 따라 제어될 수 있다.
제 1 배선 패턴(208)이 형성된 결과물의 전면에 제 2 포토레지스트막(210)을 형성할 수 있다. 제 2 포토레지스트막(210) 상에 제 2 마스크 패턴(212)을 형성할 수 있다. 제 1 마스크 패턴(212)은 제 2 배선 패턴 영역을 정의할 수 있다.
도 3g 및 도 3h를 참조하면, 제 2 마스크 패턴(212)을 마스크로 하는 노광 공정으로 제 2 포토레지스트막(210)을 노광한 후, 제 2 마스크 패턴(212)을 제거하고, 현상 공정으로 제 2 포토레지스트막(210)을 현상함으로써, 제 2 배선 패턴 영역의 제 2 배선 패턴(208)을 노출하는 제 2 포토레지스트 패턴(210a)이 형성될 수 있다.
제 2 포토레지스트 패턴(210a)에 의해 노출된 제 2 배선 패턴 영역에 제 2 배선 패턴(214)을 형성할 수 있다. 제 2 배선 패턴(214)은 구리를 포함할 수 있다. 제 2 배선 패턴(214)을 형성하는 것은 전해 도금 방식을 포함할 수 있다. 도금 방식을 사용하여 제 2 배선 패턴(214)을 형성하기 때문에, 제 1 배선 패턴(214)의 두께는 공정 조건에 따라 제어될 수 있다.
제 2 배선 패턴(214)은 제 2 포토레지스트 패턴(210a)을 주형 틀로 사용하는 전해 도금 방식으로 형성되기 때문에, 배선 기판의 실장 영역에 인접하는 제 2 배선 패턴(214)의 측면은 제 1 배선 패턴(208)의 상부면에 대해 실질적으로 직각을 이루도록 형성될 수 있다. 이러한 배선 기판의 실장 영역에 인접하는 제 2 배선 패턴(214)의 측면들은 배선 기판의 실장 영역에 대응되는 형태일 수 있다.
제 2 포토레지스트 패턴(210a) 및 제 1 포토레지스트 패턴(도 3e의 204a)을 제거할 수 있다.
도 3i를 참조하면, 제 2 배선 패턴(214) 및 제 1 배선 패턴(208)이 형성된 영역 이외의 금속 시드층(202)을 제거한 후, 제 1 배선 패턴(208) 및 제 2 배선 패턴(214) 상에 결합용 금속층(215)을 형성할 수 있다. 결합용 금속층(215)을 형성하는 것은 무전해 도금(electroless plating) 방식을 사용할 수 있다. 결합용 금속층(215)은 반도체 소자의 본딩 패드들을 이루는 물질들과 금속 결합층을 형성할 수 있는 물질을 포함할 수 있다. 결합용 금속층(215)은 주석 또는 금을 포함할 수 있다. 이에 따라, 제 1 배선 패턴(208)의 상부면 및 배선 기판의 실장 영역에 인접하는 제 2 배선 패턴(214)의 측면에 형성된 결합용 금속층(215)은 반도체 소자의 본 딩 패드들과 결합할 수 있다.
도시하지 않았지만, 결합용 금속층(215)이 형성된 결과물 상에 비실장 영역에 절연층(도 4a의 216)을 형성하는 것을 더 포함할 수 있다. 절연층은 솔더 레지스트를 포함할 수 있다. 절연층은 배선 기판의 비실장 영역에 배치되어 외부 환경으로부터 제 1 배선 패턴(208) 및 제 2 배선 패턴(214)을 포함하는 배선 기판을 보호할 수 있다.
상기한 방법에 따라 제조된 배선 기판은 반도체 소자의 측면 본딩 패드들과 전기적으로 연결될 수 있는 단차면을 갖는 배선 패턴을 포함할 수 있다. 이에 따라, 측면 본딩 패드들을 갖는 반도체 소자를 실장할 수 있는 배선 기판이 제공될 수 있다. 또한, 배선 기판은 배선 패턴의 상부면 및 단차면에 제공된 결합용 금속층을 이용하여 반도체 소자의 본딩 패드들과의 전기적 연결을 제공함으로써, 범프들을 사용하지 않을 수 있다. 이에 따라, 배선 기판은, 범프들을 사용하는 종래와 달리, 배선 패턴들의 피치, 폭 또는/및 개수를 증가시킬 수 있다. 즉, 반도체 소자 패키지를 제조하기 위한 공정의 마진이 확보될 수 있다. 이에 더하여, 배선 패턴의 단차면들이 배선 기판의 실장 영역에 대응되는 형태를 가짐으로써, 배선 기판에 반도체 소자를 실장하는 공정에서 자기 정렬이 가능해질 수 있다.
도 4a 및 도 4b는 본 발명의 실시예에 따른 반도체 소자 패키지의 제조 방법을 설명하기 위한 단면도들이다. 도 4a 및 도 4b는 도 3i의 Ⅰ-Ⅰ' 선을 따라 절단한 면으로 바라본 단면도들이다.
도 4a를 참조하면, 앞서 도 3a 내지 도 3i에서 설명된 방법으로 제조된 배선 기판을 준비한다. 활성면, 활성면에 대향하는 배면 및 측면을 갖는 반도체 소자(110)를 준비한다.
반도체 소자(110)는 활성면, 활성면에 대향하는 배면 및 측면을 가질 수 있다. 반도체 소자(110)는 활성면이 배선 기판의 실장 영역에 접하도록 실장된 형태일 수 있다. 배선 기판의 실장 영역에 인접하는 제 2 배선 패턴(214)의 측면들은 배선 기판의 실장 영역에 대응되는 형태이기 때문에, 반도체 소자(110)의 측면은 제 2 배선 패턴(214)의 측면들에 접할 수 있다.
반도체 소자(110)는 측면에 본딩 패드들(112s)이 배치된 형태일 수 있다. 본 발명의 반도체 소자(110)의 본딩 패드들(112s 및 112u)은 반도체 소자(110)의 활성면 또는/및 측면에 배치될 수 있다. 즉, 본 발명의 반도체 소자(110)는 측면 본딩 패드들(112s) 또는/및 활성면 본딩 패드들(112u)을 가질 수 있다. 측면 본딩 패드들(112s)과 활성면 본딩 패드들(112u)은 동일한 절단면 상이 아닌 서로 다른 절단면 상에 있도록 반도체 소자(110)의 활성면 또는/및 측면에 배열될 수 있다.
도 4b를 참조하면, 배선 기판의 실장 영역에 반도체 소자(110)의 활성면 및 측면이 접하도록 실장할 수 있다. 반도체 소자(110)를 배선 기판의 실장 영역에 실장하는 것은 열 압착(thermo-compression bonding) 방식 또는 열 초음파 압착(thermo-sonic bonding) 방식을 사용할 수 있다. 배선 기판의 결합용 금속층(215)은 실장 공정에서 받은 에너지에 의해 반도체 소자(110)의 본딩 패드들(112s 및 112u)과 금속 결합층을 형성함으로써, 배선 기판과 반도체 소자(110)를 전기적/물리적으로 연결할 수 있다.
배선 기판의 실장 영역에 인접하는 제 2 배선 패턴(214)의 측면은 제 1 배선 패턴(208)의 상부면에 대해 실질적으로 직각을 이루기 때문에, 배선 기판의 실장 영역에 인접하는 제 2 배선 패턴(214)의 측면들은 배선 기판의 실장 영역에 대응되는 형태일 수 있다. 이에 따라, 배선 기판에 반도체 소자(110)를 실장하는 공정에서 자기 정렬이 가능해질 수 있다.
배선 기판과 반도체 소자(110) 사이 및 반도체 소자(110)의 측면에 절연성 수지(230)를 형성하는 것을 더 포함할 수 있다.
상기한 방법에 따라 제조된 반도체 소자 패키지는 배선 패턴이 단차를 갖는 배선 기판을 구비하는 동시에, 단차면이 반도체 소자의 측면 본딩 패드들과 전기적으로 연결될 수 있기 때문에, 측면 본딩 패드들을 갖는 반도체 소자를 포함하는 반도체 소자 패키지가 제조될 수 있다. 또한, 배선 기판은 배선 패턴의 상부면 및 단차면에 제공된 결합용 금속층을 이용하여 반도체 소자의 본딩 패드들과의 전기적 연결을 제공함으로써, 범프들을 사용하지 않을 수 있다. 이에 따라, 배선 기판은, 범프들을 사용하는 종래와 달리, 배선 패턴들의 피치, 폭 또는/및 개수를 증가시킬 수 있다. 즉, 반도체 소자 패키지를 제조하기 위한 공정의 마진이 확보될 수 있다. 이에 더하여, 배선 패턴의 단차면들이 배선 기판의 실장 영역에 대응되는 형태를 가짐으로써, 배선 기판에 반도체 소자를 실장하는 공정에서 자기 정렬이 가능해질 수 있다.
상기한 본 발명의 실시예에 따른 반도체 소자 패키지는 반도체 소자의 측면 본딩 패드들과 전기적으로 연결될 수 있는 단차면을 갖는 배선 패턴을 구비하는 배 선 기판을 포함함으로써, 범프를 사용하지 않는 동시에 활성면 또는/및 측면에 본딩 패드들을 갖는 반도체 소자를 실장할 수 있다. 이에 따라, 반도체 소자 패키지를 제조하기 위한 공정이 쉬워지는 동시에, 측면에 본딩 패드들을 갖는 반도체 소자를 포함하는 반도체 소자 패키지가 제공될 수 있다.
상술한 바와 같이, 본 발명에 따르면 범프를 사용하지 않는 동시에 활성면 또는/및 측면에 본딩 패드들을 갖는 반도체 소자를 실장하기 위한 배선 기판이 제조될 수 있다. 이에 따라, 반도체 소자 패키지를 제조하기 위한 공정이 쉬워지는 동시에, 측면에 본딩 패드들을 갖는 반도체 소자를 포함하는 반도체 소자 패키지가 제공될 수 있다.
또한, 본 발명에 따르면 범프를 사용하지 않는 동시에 활성면 또는/및 측면에 본딩 패드들을 갖는 반도체 소자를 실장하기 위한 배선 기판을 포함하는 반도체 소자 패키지 및 그 제조 방법이 제공될 수 있다. 이에 따라, 반도체 소자 패키지를 제공하기 위한 공정이 쉬워지는 동시에, 측면에 본딩 패드들을 갖는 반도체 소자를 포함하는 반도체 소자 패키지가 제공될 수 있다.

Claims (24)

  1. 제 1 영역 및 제 2 영역을 갖는 베이스 필름을 준비하는 것;
    상기 제 2 영역 상에 배치되되, 상기 제 1 영역으로 연장된 제 1 배선 패턴을 형성하는 것; 및
    상기 제 2 영역의 상기 제 1 배선 패턴 상에 제 2 배선 패턴을 형성하는 것을 포함하되, 상기 제 1 영역에 인접하는 상기 제 2 배선 패턴의 측면은 반도체 소자의 본딩 패드와 전기적으로 접속하는 것을 특징으로 하는 배선 기판의 제조 방법.
  2. 제 1항에 있어서,
    상기 제 2 배선 패턴의 상기 측면은 상기 제 1 배선 패턴의 상기 상부면에 대해 실질적으로 직각을 이루도록 형성되는 것을 특징으로 하는 배선 기판의 제조 방법.
  3. 제 1항에 있어서,
    상기 베이스 필름은 폴리이미드를 포함하는 것을 특징으로 하는 배선 기판의 제조 방법.
  4. 제 1항에 있어서,
    상기 제 1 배선 패턴을 형성하는 것은:
    상기 베이스 필름의 전면에 금속 시드층을 형성하는 것;
    상기 금속 시드층 상에 제 1 배선 패턴 영역을 노출하는 제 1 포토레지스트 패턴을 형성하는 것; 및
    상기 제 1 배선 패턴 영역에 상기 제 1 배선 패턴을 형성하는 것을 포함하는 것을 특징으로 하는 배선 기판의 제조 방법.
  5. 제 4항에 있어서,
    상기 제 1 배선 패턴은 구리를 포함하는 것을 특징으로 하는 배선 기판의 제조 방법.
  6. 제 4항에 있어서,
    상기 제 2 배선 패턴을 형성하는 것은:
    상기 제 1 배선 패턴이 형성된 결과물 상에, 제 2 배선 패턴 영역을 노출하는 제 2 포토레지스트 패턴을 형성하는 것;
    상기 제 2 배선 패턴 영역에 상기 제 2 배선 패턴을 형성하는 것;
    상기 제 2 포토레지스트 패턴 및 상기 제 1 포토레지스트 패턴을 제거하는 것; 및
    상기 제 2 배선 패턴 및 상기 제 1 배선 패턴이 형성된 영역 이외의 상기 금속 시드층을 제거하는 것을 포함하는 것을 특징으로 하는 배선 기판의 제조 방법.
  7. 제 6항에 있어서,
    상기 제 2 배선 패턴은 구리를 포함하는 것을 특징으로 하는 배선 기판의 제조 방법.
  8. 제 1항에 있어서,
    상기 제 1 배선 패턴 및 상기 제 2 배선 패턴 상에 결합용 금속층을 형성하는 것을 더 포함하는 것을 특징으로 하는 배선 기판의 제조 방법.
  9. 제 8항에 있어서,
    상기 결합용 금속층을 형성하는 것은 무전해 도금 방식을 사용하는 것을 특징으로 하는 배선 기판의 제조 방법.
  10. 제 8항에 있어서,
    상기 결합용 금속층을 형성한 후, 상기 제 2 영역의 영역에 절연층을 형성하는 것을 더 포함하는 것을 특징으로 하는 배선 기판의 제조 방법.
  11. 제 1항에 개시된 방법으로 제조된 배선 기판을 준비하는 것;
    본딩 패드를 갖는 반도체 소자를 준비하는 것; 및
    상기 배선 기판의 제 1 영역에 상기 반도체 소자를 실장하는 것을 포함하되, 상기 반도체 소자의 상기 본딩 패드와 상기 배선 기판의 상기 제 1 영역에 인접하는 제 2 배선 패턴의 측면은 서로 전기적으로 접속되는 것을 특징으로 하는 반도체 소자 패키지의 제조 방법.
  12. 제 11항에 있어서,
    상기 반도체 소자는 제 1 면, 상기 제 1 면에 대향하는 제 2 면 및 측면을 가지되, 상기 측면에 상기 본딩 패드가 배치되는 것을 특징으로 하는 반도체 소자 패키지의 제조 방법.
  13. 제 12항에 있어서,
    상기 반도체 소자는 상기 제 1 면에 배치되는 본딩 패드를 더 포함하는 것을 특징으로 하는 반도체 소자 패키지의 제조 방법.
  14. 제 11항에 있어서,
    상기 반도체 소자를 실장하는 것은 열 압착 방식 또는 열 초음파 압착 방식을 사용하는 것을 특징으로 하는 반도체 소자 패키지의 제조 방법.
  15. 제 11항에 있어서,
    상기 배선 기판과 상기 반도체 소자 사이 및 상기 반도체 소자의 측면에 절연성 수지를 형성하는 것을 더 포함하는 것을 특징으로 하는 반도체 소자 패키지의 제조 방법.
  16. 제 1 영역 및 제 2 영역을 갖는 베이스 필름, 상기 제 2 영역 상에 배치되되, 상기 제 1 영역으로 연장된 제 1 배선 패턴들, 상기 제 2 영역의 상기 제 1 배선 패턴들 상에 배치된 제 2 배선 패턴들, 및 상기 제 2 영역 상에 배치된 절연층을 포함하는 배선 기판; 및
    본딩 패드들을 갖는 반도체 소자를 포함하되, 상기 제 1 영역에 인접하는 상기 제 2 배선 패턴들의 측면 중 적어도 하나는 상기 반도체 소자의 상기 본딩 패드들 중 적어도 하나와 서로 전기적으로 접속되는 것을 특징으로 하는 반도체 소자 패키지.
  17. 제 16항에 있어서,
    상기 제 2 배선 패턴의 상기 측면은 상기 제 1 배선 패턴의 상부면에 대해 실질적으로 직각을 이루는 것을 특징으로 하는 반도체 소자 패키지.
  18. 제 16항에 있어서,
    상기 반도체 소자는 제 1 면, 상기 제 1 면에 대향하는 제 2 면 및 측면을 가지되, 상기 측면에 상기 본딩 패드들이 배치되는 것을 특징으로 하는 반도체 소자 패키지.
  19. 제 18항에 있어서,
    상기 반도체 소자는 상기 제 1 면에 배치되는 본딩 패드들을 더 포함하는 것을 특징으로 하는 반도체 소자 패키지.
  20. 제 16항에 있어서,
    상기 베이스 필름은 폴리이미드를 포함하는 것을 특징으로 하는 반도체 소자 패키지.
  21. 제 16항에 있어서,
    상기 제 1 배선 패턴 및 상기 제 2 배선 패턴은 구리를 포함하는 것을 특징으로 하는 반도체 소자 패키지.
  22. 제 21항에 있어서,
    상기 제 1 배선 패턴과 상기 베이스 필름 사이에 개재된 금속 시드층을 더 포함하는 것을 특징으로 하는 반도체 소자 패키지.
  23. 제 16항에 있어서,
    상기 제 1 배선 패턴 및 상기 제 2 배선 패턴 상에 배치된 결합용 금속층을 더 포함하는 것을 특징으로 하는 반도체 소자 패키지.
  24. 제 16항에 있어서,
    상기 배선 기판과 상기 반도체 소자 사이 및 상기 반도체 소자의 측면에 배치된 절연성 수지를 더 포함하는 것을 특징으로 하는 반도체 소자 패키지.
KR1020070050463A 2007-05-23 2007-05-23 반도체 소자 패키지 및 그 제조 방법 KR100837281B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020070050463A KR100837281B1 (ko) 2007-05-23 2007-05-23 반도체 소자 패키지 및 그 제조 방법
US12/153,560 US8266796B2 (en) 2007-05-23 2008-05-21 Method of fabricating a semiconductor device package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070050463A KR100837281B1 (ko) 2007-05-23 2007-05-23 반도체 소자 패키지 및 그 제조 방법

Publications (1)

Publication Number Publication Date
KR100837281B1 true KR100837281B1 (ko) 2008-06-11

Family

ID=39770964

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070050463A KR100837281B1 (ko) 2007-05-23 2007-05-23 반도체 소자 패키지 및 그 제조 방법

Country Status (2)

Country Link
US (1) US8266796B2 (ko)
KR (1) KR100837281B1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150008566A1 (en) * 2013-07-02 2015-01-08 Texas Instruments Incorporated Method and structure of panelized packaging of semiconductor devices
US9257341B2 (en) 2013-07-02 2016-02-09 Texas Instruments Incorporated Method and structure of packaging semiconductor devices
US10879144B2 (en) 2018-08-14 2020-12-29 Texas Instruments Incorporated Semiconductor package with multilayer mold
CN112951797B (zh) * 2021-01-27 2022-10-14 维沃移动通信有限公司 指纹模组、电子设备及指纹模组加工方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003324129A (ja) 2002-04-30 2003-11-14 Optrex Corp チップオンフィルム基板
JP2005109377A (ja) 2003-10-02 2005-04-21 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
KR20060045563A (ko) * 2004-04-08 2006-05-17 샤프 가부시키가이샤 반도체 장치 및 반도체 장치의 제조 방법
KR100658442B1 (ko) 2006-02-14 2006-12-19 삼성전자주식회사 열분산형 테이프 패키지 및 그를 이용한 평판 표시 장치

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0537113A (ja) 1991-08-01 1993-02-12 Sharp Corp フレキシブル基板
US5616520A (en) * 1992-03-30 1997-04-01 Hitachi, Ltd. Semiconductor integrated circuit device and fabrication method thereof
US6040618A (en) * 1997-03-06 2000-03-21 Micron Technology, Inc. Multi-chip module employing a carrier substrate with micromachined alignment structures and method of forming
JP3961092B2 (ja) * 1997-06-03 2007-08-15 株式会社東芝 複合配線基板、フレキシブル基板、半導体装置、および複合配線基板の製造方法
JP3558921B2 (ja) * 1999-05-14 2004-08-25 シャープ株式会社 テープキャリア並びにテープキャリア型半導体装置の製造方法
JP2001085457A (ja) 1999-09-10 2001-03-30 Hitachi Ltd 半導体ウエハ、半導体装置及びその製造方法
KR20010073946A (ko) 2000-01-24 2001-08-03 윤종용 딤플 방식의 측면 패드가 구비된 반도체 소자 및 그제조방법
JP2003188263A (ja) 2001-12-17 2003-07-04 Sharp Corp 半導体集積回路チップの製造方法とその半導体集積回路チップを用いた半導体パッケージ
KR100496287B1 (ko) * 2002-08-03 2005-06-20 삼성에스디아이 주식회사 실리콘 박막의 결정화 방법, 이를 이용한 박막 트랜지스터및 상기 박막 트랜지스터를 구비한 평판 디스플레이 소자
JP3808030B2 (ja) * 2002-11-28 2006-08-09 沖電気工業株式会社 半導体装置及びその製造方法
JP2004207303A (ja) 2002-12-24 2004-07-22 Seiko Epson Corp 配線基板及び半導体装置並びにこれらの製造方法、回路基板並びに電子機器
JP4489411B2 (ja) * 2003-01-23 2010-06-23 新光電気工業株式会社 電子部品実装構造の製造方法
JP3983205B2 (ja) * 2003-07-08 2007-09-26 沖電気工業株式会社 半導体装置及びその製造方法
BRPI0506584A (pt) 2004-01-28 2007-04-10 New Condensator Inc aparelho para remoção de contaminantes de emissões do cárter
JP2006165517A (ja) * 2004-11-11 2006-06-22 Sharp Corp フレキシブル配線基板、それを用いた半導体装置および電子機器、並びにフレキシブル配線基板の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003324129A (ja) 2002-04-30 2003-11-14 Optrex Corp チップオンフィルム基板
JP2005109377A (ja) 2003-10-02 2005-04-21 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
KR20060045563A (ko) * 2004-04-08 2006-05-17 샤프 가부시키가이샤 반도체 장치 및 반도체 장치의 제조 방법
KR100658442B1 (ko) 2006-02-14 2006-12-19 삼성전자주식회사 열분산형 테이프 패키지 및 그를 이용한 평판 표시 장치

Also Published As

Publication number Publication date
US20080291655A1 (en) 2008-11-27
US8266796B2 (en) 2012-09-18

Similar Documents

Publication Publication Date Title
US6593648B2 (en) Semiconductor device and method of making the same, circuit board and electronic equipment
US8438724B2 (en) Method for producing substrate for mounting device and method for producing a semiconductor module
US8309864B2 (en) Device mounting board and manufacturing method therefor, and semiconductor module
JP2004343030A (ja) 配線回路基板とその製造方法とその配線回路基板を備えた回路モジュール
WO2009144960A1 (ja) 半導体モジュール、半導体モジュールの製造方法および携帯機器
KR100659447B1 (ko) 반도체 칩, 반도체 장치, 반도체 장치의 제조 방법 및전자기기
US20100289132A1 (en) Substrate having embedded single patterned metal layer, and package applied with the same, and methods of manufacturing of the substrate and package
US7410827B2 (en) Semiconductor device and method of fabricating the same, circuit board, and electronic instrument
KR100837281B1 (ko) 반도체 소자 패키지 및 그 제조 방법
JP3687610B2 (ja) 半導体装置、回路基板及び電子機器
US6339247B1 (en) Structure for mounting a semiconductor device on a liquid crystal display, and semiconductor device
JP5134899B2 (ja) 半導体モジュール、半導体モジュールの製造方法および携帯機器
US20090121350A1 (en) Board adapted to mount an electronic device, semiconductor module and manufacturing method therefore, and portable device
JP5295211B2 (ja) 半導体モジュールの製造方法
TWI394250B (zh) 封裝結構及其製法
JP2011054670A (ja) 半導体モジュールおよびその製造方法、ならびに携帯機器
US11830803B2 (en) Chip-on-film package having redistribution pattern between semiconductor chip and connection terminal
TWI784661B (zh) 軟性電路板之佈線結構
JP4286640B2 (ja) 半導体装置およびその製造方法
US20080150108A1 (en) Semiconductor package and method for manufacturing same
JP2005079499A (ja) 半導体装置、半導体モジュール、電子機器および半導体装置の製造方法
JP2008140925A (ja) 半導体装置、その製造方法及び表示装置
JP2011077345A (ja) 素子搭載用基板、半導体モジュールおよび携帯機器
JP2009212114A (ja) 突起電極の構造、素子搭載用基板およびその製造方法、半導体モジュール、ならびに携帯機器
JP2006295043A (ja) 半導体装置及び電子モジュール、並びに、それらの製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130531

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140530

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20150601

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee