JP2996510B2 - 電子回路基板 - Google Patents

電子回路基板

Info

Publication number
JP2996510B2
JP2996510B2 JP2340480A JP34048090A JP2996510B2 JP 2996510 B2 JP2996510 B2 JP 2996510B2 JP 2340480 A JP2340480 A JP 2340480A JP 34048090 A JP34048090 A JP 34048090A JP 2996510 B2 JP2996510 B2 JP 2996510B2
Authority
JP
Japan
Prior art keywords
substrate
thin film
semiconductor package
semiconductor
film circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2340480A
Other languages
English (en)
Other versions
JPH04207065A (ja
Inventor
英夫 有馬
清 松井
健二 武田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2340480A priority Critical patent/JP2996510B2/ja
Priority to US07/799,950 priority patent/US5375042A/en
Publication of JPH04207065A publication Critical patent/JPH04207065A/ja
Application granted granted Critical
Publication of JP2996510B2 publication Critical patent/JP2996510B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体を搭載した半導体パッケージに係
り、特に実装密度が高くしかも高接続信頼性を有し、高
歩留りであるパッケージ構成、並びにこの半導体パッケ
ージを搭載する電子回路基板の構成に関する。
〔従来の技術〕
電子計算機等の電子機器の高密度、高機能、高性能化
の要求は高く、このため、半導体自体及び半導体を含め
た各種電子部品を搭載した基板との両面から種々の改善
の試みがなされている。
半導体パッケージは、基本的には、半導体を搭載し、
その半導体の電気端子とそのパッケージを搭載する電子
回路基板表面の端子との電気的接続を容易とし、更には
半導体の一時的または永久的な封止機能を合わせ持った
ものである。
この半導体の高機能、高密度化に対応して半導体の接
続パッドの径及びピッチも縮小する動向にある。また、
半導体パッケージや各種の電子部品を搭載する電子回路
基板も高密度化されており、配線幅、ピッチも同様に縮
小の方向にある。このことから、半導体パッケージの基
板配線も急速に高密度化に向かっている。
ところで、この様な半導体パッケージの基板は上記し
たように封止機能を兼ねるため、機密性が高く強固な基
板、通常はセラミック基板が使用される。
このセラミック基板は、一般的には、未焼成のセラミ
ックシートの表面及びスルーホールに印刷等により配線
を形成してからシートを積層後、焼結させることにより
製造されている。この焼結の際のセラミックスの収縮率
のバラツキは比較的大きく、セラミック基板上の接続パ
ッドとこの上に搭載する半導体のパッドの間に位置ずれ
が生じる。また同様に、半導体パッケージを搭載すべき
基板上の接続パッドとこれと接続すべきセラミック基板
上の接続パッド間でも位置ずれが生じる。このため、半
田等で接続をする場合に、位置ずれのために接続できな
かったり、逆に隣のパッドと接続してしまったりの接続
不良が生じ、その結果歩留りの低下が起こる。これを避
ける上では、接続パッド径やパッドのピッチを広げた
り、半導体や基体の寸法を低減する方法がとられる。し
かし、これは基板の高密度化に沿わない方法である。
この対策としては、セラミック多層基板上にポリイミ
ドから成る薄膜回路を形成し、その上に半導体を搭載す
る方法がある（例えば、特開昭62−122258号）。薄膜回
路は半導体と同様にフォトリソ工程を経て回路を作成す
るため、微細で寸法精度の高いパターンを形成すること
が可能である。このため、半導体を搭載するパッドの平
面的な位置精度を高め、平面的な位置ずれを低減する効
果がある、しかし、この構成のパッケージの欠点は、有
機物であるポリイミドの線膨張係数がセラミック基板よ
り大幅に大きいため、基板全体が反ってしまうという点
である。この結果、半導体との搭載・接続において、基
板表面での平面的な位置のずれはある程度改善される
が、基板と半導体との間隔が場所により異なるという新
たな問題が発生する。この反りのために、基板裏面の電
子回路基板に接続する部分も半導体パッケージと電子回
路基板との間隔が場所により異なるという同様の欠点が
生じる。更に、この裏面側は、平面的な位置ずれも解消
されないままである。
このことから、上記の方法では半導体パッケージと半
導体間及び半導体パッケージとそれを搭載する電子回路
基板間の接続部の位置ずれを防止し、高密度の半導体パ
ッケージ、更には、電子回路基板を実現することは不可
能である。
〔発明が解決しようとする課題〕
以上のような状況下にあって、本発明においては、半
導体搭載側の位置整合及び搭載電子回路基板の位置整合
を容易とし、位置ずれによる接続不良の発生を防止する
ことによって、実装密度が高く、しかも高歩留り、高接
続信頼性の半導体パッケージを実現することを目的とし
てなされたものである。
〔課題を解決するための手段〕
本発明は、半導体と該半導体を搭載する基板とから成
る半導体パッケージにおいて、該基板が、セラミック配
線基板からなる厚膜回路を中心層として前記半導体との
接続側表面及び外部回路との接続側表面の両面に、耐熱
性樹脂と導電材料で形成される薄膜回路を有することを
特徴とする半導体パッケージに関する。
また、本発明は、上記の半導体パッケージを外部回路
基板に搭載した電子回路基板に関し、望ましくは、当該
外部回路基板が、厚膜回路と薄膜回路とで構成され、該
薄膜回路が前記半導体パッケージとの接続側表面に配置
された構成をとることである。
さらに望ましくは、半導体パッケージを搭載した外部
回路基板が、厚膜回路と薄膜回路とで構成され、該薄膜
回路が前記半導体パッケージとの接続側表面並びに前記
厚膜回路裏面に配置されることである。ここで、厚膜回
路はセラミック配線基板からなり、薄膜回路は耐熱性樹
脂と導電材料で形成されるものである。
上記の半導体パッケージ内の厚膜回路を形成するセラ
ミック配線基板及び半導体パッケージを搭載する外部回
路における厚膜回路を形成するセラミック配線基板の材
料は、セラミック材料と導電材料とから製造されるもの
であり、セラミック材料としては、ムライト、アルミナ
などの耐熱セラミック材料、耐熱セラミック粉末とガラ
スからなるガラスセラミック、あるいはガラスなど各種
のセラミック材料を用いることができる。また、導電材
料としては、タングステン、銅、モリブデン、ニッケ
ル、銀／パラジウム、金、白金等を用いることができ
る。
上記半導体パッケージ内の薄膜回路及び外部回路内の
薄膜回路は、耐熱性樹脂及び上記と同様な導電材料から
薄膜技術により形成されるものである。耐熱性樹脂とし
ては、ポリイミド、テフロンなど耐熱性の有機絶縁材料
を用いることができる。
薄膜技術とは、電子ビームや光を用いて所定の高精細
なパターンを転写または描画技術により形成するもので
あり、半導体と同様に高精度の位置ずれのないパターン
形成ができる。回路基板上の薄膜回路は、最も単純に
は、形成した導体膜を電子ビームまたは光によるパター
ンの転写または描画技術によりパターニングしてもよい
し、有機絶縁膜を電子ビームまたは光によるパターンの
転写または描画技術によりパターニングしてもよい。
また、半導体パッケージ内において、半導体と薄膜回
路との接続は、半導体チップの接続パッドと薄膜回路の
接続パッドとを半田などを用いて接続する。また、半導
体パッケージの裏面も薄膜回路で形成されるが、この裏
面薄膜回路と外部回路との接続は、裏面薄膜回路の表面
接続層の接続パッドと外部回路の接続パッドを半田など
で接続することにより行う。
また、上記半田に代えて市販の導電ペーストを用いる
ことも可能である。
〔作用〕
本発明においては、半導体パッケージ内において、半
導体を搭載する基板が、セラミック配線基板からなる厚
膜回路を中心層として半導体との接続側表面及び外部回
路との接続側表面の両面に、耐熱性樹脂と導電材料で形
成される薄膜回路を有するために、上記回路基板のセラ
ミック配線基板の焼結収縮等が生じても、半導体パッケ
ージ内において半導体と基板との接続は薄膜回路を介す
るため、接続パッド位置を半導体の接続パッド位置に正
確に形成できることに加えて、半導体パッケージと外部
回路との接続も薄膜回路を介するために、外部回路の接
続パッド位置に正確に形成できる。尚、外部回路の表面
接続層も薄膜回路で形成することにより、より正確な接
続が可能となる。
この結果、半導体搭載側の位置整合及び搭載電子回路
基板側の位置整合が容易になり、位置ずれによる接続不
良の発生を防止できる。
さらに、半導体パッケージ内の基板において薄膜回路
を一面にのみ形成した場合に生じる基板の反りは、薄膜
回路の有機絶縁膜とセラミック回路基板との線膨張係数
の違いによるものであるため、薄膜回路を基板の両面に
形成することによりその影響を相殺するので、反りを低
減できる。
また、上記の半導体パッケージを外部回路基板に搭載
した電子回路基板に関しては、望ましくは、半導体パッ
ケージを搭載した外部回路基板が、セラミック配線基板
からなる厚膜回路と耐熱性樹脂と導電材料で形成される
薄膜回路とで構成され、該薄膜回路が前記半導体パッケ
ージとの接続側表面並びに前記厚膜回路裏面に配置され
ることにより、外部回路における基板の反りも低減する
ことができる。
〔実施例〕
以下、実施例により本発明を具体的に説明する。
実施例１ （半導体パッケージ） 第１図は、本発明の一例である半導体パッケージの断
面図である。基板４は、セラミック配線基板１の表面に
薄膜回路２及び裏面にも薄膜回路３を形成して構成され
ている。薄膜回路２の接続パッド５の上に、半導体チッ
プ６をその接続パッド７と半田８を介して接続・搭載
し、更にコバール製のキャップ９で封止してある。この
パッケージを電子回路基板に接続・搭載するには、パッ
ケージ裏面の薄膜回路３の接続パッド10を半田を介して
電子回路基板上の接続パッドに接続する。
セラミック配線基板１は、５層から成るムライト基板
11を備えている。各ムライト基板11においては、ビアホ
ール12が形成されている。このビアホール12は、基板の
貫通孔にタングステンペーストを埋め込んだものであ
る。また、各ムライト基板11の表面上にはタングステン
ペーストで内層配線導体13が印刷されている。これらの
ムライト基板11は、各板の四隅に形成したガイド穴（図
示せず）を基準にして総計５枚を重ね、これを120℃で
加圧して積層体とし、その積層体を水素雰囲気中で1640
℃に加熱することにより、セラッミク配線基板１として
形成されている。セラミック基板のビアホールピッチ
は、450μｍである。
セラミック配線基板１上の薄膜回路２は、絶縁層を形
成する低誘導率のポリイミド樹脂14と銅配線15から成
り、次の４層から構成されている。すなわち、セラミッ
ク配線基板１側から順に、セラミック配線基板の厚膜回
路との整合層16、横方向（Ｘ）配線層17、縦方向（Ｙ）
配線層18、表面接続層19の合計４層である。これら各層
のポリイミド膜の成膜には、ポリイミドワニスをスピン
コートして、これを窒素中、370℃で１時間ベークする
方法を用いた。このポリイミド膜の溝加工には、ドライ
エッチ法を用いた。また、銅配線の形成には、無電解め
っき法を用いた。表面接続層19の接続パッド５の表面上
には、ニッケル及び金のめっきを施してある。
セラミック配線基板１の表面の薄膜回路３は、前記薄
膜回路２と同様な構成及び製法で形成した。即ち、薄膜
回路３は、絶縁層を形成する低誘電率のポリイミド樹脂
20と銅配線21から成り、セラミック配線基板１側から順
に、セラミック配線基板との整合層22、表面接続層23の
合計２層から構成されている。ポリイミドの溝加工に
は、ドライエッチ法を用いた。また、銅配線の形成に
は、銅めっき法を用いた。表面接続層23の接続パッド10
の表面上には、ニッケル及び金のめっきを施してある。
基板４の薄膜回路２表面の接続パッド５と上側に載置
される半導体チップ６の接続パッド７との電気的接続に
は、高温半田８を用いた。即ち、接続パッド５と７の各
表面に個別に高温半田を着け、その後、接続部分を接触
させた状態で約350℃に加熱することにより、高温半田
の表面部から徐々に溶融させて最終的に完全接合させ
た。
セラミック配線基板１の表面の半田封止部24はタング
ステン導体の表面にニッケル及び金のめっきを施したも
のであるが、この上に中高温半田25を載せ、約300℃に
加熱してコバール封止キャップ９を接続して半導体パッ
ケージを完成した。
（電子回路基板） 上記のようにして形成された半導体パッケージ31を一
列ごとに９個、９列で合計81個搭載した電子回路基板の
例を第２図に示す。
半導体パッケージ31を搭載した基板32は、厚膜・薄膜
混成基板であり、この基板の半導体パッケージ搭載側は
薄膜回路33になっている。半導体パッケージの搭載、接
続には、低温半田34を使用し、約200℃で接続した。ま
た厚膜・薄膜混成基板の裏面は厚膜回路35である。厚膜
回路35及び薄膜回路33の製造方法は、前記した半導体パ
ッケージの基板４の製法と同様である。薄膜回路33は、
絶縁層をポリイミド樹脂、配線を銅で形成した配線層５
層から成る薄膜多層であり、厚膜回路35は、絶縁層をム
ライト、配線をタングステンで形成した配線層30層の厚
膜多層である。基板の裏面、即ちムライト基板裏面に
は、プリント基板に接続するためのピン36を中高温半田
37を用いて、半導体パッケージを搭載する直前に接続し
た。
（電子モジュール・電子機器） 上記のように形成された電子回路基板を４個、プリン
ト基板に搭載したモジュールの例を第３図に示す。
プリント基板39と電子回路基板38との接続は、ピン36
の挿入によって行う。図中、31は半導体パッケージ、32
は厚膜・薄膜混成基板である。
この電子モジュールを用いて中型の電子計算機を制作
したところ良好に作動した。
実施例２ （半導体パッケージ） 第４図は、本発明の別の一例である半導体パッケージ
の断面図である。厚膜・薄膜混成基板４は、セラミック
配線基板１の表面に薄膜回路２及び裏面にも薄膜回路３
を形成して構成されている。薄膜回路２の接続パッド５
の上に、２個の半導体チップ６をその接続パッド７と半
田８を介して接続・搭載し、更にコバール製のキャップ
９で封止してある。このパッケージを電子回路基板に接
続・搭載するには、パッケージ裏面の薄膜回路３の接続
パッド10を半田を介して電子回路基板上の接続パッドに
接続する。
セラミック配線基板１は、５層から成るムライト基板
11とタングステンの導体からできており、製法は、実施
例１の場合と同様である。但し、詳細は実施例１とは異
なる。
セラミック配線基板１上の薄膜回路２は、絶縁層を形
成する低誘電率のポリイミド樹脂14と銅配線15から成
り、実施例１と同様、整合層16、横方向（Ｘ）配線層1
7、縦方向（Ｙ）配線層18、表面接続層19の４層から成
り、これらの製法は基板面積と回路の詳細を除いて実施
例１と同様である。
セラミック配線基板１の裏面の薄膜回路３は、絶縁層
を形成する低誘電率のポリイミド樹脂20と銅配線21から
成り、実施例１の場合と同様な構成及び製法で形成し
た。
基板４の薄膜回路２表面の表面接続層19と上側に載置
される２個の半導体チップ６との電気的接続は、高温半
田８を用いて実施例１と同様に行った。また、セラミッ
ク配線基板１の表面の半田封止部24に中高温半田25を載
せ、約200℃に加熱してコバール封止キャップ９を接続
して半導体パッケージを完成した。
（電子回路基板） 上記のようにして形成された半導体パッケージを一列
ごとに４個、４列で合計16個搭載した電子回路基板の例
を第５図に示す。
半導体パッケージ41を搭載した基板42は、厚膜・薄膜
混成基板であり、半導体パッケージの搭載側は薄膜回路
43になっている。半導体パッケージの搭載、接続には、
低温半田46を使用して薄膜回路43の接続パッドに接続し
た。この薄膜回路43の下には厚膜回路44があり、更にこ
の厚膜回路44の下、即ち基板42の裏面にも薄膜回路45が
ある。この裏面の薄膜回路45には、プリント基板に接続
するためのピン47を、半導体パッケージを搭載する直前
に中高温半田48で接続した。
厚膜・薄膜混成基板42の厚膜回路44及び薄膜回路43、
45の製造方法は、前記した半導体パッケージの基板４の
製法と同様である。薄膜回路43は、絶縁層をポリイミド
樹脂、配線を銅で形成した配線層５層から成る薄膜多層
であり、厚膜回路44は、絶縁層をムライト、配線をタン
グステンで形成した配線層30層の厚膜多層である。基板
の裏面の薄膜回路45は、絶縁層をポリイミド、配線を銅
で形成した配線層２層の薄膜多層である。
（電子モジュール・電子機器） 上記のように形成された電子回路基板を４個、プリン
ト基板に搭載したモジュールの例を第６図に示す。
プリント基板51と電子回路基板50との接続は、ピン47
の挿入によって行う。
図中、41は半導体パッケージ、42は厚膜・薄膜混成基
板である。
この電子モジュールを用いて中型の電子計算機を制作
したところ良好に作動した。
実施例３ （半導体パッケージ） 第７図は、本発明の更に別の一例である半導体パッケ
ージの断面図である。基板４は、セラミック配線基板１
の表面に薄膜回路２及び裏面にも薄膜回路３を形成して
構成されている。薄膜回路２の接続パッド５の上に、半
導体チップ６をその接続パッド７と半田８を介して接続
・搭載し、更にコバール製のキャップ９で封止してあ
る。このパッケージを電子回路基板に接続・搭載するに
は、パッケージ裏面の薄膜回路３の接続パッド10を半田
を介して電子回路基板上の接続パッドに接続する。
セラミック配線基板１は、単板のムライト基板11とス
ルーホール内に充填したタングステン導体からできてお
り、製法は実施例１の場合と同様である。
セラミック配線基板１上の薄膜回路２は、絶縁層を形
成する低誘電率のポリイミド樹脂14と銅配線15から成る
単層であり、実施例１と同様な製法で形成した。
セラミック配線基板１の裏面の薄膜回路３は、薄膜回
路２と同様にポリイミド樹脂と銅配線から成る単層であ
り、銅配線は同時に接続パッドを兼ねる。
基板４の薄膜回路２表面と上側に載置される半導体チ
ップ６との接続は、実施例１と同様高温半田８により行
った。また、セラミック配線基板１表面の半田封止部24
に中高温半田25を載せ、約200℃に加熱してコバール封
止キャップ９を接続して半導体パッケージ61を完成し
た。
（電子回路基板） 上記のようにして形成された半導体パッケージを一列
ごとに９個、９列で合計81個搭載した電子回路基板の例
を第８図に示す。
半導体パッケージ61を搭載した基板62は、厚膜・薄膜
混成基板であり、この基板の半導体パッケージ搭載側は
薄膜回路63になっている。半導体パッケージの搭載、接
続には、低温半田65を使用して薄膜回路63の接続パッド
に接続した。この薄膜回路63の下には厚膜回路64があ
る。この厚膜回路64の裏面には、プリント基板に接続す
るためのピン66を、半導体パッケージを搭載する直前に
中高温半田67で接続した。
厚膜・薄膜混成基板62の厚膜回路64及び薄膜回路63の
製造方法は、実施例１の半導体パッケージの基板４の製
法と同様である。薄膜回路63は、絶縁層をポリイミド樹
脂、配線を銅で形成した配線層８層から成る薄膜多層で
あり、厚膜回路64は、絶縁層をムライト、配線をタング
ステンで形成した配線層30層の厚膜多層である。
（電子モジュール・電子機器） 上記のように形成された電子回路基板を４個、プリン
ト基板に搭載したモジュールの例を第９図に示す。
プリント基板71と電子回路基板70との接続は、ピン66
の挿入によって行う。
図中、61は半導体パッケージ、62は厚膜・薄膜混成基
板である。
この電子モジュールを用いて中型の電子計算機を制作
したところ良好に作動した。
実施例４ （半導体パッケージ） 第10図は、本発明の更にまた別の一例である半導体パ
ッケージの断面図である。厚膜・薄膜混成基板４は、セ
ラミック配線基板１の表面に薄膜回路２及び裏面にも薄
膜回路３を形成して構成されている。薄膜回路２の接続
パッド５の上に、半導体チップ６をその接続パッド７と
半田８を介して接続・搭載し、更にコバール製のキャッ
プ９で封止してある。このパッケージを電子回路基板に
接続・搭載するために、パッケージ裏面の薄膜回路３の
接続パッド10に中高温半田27を介してピン26を接続して
ある。
セラミック配線基板１は、５層から成るムライト基板
11とタングステンの導体12からできており、製法は、実
施例１の場合と同様である。
セラミック配線基板１上の薄膜回路２は、絶縁層を形
成する低誘電率のポリイミド樹脂14と銅配線15から成
り、実施例１と同様、整合層16、横方向（Ｘ）配線層1
7、縦方向（Ｙ）配線層18、表面接続層19の４層から成
り、これらの製法は実施例１と同様である。
セラミック配線基板１の裏面の薄膜回路３は、絶縁層
を形成する低誘電率のポリイミド樹脂20と銅配線21から
成り、実施例１の場合と同様な構成及び製法で形成し
た。
基板４の薄膜回路２の表面接続層19の接続パド５と上
側に載置される半導体チップ６の電気的接続は、高温半
田８を用いて実施例１と同様に行った。また、基板裏面
の接続パッド10には中高温半田27を載せ、約300℃に加
熱してピン26を接続した。更に、セラミック配線基板１
の表面の半田封止部24には中高温半田25を載せ、約200
℃に加熱してコバール封止キャップ９を接続して半導体
パッケージを完成した。
（電子モジュール・電子機器） 上記のように形成された半導体パッケージを一列につ
き９個、９列で合計81個を挿入・搭載した電子モジュー
ルの例を、第11図に示す。
半導体パッケージ81を搭載するプリント基板82は、配
線層９層から成る多層基板である。図中、26はピンであ
る。この電子モジュールを用いて中型の電子計算機をを
制作したところ良好に作動した。
〔発明の効果〕
本発明は、前記した作用を有するため、以下のような
効果を奏する。
（１）従来の方式と比較して、半導体パッケージの接続
パッドの位置を半導体及び基板のパッドの位置と三次元
的に正確に合致できので、実装密度の高い半導体パッケ
ージを作ることができる。またパッケージ内に半導体を
搭載する場合更にはパッケージを基板に上に搭載する場
合の位置あわせが容易になる。つまり、隣のパッドと接
続したり、未接続のパッドができる等の接続不良を低減
でき、高歩留りの生産が可能になる。更に接続部の三次
元的な位置ずれが無いため、接続部の半田等の形状の異
常が殆ど発生せず、接続の長期信頼性を確保できる。
（２）半導体パッケージ内において、セラミック配線基
板の裏面にも、ポリイミド等の有機材料の柔らかい膜が
コートされることになるので、パッケージの耐衝撃性が
向上する。
（３）半導体パッケージ内のセラミック配線基板を薄い
セラミック板で形成する場合、セラミックの焼結不足で
セラミック粒子間に隙間ができてパッケージの耐湿性が
不十分となった場合でも、基板の表面および裏面ともに
薄膜回路で覆われていることにより、パッケージの耐湿
性を確保することができる。
【図面の簡単な説明】
第１図は、本発明の一例である半導体パッケージの構成
を示す断面図である。 第２図は、大１図の半導体パッケージを搭載した電子回
路基板の断面図である。 第３図は、第２図の電子回路基板を搭載した電子モジュ
ールの断面図である。 第４図は、本発明の別の一例である半導体パッケージの
構成を示す断面図である。 第５図は、第４図の半導体パッケージを搭載した電子回
路基板の断面図である。 第６図は、第５図の電子回路基板を搭載した電子モジュ
ールの断面図である。 第７図は、本発明の更に別の一例である半導体パッケー
ジの構成を示す断面図である。 第８図は、第７図の半導体パッケージを搭載した電子回
路基板の断面図である。 第９図は、第８図の電子回路基板を搭載した電子モジュ
ールの断面図である。 第10図は、本発明の更にまた別の一例である半導体パッ
ケージの構成を示す断面図である。 第11図は、第10図の半導体パッケージを搭載した電子モ
ジュールの断面図である。 1:セラミック配線基板 2:薄膜回路 3:厚膜回路 4:基板 6:半導体チップ 31:半導体パッケージ 32:厚膜・薄膜混成基板 41:半導体パッケージ 42:厚膜・薄膜混成基板 61:半導体パッケージ 62:厚膜・薄膜混成基板 81:半導体パッケージ
フロントページの続き (56)参考文献 特開 平２−106956（ＪＰ，Ａ) 特開 昭61−80896（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 23/52 H01L 23/12

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項１】半導体と該半導体を搭載する基板とを含む
    半導体パッケージと、該半導体パッケージを搭載する外
    部回路基板とを有し、 前記基板は、セラミック配線基板からなる厚膜回路を中
    心層として前記半導体との接続側表面および前記外部回
    路基板との接続側表面の両面に、耐熱性樹脂と導電材料
    で形成される薄膜回路を備え、 前記外部回路基板は、外部回路基板用厚膜回路と外部回
    路基板用薄膜回路とで構成され、該外部回路基板用薄膜
    回路が前記半導体パッケージとの接続側表面に配置され
    ることを特徴とする電子回路基板。
  2. 【請求項２】半導体と該半導体を搭載する基板とを含む
    半導体パッケージと、該半導体パッケージを搭載する外
    部回路基板とを有し、 前記基板は、セラミック配線基板からなる厚膜回路を中
    心層として前記半導体との接続側表面および前記外部回
    路基板との接続側表面の両面に、耐熱性樹脂と導電材料
    で形成される薄膜回路を備え、 前記外部回路基板は、外部回路基板用厚膜回路と外部回
    路基板用薄膜回路とで構成され、該外部回路基板用薄膜
    回路が、前記半導体パッケージとの接続側表面並びに前
    記外部回路基板用厚膜回路の裏面に配置されることを特
    徴とする電子回路基板。
JP2340480A 1990-11-30 1990-11-30 電子回路基板 Expired - Fee Related JP2996510B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2340480A JP2996510B2 (ja) 1990-11-30 1990-11-30 電子回路基板
US07/799,950 US5375042A (en) 1990-11-30 1991-11-29 Semiconductor package employing substrate assembly having a pair of thin film circuits disposed one on each of oppositely facing surfaces of a thick film circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2340480A JP2996510B2 (ja) 1990-11-30 1990-11-30 電子回路基板

Publications (2)

Publication Number Publication Date
JPH04207065A JPH04207065A (ja) 1992-07-29
JP2996510B2 true JP2996510B2 (ja) 2000-01-11

Family

ID=18337368

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2340480A Expired - Fee Related JP2996510B2 (ja) 1990-11-30 1990-11-30 電子回路基板

Country Status (2)

Country Link
US (1) US5375042A (ja)
JP (1) JP2996510B2 (ja)

Families Citing this family (51)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3325351B2 (ja) * 1993-08-18 2002-09-17 株式会社東芝 半導体装置
DE19546045C1 (de) * 1995-12-09 1997-05-22 Bosch Gmbh Robert Flip-Chip-Verfahren zur Herstellung eines Multichip-Moduls
JPH1065034A (ja) * 1996-08-21 1998-03-06 Ngk Spark Plug Co Ltd 電子部品用配線基板及び電子部品パッケージ
US5759737A (en) * 1996-09-06 1998-06-02 International Business Machines Corporation Method of making a component carrier
US6075289A (en) 1996-10-24 2000-06-13 Tessera, Inc. Thermally enhanced packaged semiconductor assemblies
US5798563A (en) 1997-01-28 1998-08-25 International Business Machines Corporation Polytetrafluoroethylene thin film chip carrier
JP3961092B2 (ja) * 1997-06-03 2007-08-15 株式会社東芝 複合配線基板、フレキシブル基板、半導体装置、および複合配線基板の製造方法
JPH1154884A (ja) * 1997-08-06 1999-02-26 Nec Corp 半導体装置の実装構造
US6730541B2 (en) * 1997-11-20 2004-05-04 Texas Instruments Incorporated Wafer-scale assembly of chip-size packages
US6239485B1 (en) 1998-11-13 2001-05-29 Fujitsu Limited Reduced cross-talk noise high density signal interposer with power and ground wrap
US6081026A (en) * 1998-11-13 2000-06-27 Fujitsu Limited High density signal interposer with power and ground wrap
KR100402382B1 (ko) 1999-04-20 2003-10-17 미쓰비시덴키 가부시키가이샤 회전/직동변환 모터용 모터 샤프트 및 그의 제조방법
US6441313B1 (en) * 1999-11-23 2002-08-27 Sun Microsystems, Inc. Printed circuit board employing lossy power distribution network to reduce power plane resonances
TW512653B (en) * 1999-11-26 2002-12-01 Ibiden Co Ltd Multilayer circuit board and semiconductor device
US6590283B1 (en) * 2000-02-28 2003-07-08 Agere Systems Inc. Method for hermetic leadless device interconnect using a submount
JP2001244376A (ja) * 2000-02-28 2001-09-07 Hitachi Ltd 半導体装置
JP2001284783A (ja) * 2000-03-30 2001-10-12 Shinko Electric Ind Co Ltd 表面実装用基板及び表面実装構造
JP2001332859A (ja) * 2000-05-22 2001-11-30 Murata Mfg Co Ltd 積層型セラミック電子部品およびその製造方法ならびに電子装置
JP4048019B2 (ja) * 2000-08-31 2008-02-13 富士通株式会社 多層配線基板及びその製造方法
JP4529262B2 (ja) * 2000-09-14 2010-08-25 ソニー株式会社 高周波モジュール装置及びその製造方法
US6570429B1 (en) * 2000-10-20 2003-05-27 Cray Inc. Method and apparatus for providing a clock signal to a semiconductor chip
US6600224B1 (en) * 2000-10-31 2003-07-29 International Business Machines Corporation Thin film attachment to laminate using a dendritic interconnection
US7088002B2 (en) * 2000-12-18 2006-08-08 Intel Corporation Interconnect
JP3840921B2 (ja) * 2001-06-13 2006-11-01 株式会社デンソー プリント基板のおよびその製造方法
US6800947B2 (en) * 2001-06-27 2004-10-05 Intel Corporation Flexible tape electronics packaging
JP4401070B2 (ja) * 2002-02-05 2010-01-20 ソニー株式会社 半導体装置内蔵多層配線基板及びその製造方法
US6960837B2 (en) * 2002-02-26 2005-11-01 International Business Machines Corporation Method of connecting core I/O pins to backside chip I/O pads
JP4081284B2 (ja) * 2002-03-14 2008-04-23 富士通株式会社 高周波集積回路モジュール
US7026223B2 (en) * 2002-03-28 2006-04-11 M/A-Com, Inc Hermetic electric component package
US6873039B2 (en) * 2002-06-27 2005-03-29 Tessera, Inc. Methods of making microelectronic packages including electrically and/or thermally conductive element
US6762367B2 (en) * 2002-09-17 2004-07-13 International Business Machines Corporation Electronic package having high density signal wires with low resistance
JP2004312065A (ja) * 2003-04-01 2004-11-04 Soshin Electric Co Ltd 受動部品
TWI264973B (en) * 2003-09-19 2006-10-21 Fujitsu Ltd Printed wiring board
US8569142B2 (en) * 2003-11-28 2013-10-29 Blackberry Limited Multi-level thin film capacitor on a ceramic substrate and method of manufacturing the same
US20050133929A1 (en) * 2003-12-18 2005-06-23 Howard Gregory E. Flexible package with rigid substrate segments for high density integrated circuit systems
CN100502621C (zh) * 2004-04-06 2009-06-17 株式会社村田制作所 内部导体的连接结构及多层基板
CN100544558C (zh) * 2004-04-28 2009-09-23 揖斐电株式会社 多层印刷配线板
JP4655092B2 (ja) * 2005-10-20 2011-03-23 株式会社村田製作所 回路モジュールおよびこの回路モジュールを用いた回路装置
US7462784B2 (en) * 2006-05-02 2008-12-09 Ibiden Co., Ltd. Heat resistant substrate incorporated circuit wiring board
JP2008091638A (ja) 2006-10-02 2008-04-17 Nec Electronics Corp 電子装置およびその製造方法
JP5484058B2 (ja) * 2007-12-28 2014-05-07 イビデン株式会社 インターポーザー及びインターポーザーの製造方法
US8097963B1 (en) * 2009-04-28 2012-01-17 Maxim Integrated Products, Inc. Electrically conductive matrix for z-axis interconnect
US8125074B2 (en) * 2009-09-11 2012-02-28 St-Ericsson Sa Laminated substrate for an integrated circuit BGA package and printed circuit boards
US20130215586A1 (en) * 2012-02-16 2013-08-22 Ibiden Co., Ltd. Wiring substrate
WO2015108051A1 (ja) * 2014-01-17 2015-07-23 株式会社村田製作所 積層配線基板およびこれを備える検査装置
JP6507975B2 (ja) * 2014-10-02 2019-05-08 日立金属株式会社 半導体パッケージ回路基板、およびそれを用いた半導体パッケージ
US9818684B2 (en) * 2016-03-10 2017-11-14 Amkor Technology, Inc. Electronic device with a plurality of redistribution structures having different respective sizes
JP2017183653A (ja) * 2016-03-31 2017-10-05 スナップトラック・インコーポレーテッド 高周波用多層配線基板とその製造方法
JP6699969B2 (ja) * 2016-06-17 2020-05-27 日本特殊陶業株式会社 電子部品検査用の多層配線基板
JP6335265B2 (ja) * 2016-12-21 2018-05-30 ルネサスエレクトロニクス株式会社 電子装置
US20220336335A1 (en) * 2021-04-16 2022-10-20 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor package having multiple substrates

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6083301A (ja) * 1983-10-14 1985-05-11 アルプス電気株式会社 薄膜抵抗体
US4754371A (en) * 1984-04-27 1988-06-28 Nec Corporation Large scale integrated circuit package
US4739448A (en) * 1984-06-25 1988-04-19 Magnavox Government And Industrial Electronics Company Microwave multiport multilayered integrated circuit chip carrier
JPS62122258A (ja) * 1985-11-22 1987-06-03 Nec Corp マルチチツプパツケ−ジ
US4910643A (en) * 1988-06-06 1990-03-20 General Electric Company Thick film, multi-layer, ceramic interconnected circuit board
FR2634616B1 (fr) * 1988-07-20 1995-08-25 Matra Procede de montage de micro-composants electroniques sur un support et produit realisable par le procede
JP3090453B2 (ja) * 1989-07-10 2000-09-18 株式会社日立製作所 厚膜薄膜積層基板およびそれを用いた電子回路装置

Also Published As

Publication number Publication date
US5375042A (en) 1994-12-20
JPH04207065A (ja) 1992-07-29

Similar Documents

Publication Publication Date Title
JP2996510B2 (ja) 電子回路基板
EP0460822B1 (en) Integrated circuit packaging using flexible substrate
US7532453B2 (en) Built-in capacitor type wiring board and method for manufacturing the same
EP0290598B1 (en) Ceramic/organic multilayer interconnection board
EP0073149B1 (en) Semiconductor chip mounting module
US7704548B2 (en) Method for manufacturing wiring board
JP2966972B2 (ja) 半導体チップキャリアとそれを実装したモジュール及びそれを組み込んだ電子機器
US5636104A (en) Printed circuit board having solder ball mounting groove pads and a ball grid array package using such a board
JPH0661606A (ja) 回路パッケージ構造
JPH07211995A (ja) インピーダンス制御された可撓性回路の形成方法およびその装置
US4377316A (en) High density interconnection means for chip carriers
EP0987748A2 (en) Multilayered circuit board for semiconductor chip module, and method of manufacturing the same
JP2820108B2 (ja) 電子部品の実装構造およびその製造方法
JP3016910B2 (ja) 半導体モジュール構造
US4731699A (en) Mounting structure for a chip
JP2810143B2 (ja) 厚膜薄膜混成多層配線基板
JP2000261152A (ja) プリント配線組立体
JP3210740B2 (ja) 多層回路基板および電子モジュ−ルならびに電子装置
JP2847949B2 (ja) 半導体装置
JP2006140513A (ja) セラミック多層基板の製造方法
JP2722451B2 (ja) 半導体装置
JPH03101142A (ja) 半導体装置の製造方法
JP3598189B2 (ja) チップサイズパッケージ、その製造方法、およびその実装位置合わせの方法
JP2000188475A (ja) セラミック多層基板の製造方法
JPS59201452A (ja) 高密度テ−プボンデイング用デバイス封止

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees