KR20080073648A - 다층 배선 기판 및 그 제조 방법 - Google Patents

다층 배선 기판 및 그 제조 방법 Download PDF

Info

Publication number
KR20080073648A
KR20080073648A KR1020080010541A KR20080010541A KR20080073648A KR 20080073648 A KR20080073648 A KR 20080073648A KR 1020080010541 A KR1020080010541 A KR 1020080010541A KR 20080010541 A KR20080010541 A KR 20080010541A KR 20080073648 A KR20080073648 A KR 20080073648A
Authority
KR
South Korea
Prior art keywords
wiring
wiring board
bumps
fin
layer
Prior art date
Application number
KR1020080010541A
Other languages
English (en)
Inventor
고이치 다나카
Original Assignee
신꼬오덴기 고교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 신꼬오덴기 고교 가부시키가이샤 filed Critical 신꼬오덴기 고교 가부시키가이샤
Publication of KR20080073648A publication Critical patent/KR20080073648A/ko

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H05K3/462Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination characterized by laminating only or mainly similar double-sided circuit boards
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4647Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer around previously made via studs
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0286Programmable, customizable or modifiable circuits
    • H05K1/0287Programmable, customizable or modifiable circuits having an universal lay-out, e.g. pad or land grid patterns or mesh patterns
    • H05K1/0289Programmable, customizable or modifiable circuits having an universal lay-out, e.g. pad or land grid patterns or mesh patterns having a matrix lay-out, i.e. having selectively interconnectable sets of X-conductors and Y-conductors in different planes
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09218Conductive traces
    • H05K2201/09245Crossing layout
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703Plating
    • H05K2203/0733Method for plating stud vias, i.e. massive vias formed by plating the bottom of a hole without plating on the walls
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/13Moulding and encapsulation; Deposition techniques; Protective layers
    • H05K2203/1305Moulding and encapsulation
    • H05K2203/1327Moulding over PCB locally or completely
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126Assembling bases

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

본 발명은 고밀도 배선을 가능하게 하고, 적층 시에 다소의 위치 어긋남 등이 있던 경우에도 기판 사이의 전기적인 접속을 확보하는 것을 과제로 한다.
다층 배선 기판(40)은 각각 양면에 형성된 배선 패턴을 포함하는 배선층을 갖는 적어도 2매의 배선 기판(10, 20)을 구비한다. 각 배선 기판 사이의 대향하는 측의 면의 배선 패턴(12a, 22a) 상의 필요한 개소(箇所)에, 각각 평면적으로 보았을 때 가늘고 긴 형상을 나타내고, 또한 서로 교차되는 위치 관계로 되도록 형성된 1쌍의 핀(fin) 형상 범프(14, 24)가 형성되며, 상기 1쌍의 핀 형상 범프는 전기적으로 접속되어 기판간 접속 단자(CP)를 구성한다. 또한, 각 배선 기판(10, 20) 사이에 절연층(30)이 형성되고, 각 배선 기판(10, 20)의 외측의 배선층(13, 23)의 소정의 개소에 획정된 패드 부분을 제외하고 전체 면을 덮도록 보호막(31, 32)이 형성되어 있다.
배선 패턴, 범프, 절연층, 배선층

Description

다층 배선 기판 및 그 제조 방법{MULTILAYER WIRING BOARD AND METHOD OF MANUFACTURING THE SAME}
본 발명은 반도체 소자 등의 칩 부품의 탑재를 위해 제공되는 배선 기판을 제조하는 기술에 관한 것으로서, 특히, 고밀도화에 적응된 다층 구조를 갖는 다층 배선 기판 및 그 제조 방법에 관한 것이다.
복수의 배선 기판을 각 기판 사이에 프리프레그(prepreg) 등의 절연성 접착층을 개재(介在)시켜 적층하고, 다층 구조의 배선 기판을 제작할 경우, 각 배선 기판 상(上)에 형성된 배선 패턴 사이를 서로 접속하는 방법으로서, 종래부터, 다양한 수법/기술이 사용되고 있다. 예를 들어, 도 7의 (a)에 나타낸 바와 같이, 각각 양면에 배선 패턴이 형성된 2매의 배선 기판(1, 2)을 각 기판 사이에 절연층(프리프레그)(3)을 개재시켜 적층한 후, 이 적층 기판의 필요한 개소(箇所)에 기계 드릴 가공 등에 의해 스루 홀(TH)을 형성하고, 이 스루 홀(TH) 내에 전해 도금을 실시함(도체층을 형성함)으로써, 이 도체층을 통하여 각 배선 기판 상의 배선 패턴을 서로 접속하는 방법이 있다. 또한, 다른 방법으로서는, B2IT(Buried Bump Interconnection Technology)를 이용하여 각 기판 사이의 패턴을 접속하는 방법도 있다. 이 B2IT를 이용하는 방법은, 도 7의 (b)에 일례로서 나타낸 바와 같이, 한쪽의 기판(5)의 배선 패턴 상에 땜납 등의 도전성 페이스트를 스크린 인쇄에 의해 공급하고, 리플로(reflow)에 의해 용융시켜 범프화한 후, 이 땜납 범프(6)를 프리프레그층(7)을 관통시켜 다른 쪽의 기판(8)의 배선 패턴에 압접하는 방법이다. 또 다른 방법으로서는, 각 배선 기판의 배선 패턴 상에 금(Au) 범프나 구리(Cu) 포스트 등을 형성하고, 땜납 등의 도전성 재료를 통하여 각 기판을 접속하는 방법 등도 있다.
이들 수법/기술을 이용하여 기판간 접속을 행할 경우, 모든 경우에, 기판 적층 시의 위치 어긋남이나 가공 어긋남 등을 고려하여 각 기판의 배선 패턴 상의 필요한 개소에는, 도 7에 예시하는 바와 같이, 그 접속에 사용되는 스루 홀(TH)이나 범프(6)의 직경보다도 큰 사이즈를 갖는 커넥션 패드(connection pad)(4, 9)가 형성되고, 각각 당해(當該) 커넥션 패드를 통하여 각 기판 사이의 대응하는 배선 패턴끼리가 전기적으로 접속되도록 되어 있다.
상기한 종래 기술에 관련되는 기술로서는, 예를 들어 특허문헌 1에 기재된 바와 같이, 다층 인쇄 배선판에서, 합성수지제의 원뿔대 형상의 도전성 범프의 소(小)면적 측의 저면(底面)을 표층의 패드에 고착하고, 대(大)면적 측의 저면을, 합성수지 시트의 기체(基體)를 적층하여 내설(內設)한 내층 도체의 구리 포일에 고착하도록 한 것이 있다. 또한, 특허문헌 2에 기재된 바와 같이, 인쇄 배선판의 제조 방법에서, 절연성 기판 면 상에 필요한 도전성 패턴을 설치하고, 상기 도전성 패턴면의 소정 위치에 도전성 범프를 형성한 후, 상기 도전성 범프를 형성한 면에, 절 연성 접착 수지층을 통하여 구리 포일을 압착하고, 상기 도전성 범프의 선단부(先端部)를 이 절연성 접착 수지층을 삽통(揷通)시켜 대향하는 구리 포일 면에 접속하도록 한 것이 있다.
[특허문헌 1] 일본국 공개특허 평8-195561호 공보
[특허문헌 2] 일본국 공개특허 평8-125344호 공보
상술한 바와 같이, 종래의 다층 배선 기판의 제조 기술에서는, 각 기판(배선 패턴) 사이를 접속하는 수단으로서, 스루 홀(through hole)(및 스루 홀 내의 도금)이나, 땜납 범프, Au 범프, Cu 포스트 등이 있지만, 어떤 수단을 취할 경우에도, 각 배선 기판의 적층 시의 위치 어긋남이나 가공 어긋남 등을 고려하여, 상응한 크기를 갖는 원형의 커넥션 패드(connection pad)(도 7의 커넥션 패드(4, 9))를 설치할 필요가 있었다.
그러나, 이러한 커넥션 패드는 기판 상의 배선 피치가 좁아지고 있는 최근의 상황 속에서, 고밀도 배선을 행하는 것을 방해하고 있다. 즉, 이러한 커넥션 패드가 차지하는 면적이 상대적으로 커지고 있기 때문에, 예를 들어 도 8에 나타낸 바와 같이, 배선을 행할 경우, 커넥션 패드(9)의 크기가 좁아지고, 배선을 방해하게 된다는 문제가 있었다. 도면 중, 파선으로 나타낸 부분(WS)은 커넥션 패드(9)의 크기에 기인하여 배선의 배선을 행할 수 없는 상태를 모식적으로 나타내고 있다. 특히, 배선 밀도가 높아질수록, 커넥션 패드가 차지하는 비율도 높아지기(면적적으로 커지는 동시에, 그 설치 개수도 많아지기) 때문에, 고밀도 배선에서 불리해진다.
또한, 커넥션 패드는 적층 시의 위치 어긋남 등을 고려하여 상응한 크기로 형성되어는 있지만, 현상(現狀)의 위치 어긋남 등의 정밀도를 감안하여, 그 「상응한 크기」로서 설계할 수 있는 사이즈에도 한도가 있기 때문에, 위치 어긋남 등의 정도에 따라서는 반드시 커넥션 패드를 통하여 각 기판(배선 패턴) 사이의 전기적인 접속을 행할 수 없다는 문제도 있었다.
본 발명은 이러한 종래 기술에서의 과제를 감안하여 창작된 것으로서, 고밀도 배선을 가능하게 하고, 적층 시에 다소의 위치 어긋남 등이 있었던 경우에도 기판 사이의 전기적인 접속을 확보할 수 있는 다층 배선 기판 및 그 제조 방법을 제공하는 것을 목적으로 한다.
상기한 종래 기술의 과제를 해결하기 위해, 본 발명의 일 형태에 의하면, 적어도 2매의 적층된 배선 기판을 구비하고, 각 배선 기판 사이의 대향하는 측의 면의 배선 패턴 상의 필요한 개소(箇所)에, 각각 평면적으로 보았을 때 가늘고 긴 형상을 나타내고, 또한 서로 교차되는 위치 관계로 되도록 형성된 1쌍의 핀(fin) 형상 범프를 갖고, 상기 1쌍의 핀 형상 범프가 전기적으로 접속되어 기판간 접속 단자를 구성하는 동시에, 당해(當該) 각 배선 기판 사이에 절연층이 형성되어 있는 것을 특징으로 하는 다층 배선 기판이 제공된다.
이 형태에 따른 다층 배선 기판의 구성에 의하면, 복수의 배선 기판을 적층함에 있어서, 각 배선 기판의 대향 하는 측의 면의 배선 패턴 상에 각각 형성된 핀 형상 범프를 서로 교차되도록 중첩하여 양쪽 범프를 접합하고, 이 일체화된 범프를 통하여 각 배선 기판 사이의 전기적인 접속을 행하고 있다. 즉, 기판 사이를 접속하는 수단으로서 1쌍의 핀 형상 범프를 사용하고 있다.
이러한 구성에 의해, 종래 기술에 보여진 바와 같은 기판 사이를 접속할 때 에 필요하였던 원형의 커넥션 패드(도 7에 있어서, 도면 부호 4, 9로 나타낸 부분)가 불필요해지기 때문에, 종래 기술에 보여진 바와 같은 결점(도 8에 있어서, 파선 부분(WS)으로 나타낸 바와 같은 배선의 배선을 행할 수 없는 상태)을 해소할 수 있다. 이에 따라, 도 1에 예시한 바와 같이 핀 형상 범프의 바로 옆에 배선 패턴을 통과시키는 것이 가능해지고, 고밀도 배선의 실현에 기여할 수 있다.
또한, 기판간 접속 단자를 구성하는 각 핀 형상 범프는 각각 평면적으로 보아 가늘고 긴 형상을 갖고, 또한 서로 교차되도록 중첩되어 있기 때문에, 각 배선 기판의 적층 시에 다소의 위치 어긋남 등이 발생한 경우에도, 당해 범프의 「가늘고 긴 형상」의 어느 하나의 개소에서 전기적인 접속을 확보하는 것이 가능해진다.
또한, 상기한 종래 기술의 과제를 해결하기 위해, 본 발명의 다른 형태에 의하면, 평면적으로 보았을 때 가늘고 긴 형상을 나타내는 핀 형상 범프가 각각 형성된 제 1 배선 기판 및 제 2 배선 기판을, 상기 핀 형상 범프가 교차되도록 적층하고, 상기 핀 형상 범프 사이를 전기적으로 접속하는 공정과, 상기 제 1 배선 기판과 제 2 배선 기판 사이에 수지를 충전하는 공정을 포함하는 것을 특징으로 하는 다층 배선 기판의 제조 방법이 제공된다. 또한, 이 형태의 변형 형태에 의하면, 평면적으로 보았을 때 가늘고 긴 형상을 나타내는 핀 형상 범프가 각각 형성된 제 1 배선 기판과 제 2 배선 기판 사이에 프리프레그(prepreg)를 개재(介在)시키고, 각각 대응하는 핀 형상 범프가 교차되도록 위치 맞춤하여 프레스에 의해 일괄 적층하고, 상기 핀 형상 범프 사이를 전기적으로 접속하는 것을 특징으로 하는 다층 배선 기판의 제조 방법이 제공된다.
본 발명에 따른 다층 배선 기판 및 그 제조 방법의 다른 구성/프로세스 상의 특징 등에 대해서는, 후술하는 발명의 실시예를 참조하면서 상세하게 설명한다.
이하, 본 발명의 바람직한 실시예에 대해서, 첨부한 도면을 참조하면서 설명한다.
도 1은 본 발명의 일 실시예에 따른 다층 배선 기판의 구성을 나타낸 것이고, 도 1의 (a)는 그 단면 구조를 나타내고, 도 1의 (b)는 그 요부(要部)(CP로 나타낸 원으로 둘러싼 부분: 후술하는 「십자 포스트부」)를 평면적으로 보았을 때의 구성(패턴)을 나타내고 있다.
본 실시예에 따른 다층 배선 기판(40)은, 도시한 바와 같이 상하에 적층된 2매의 배선 기판(10, 20)과, 각 배선 기판(10, 20) 사이를 충전하도록 형성된 절연층(30)과, 본 기판(40)의 최표층에 각각 형성된 보호막으로서 기능하는 절연층(31, 32)을 구비하고 있다. 각 배선 기판(10, 20)은 각각 베이스 기재(基材)로서의 수지 기판(11, 21)의 양면에 각각 필요한 형상으로 패터닝 형성된 배선 패턴을 포함하는 배선층(12, 13, 및 22, 23)을 갖고 있다. 또한, 각 배선 기판(10, 20) 사이의 대향 하는 측의 면의 배선 패턴(12a, 22a) 상의 필요한 개소(箇所)에는, 각각 물고기의 지느러미(핀(fin))를 닮은 형상을 갖는 범프(14, 24)가 적층 방향으로 기립하여 형성되어 있고, 또한 각 범프(14, 24)의 정부(頂部)에는 각각 도전성 재료(15, 25)가 피착(被着)되어 있다. 이하의 기술에서는, 각 범프(14, 24)가 「핀」을 닮아있기 때문에, 편의상, 「핀 형상 범프」라고도 하고, 또한 적층된 각 배 선 기판(10, 20) 중 하측에 배치되어 있는 기판을 「하부 기판」, 상측에 배치되어 있는 기판을 「상부 기판」이라고도 한다.
각 핀 형상 범프(14, 24)는 각각 평면적으로 보면, 도 1의 (b)에 개략적으로 나타낸 바와 같이 당해(當該) 배선 패턴(12a, 22a) 상에 중첩되도록 「가늘고 긴 형상」을 나타내고 있고, 서로 십자 형상으로 교차되어 있다. 즉, 각 핀 형상 범프(14, 24)는 하부 기판(10)과 상부 기판(20)을 적층한 때에 평면적으로 보아 십자로 교차되는 위치 관계로 되도록 형성되어 있고, 적층 시에 양쪽 범프(14, 24)가 접합(전기적으로 접속)되어, 본 발명을 특징짓는 「십자 포스트부(CP)」를 구성한다. 그리고, 이 십자 포스트부(CP)(1쌍의 핀 형상 범프(14, 24))는 기판간 접속 단자로서 기능한다. 또한, 각 핀 형상 범프(14, 24)는, 도시한 예에서는 「십자로」 교차되어 있지만, 반드시 정확하게 「십자로」 교차되어 있을 필요는 없고, 거의 십자에 가까운 형태로 교차되어 있으면 된다.
또한, 보호막으로서 기능하는 절연층(31, 32)은 하부 기판(10) 및 상부 기판(20)의 각각 외측의 배선층(13, 23)의 소정의 개소에 획정된 패드 부분을 제외하고 전체 면을 덮도록 형성되어 있다. 상측의 절연층(32)으로부터 노출되는 패드 부분에는, 본 기판(40)에 탑재되는 반도체 소자 등의 칩 부품의 전극 단자가 땜납 범프 등을 통하여 접속되고, 하측의 절연층(31)으로부터 노출되는 패드 부분에는, 본 기판(40)을 마더보드 등에 실장할 때에 사용되는 외부 접속 단자로서 기능하는 금속 범프(볼)나 금속 핀 등이 땜납 등을 통하여 접합되도록 되어 있다.
또한, 각 배선 기판(10, 20)의 베이스 기재를 구성하는 수지 기판(11, 21)의 형태로서는, 적어도 최표층에 도체층이 형성된 기판으로서, 각 도체층이 기판 내부를 통하여 전기적으로 접속되어 있는 형태의 것이면 된다. 각 수지 기판(11, 21)의 내부에는 배선층이 형성되어 있을 수도 있고, 형성되어 있지 않을 수도 있다. 본 발명을 특징짓는 부분이 아니기 때문에 특별히 도시는 하지 않지만, 수지 기판의 내부에 배선층이 형성되어 있는 형태의 경우에는, 기판 내부에서 절연층을 개재시켜 형성된 각 배선층 및 각 배선층 사이를 서로 접속하는 비아 홀(via hole)을 통하여 최표층의 각 도체층이 전기적으로 접속되어 있다. 이 형태의 기판으로서는, 예를 들어 빌드업 공법(build-up process)을 이용하여 형성될 수 있는 다층 구조의 배선 기판이 있다. 한편, 수지 기판의 내부에 배선층이 형성되어 있지 않은 형태의 경우에는, 이 수지 기판의 필요한 개소에 적절하게 형성된 스루 홀(through hole)을 통하여 최표층의 각 도체층이 전기적으로 접속되어 있다. 이 형태의 기판으로서는, 예를 들어 상기한 빌드업 공법에 의한 다층 배선 기판의 베이스 기재에 상당하는 코어(core) 기판이 있다.
본 실시예에 따른 다층 배선 기판(40)은, 도 1에도 나타낸 바와 같이, 적층되는 각 배선 기판(10, 20) 사이의 전기적 접속을 십자 포스트부(CP)를 통하여 행하도록 한 것을 특징으로 한다. 본 실시예의 다층 배선 기판(40)을 구성하는 각 구성 부재의 재료나 크기 등에 대해서는, 후술하는 프로세스에 관련시켜 구체적으로 설명한다.
또한, 도 1에 나타낸 구성예에서는, 설명의 간단화를 위해, 2층의 배선 기판(10, 20)을 적층하여 다층 배선 기판(40)을 구성하는 경우를 예시하고 있지만, 적층하는 배선 기판의 매수가 2매로 한정되지 않는다. 특별히 도시는 하지 않지만, 3매 이상의 배선 기판을 적층할 경우에도 마찬가지로, 인접하여 적층되는 각 배선 기판 사이의 대향하는 측의 면의 배선 패턴 상의 필요한 개소에, 본 발명을 특징짓는 십자 포스트부(1쌍의 핀 형상 범프)를 형성해 두고, 적층 시에 이 십자 포스트부를 통하여 각 기판 사이의 전기적 접속을 행한다.
이하, 본 실시예에 따른 다층 배선 기판(40)을 제조하는 방법에 대해서, 그 제조 공정을 차례로 나타낸 도 2∼도 5를 참조하면서 설명한다. 또한, 각 도면(단면도, 상면도, 평면도)에 나타낸 구성에서는, 도시의 간단화를 위해, 본 발명에 관련되는 부분(십자 포스트부(CP) 및 그 주변 부분)만을 나타내고 있다. 또한, 도 2 및 도 3에 나타낸 각 공정도에서는, 하부 기판(10)도 상부 기판(20)도 동일한 프로세스를 거쳐 제작될 수 있기 때문에, 도시의 간단화를 위해, 대표적으로 하부 기판(10)의 제조 공정만을 나타내고 있다.
우선 최초의 공정에서는(도 2의 (a) 참조), 필요한 형태의 수지 기판(11)을 준비한다. 이 수지 기판(11)의 형태로서는, 상술한 바와 같이 적어도 최표층에 도체층이 형성된 기판으로서, 각 도체층이 기판 내부를 통하여 전기적으로 접속되어 있는 형태의 것이면 된다. 도시한 예에서는, 수지 기판(11)의 양면에 도체층(SD)이 형성된 상태의 단면 구조가 나타내져 있고, 이 도체층(SD)은 후술하는 바와 같이 전해 도금을 행할 때의 급전층(給電層)(시드층)으로서 이용된다. 예를 들어, 빌드업 다층 배선 기판에서 일반적으로 사용되고 있는 코어 기판을 이용할 수 있고, 프리프레그(보강재로서의 유리 섬유에 에폭시 수지, 폴리이미드 수지, 비스말 레이미드·트리아진(BT) 수지, 폴리페닐렌에테르(PPE) 수지 등의 열경화성 수지를 함침(含浸)시키고, 반(半)경화의 B스테이지 상태로 한 접착 시트)를 소요 매수 중첩하고(예를 들어, 60㎛ 정도의 두께), 그 프리프레그의 양면에 구리 포일(예를 들어, 2∼3㎛ 정도의 두께)을 재치하고, 가열·가압함으로써 도시한 구조체를 얻을 수 있다. 이 경우, 프리프레그가 수지 기판(11)에 대응하고, 구리 포일이 도체층(SD)에 대응한다.
다음의 공정에서는(도 2의 (b) 참조), 수지 기판(11)의 양면의 각 도체층(SD) 상에, 각각 패터닝 재료를 사용하여 도금용 레지스트를 형성하고, 각 레지스트의 필요한 개소를 개구한다(개구부(OP1)의 형성). 이 개구부(OP1)는 형성해야 할 필요한 배선 패턴의 형상을 따라 패터닝 형성된다. 패터닝 재료로서는, 감광성의 드라이 필름 또는 액상의 포토레지스트를 사용할 수 있다.
예를 들어, 드라이 필름을 사용할 경우, 전형적으로 레지스트 재료를 폴리에스테르의 커버 시트와 폴리에틸렌의 세퍼레이터 시트 사이에 삽입한 구조로 되어 있기 때문에, 표면 세정→라미네이션 전처리(세퍼레이터 시트 박리)→대기 중에서의 레지스트 라미네이션→노광(露光)→커버 시트 박리→현상(現像)의 공정을 거쳐, 패터닝된 레지스트층(R1)을 형성한다. 구체적으로는, 우선 각 도체층(SD)의 표면을 세정한 후, 각 도체층(SD) 상에 드라이 필름(두께 25㎛ 정도)을 열 압착에 의해 부착하고, 각 드라이 필름에 대해, 필요한 배선 패턴의 형상으로 패터닝된 마스크(도시 생략)를 사용하여 자외선(UV) 조사에 의한 노광을 실시하여 경화시키고, 또한 소정의 현상액(네거티브형의 레지스트의 경우에는 유기 용제를 포함하는 현상 액, 포지티브형의 레지스트의 경우에는 알칼리계의 현상액)을 사용하여 당해 부분을 에칭 제거하며(개구부(OP1)의 형성), 필요한 배선 패턴의 형상에 따른 레지스트층(R1)을 형성한다. 마찬가지로, 액상의 포토레지스트를 사용한 경우에도, 표면 세정→표면에 레지스트 도포→건조→노광→현상의 공정을 거쳐, 필요한 형상으로 패터닝된 레지스트층(R1)을 형성할 수 있다.
다음의 공정에서는(도 2의 (c) 참조), 각 레지스트층(R1)의 개구부(OP1)로부터 노출되어 있는 시드층(Cu)(SD)을 급전층으로 하여 전해 구리(Cu) 도금을 실시하고, 개구부(OP1)를 매립하도록 두껍게 배선 도금을 행한다. 이 두껍게 배선 도금된 부분은 각각 배선층(12(배선 패턴(12a)), 13)을 구성한다. 형성된 각 배선층(12, 13)의 상면(上面)은 도시한 예에서는 평탄하게 되어 있지만, 반드시 평탄하다고 할 수는 없다. 따라서, 두껍게 배선 도금을 행한 후, 표면 전체를 평탄화하는 처리를 실시하는 것이 바람직하다. 이 평탄화 처리는 다음의 공정에서 형성되는 레지스트와의 밀착성을 높이는 것에도 기여한다. 또한, 이 공정에서 형성된 각 배선층(12, 13)은 특별히 도시는 하지 않지만, 수지 기판(11)의 필요한 개소에 적절하게 형성된 스루 홀을 통하여, 또는 당해 기판 내부의 필요한 개소에 적절하게 형성된 각 배선층 및 각 배선층 사이를 서로 접속하는 비아 홀을 통하여, 서로 전기적으로 접속되어 있다.
다음의 공정에서는(도 3의 (a) 참조), 양면의 레지스트층(R1)을 그대로 남긴 상태에서, 각 레지스트층(R1) 및 각 배선층(12, 13) 상에, 각각 패터닝 재료를 사용하여 도금용 레지스트를 더 형성하고, 한쪽의 레지스트(도시한 예에서는, 상측) 의 필요한 개소를 개구한다(개구부(OP2)의 형성). 이 개구부(OP2)는 배선 패턴(12a) 상에서 필요한 개소에 형성해야 할 필요한 핀 형상 범프의 형상에 따라 패터닝 형성된다. 또한, 형성해야 할 핀 형상 범프의 길이(평면적으로 보았을 때의 「가늘고 긴 형상」의 패턴의 길이)는 기판의 적층 시의 위치 어긋남이나 가공 어긋남 등을 고려한 적당한 길이로 선정되어 있다. 패터닝 재료로서는, 상기한 레지스트층(R1)과 동일한 재료(감광성의 드라이 필름 또는 액상의 포토레지스트)로 형성할 수도 있고, 상이한 재료로 형성할 수도 있다. 레지스트의 패터닝은 도 2의 (b)의 공정에서 행한 처리와 동일하게 하여 행할 수 있다. 즉, 상술한 바와 같은 포토리소그래피 기술을 이용하여 레지스트의 당해 부분을 에칭 제거하고(개구부(OP2)의 형성), 필요한 핀 형상 범프의 형상에 따른 레지스트층(R2)을 형성한다.
다음의 공정에서는(도 3의 (b) 참조), 도 2의 (c)의 공정에서 행한 처리와 동일하게 하여, 레지스트층(R2)의 개구부(OP2)로부터 노출되어 있는 배선층(12)(시드층(SD))을 급전층으로 하여 전해 구리(Cu) 도금을 실시하고, 개구부(OP2)를 매립하도록 두껍게 도금을 행함으로써 핀 형상 범프(14)를 형성한다.
다음의 공정에서는(도 3의 (c) 참조), 이후의 공정에서 적층 기판 사이의 전기적인 접속을 양호하게 하기 위한 전처리로서, 핀 형상 범프(14)의 정부에 도전성 재료(15)를 피착시킨다. 본 실시예에서는, 핀 형상 범프(Cu)(14) 상에 차례로 니켈(Ni) 도금 및 금(Au) 도금을 실시하여 2층 구조(Ni/Au)의 도체층(15)을 형성한다.
다음의 공정에서는(도 4의 (a) 참조), 하부 기판(10)을 제작한다. 우선, 각 레지스트층(R2, R1)(도 3의 (c) 참조)을, 수산화나트륨이나 모노에탄올아민계 등의 알칼리성의 약액(藥液)을 사용하여 제거한다. 이것에 의해, 각 배선층(12, 13) 및 도체층(시드층)(SD)이 노출된다. 이 상태에서는 각 배선층(12, 13)이 시드층(SD)을 통하여 전기적으로 서로 접속된 상태이기 때문에, 다음의 공정의 전처리로서, 이 노출되어 있는 시드층(SD)의 부분만을 제거해둘 필요가 있다. 이 경우, 패터닝된 각 배선층(12, 13)을 마스크로 하여, 구리(Cu)에 대해서만 가용성의 약액을 사용한 습식 에칭에 의해, 노출되어 있는 부분의 시드층(Cu)(SD)을 제거한다(도 4의 상태).
또한, 시드층(SD)을 에칭할 때에, 배선층(12, 13)도 동일한 재료(Cu)로 형성되어 있기 때문에, 동시에 그 일부가 에칭되지만, 시드층(SD)의 두께(2∼3㎛ 정도)에 비하여 배선층(12, 13)의 두께는 상당히 두껍기 때문에(25㎛ 정도), 에칭되어도 그 양은 약간이고, 각 배선층(12, 13)의 실질적인 두께에 중대한 영향을 미칠 정도는 아니다.
이상의 공정에 의해, 도 4의 (a)에 나타낸 바와 같이, 수지 기판(11)의 양면에 각각 필요한 형상으로 패터닝 형성된 배선층(12(배선 패턴(12a)), 13)을 갖고, 한쪽의 면의 배선 패턴(12a) 상의 필요한 개소에 핀 형상 범프(14)(및 그 정부에 도전성 재료(15))가 형성된 구조체(하부 기판(10))가 제작되게 된다.
또한, 본 실시예에서는, 이 하부 기판(10)을 제작한 공정(도 2의 (a)∼도 4의 (a))에서 행한 처리와 동일하게 하여, 이 하부 기판(10)에 중첩되는 상부 기판(20)을 제작한다. 즉, 도 4의 (b)에 나타낸 바와 같이, 수지 기판(21)의 양면에 각각 필요한 형상으로 패터닝 형성된 배선층(22(배선 패턴(22a)), 23)을 갖고, 한쪽의 면의 배선 패턴(22a) 상의 필요한 개소에 핀 형상 범프(24)(및 그 정부에 도전성 재료(25))가 형성된 구조체(상부 기판(20))를 제작한다. 다만, 이 상부 기판(20)의 제작 시에는, 그 한쪽의 면에 형성해야 할 핀 형상 범프(24)가 하부 기판(10)에 중첩된 때에 그 대향 하는 측의 면의 배선 패턴(22a) 상에서, 평면적으로 보아 하부 기판(10)의 핀 형상 범프(14)와 십자로 교차되는 위치에 형성되도록 적절한 위치 맞춤을 행할 필요가 있다.
다음의 공정에서는(도 5의 (a) 참조), 우선, 상기한 공정을 거쳐 제작된 하부 기판(10)과 상부 기판(20)을 중첩하여 적층한다. 즉, 도시한 바와 같이 하부 기판(10)의 핀 형상 범프(14)(도전성 재료(15))와 상부 기판(20)의 핀 형상 범프(24)(도전성 재료(25))가 평면적으로 보아 십자로 교차되도록 위치 맞춤하여, 적층된다. 이 적층 시에는 「핀 라미네이션」을 이용한다. 이것은 각 기판의 주변 부분의 필요한 개소에 미리 설치된 위치 맞춤용의 기준 구멍에 가이드 핀을 통과시켜 각 기판 사이의 상대 위치를 고정화하는 방법이다.
또한, 각 핀 형상 범프(14, 24)(도전성 재료(15, 25))의 전기적인 접속은 예를 들어, 초음파 접합에 의해 행할 수 있다. 이 경우, 접합 모재(母材)인 각 범프(14, 24) 상의 도전성 재료(15, 25)의 표면(Au)에 초음파 진동을 부여하여 그 접촉면에 마찰을 생기게 하고, 그 마찰열에 의해 각 도전성 재료(15, 25)를 용융하여 각 범프(14, 24) 사이를 접합한다. 이에 따라, 양쪽 범프(14, 24)가 전기적으로 접속되고, 십자 포스트부(CP)(도 1)가 형성된다. 즉, 2매의 배선 기판(10, 20)이 이 십자 포스트부(CP)를 통하여 전기적으로 접속되게 된다.
또한, 적층된 각 배선 기판(10, 20)의 간극(間隙)에 수지를 충전한다. 수지의 충전은 다층 구조의 기판에 강도를 갖게 하여 휘어짐을 방지하기 위해 행한다.
충전되는 수지의 재료로서는, 몰딩 수지로서 일반적으로 사용되고 있는 열가소성 에폭시 수지나, 언더필 수지로서 일반적으로 사용되고 있는 액상 에폭시 수지 등이 사용된다. 열가소성 에폭시 수지의 경우에는, 탄성률이 15∼30㎬, 열팽창계수(CTE)가 5∼15ppm/℃이고, 또한, 수지의 탄성률이나 CTE 등을 조정하기 위해 필러(실리카, 알루미나, 규산 칼슘 등의 무기물의 미립자)가 70∼90% 정도 첨가되어 있다. 액상 에폭시 수지의 경우에는, 탄성률이 5∼15㎬, CTE가 20∼40ppm/℃이고, 필러가 60∼80% 정도 첨가되어 있다. 또한, 수지를 충전하는 방법으로서는, 적절하게는 트랜스퍼 몰딩을 사용할 수 있다. 트랜스퍼 몰딩 이외에, 인젝션 몰딩, 언더필 플로 등의 방법을 이용할 수도 있다.
이상의 공정에 의해, 도 5의 (a)에 나타낸 바와 같이, 하부 기판(10)과 상부 기판(20)이 전기적으로 접속되어 적층되고, 적층된 각 기판(10, 20) 사이를 충전하도록 수지층(도 5의 (b)의 절연층(30))이 형성된 구조체가 제작되게 된다.
최후의 공정에서는(도 5의 (b) 참조), 이 구조체의 최표층(상하)에 각각 보호막으로서 기능하는 솔더 레지스트층(절연층(31, 32))을 형성한다. 각 솔더 레지스트층(31, 32)은 도 2의 (b)의 공정, 도 3의 (a)의 공정에서 행한 처리와 동일하게 하여 형성할 수 있다. 즉, 각 수지 기판(11, 21) 및 각 배선층(13, 23) 상에 감광성의 드라이 필름을 라미네이트(또는 액상의 포토레지스트를 도포)하고, 당해 레지스트를 필요한 형상(각 배선층(13, 23)의 소정의 개소에 획정된 패드 부분을 제외한 형상)으로 패터닝함으로써 솔더 레지스트층(31, 32)을 형성할 수 있다.
이상의 공정에 의해, 본 실시예에 따른 다층 배선 기판(40)(도 1)이 제조되게 된다.
이상 설명한 바와 같이, 본 실시예에 따른 다층 배선 기판(도 1) 및 그 제조 방법(도 2∼도 5)에 의하면, 복수의 배선 기판(하부 기판(10) 및 상부 기판(20))을 적층함에 있어서, 각 배선 기판(10, 20)의 대향하는 측의 면에 각각 형성된 핀 형상 범프(14, 24)를 평면적으로 보아 십자로 교차되도록 중첩하여 양쪽 범프를 접합하고, 이 일체화된 범프(십자 포스트부(CP))를 통하여 각 기판(10, 20) 사이의 전기적인 접속을 행하고 있다. 즉, 기판 사이를 접속하는 수단으로서 십자 포스트부(CP)(1쌍의 핀 형상 범프(14, 24))를 사용하고 있다.
이러한 구성에 의해, 종래 기술(도 7)에 보여진 바와 같은 기판 사이를 접속할 때에 필요하였던 원형의 커넥션 패드(4, 9)가 불필요해지기 때문에, 종래 기술(도 8)에 보여진 바와 같은 결점(배선의 배선을 행할 수 없는 상태)을 해소할 수 있다. 즉, 도 1에 예시하는 바와 같이, 하부 기판(10)에서 범프(14)(배선 패턴(12a))의 바로 옆에 배선 패턴(12b, 12c)을 통과시킬 수 있고, 고밀도 배선의 실현에 기여할 수 있다.
또한, 기판간 접속 단자(십자 포스트부(CP))를 구성하는 각 핀 형상 범프(14, 24)는 십자로 교차되도록 중첩되어 있기 때문에, 적층 시에 다소의 위치 어긋남이나 가공 어긋남 등이 발생해도, 도 6에 예시하는 바와 같이 각 핀 형상 범 프(14, 24)(도전성 재료(15, 25))를 통하여 각 기판의 배선 패턴(12a, 22a) 사이의 전기적인 접속을 확보하는 것이 가능해진다.
상술한 실시예에서는, 하부 기판(10)과 상부 기판(20)을 적층할 때에 그 간극에 수지를 충전하여 절연층(30)을 형성하는 경우(도 5)를 예로 들어 설명했지만, 절연층(30)의 형태는 이것으로 한정되지 않는다. 예를 들어, 수지를 충전하는 대신에, 하부 기판(10)과 상부 기판(20) 사이에 프리프레그를 개재시킬 수도 있다. 이 경우, 각 기판(10, 20) 사이에 프리프레그를 삽입하여 일괄 적층하고, 상하 양면으로부터 가압(프레스) 또는 가열·가압(핫 프레스(hot press))함으로써 절연층을 형성할 수 있다. 이 경우, 각 핀 형상 범프(14, 24)는 그 프리프레그층을 삽통(揷通)하여 접속되게 되지만, 이하의 점에 유의해야 한다. 즉, 당해 기술 분야에서 일반적으로 사용되고 있는 도전성 범프의 형상은 원뿔대 형상으로 되어 있는 것에 대해, 본 실시예에서 사용하는 핀 형상 범프(14, 24)는 그 단면이 「가늘고 긴 형상」으로 되어 있고, 상기한 일괄 적층 시에 가열·가압의 조건 등에 따라서는 반드시 핀 형상 범프(14, 24)가 프리프레그층을 관통할 수 없는 경우도 상정되기 때문에, 프로세스의 조건 등을 충분히 고려하여, 수지를 충전하는 방법을 채용할지, 프리프레그를 개재시키는 방법을 채용할지를 적절하게 선택할 필요가 있다.
또한, 상술한 실시예에서는, 각 핀 형상 범프(14, 24)의 정부에 도전성 재료(15, 25)로서 Ni/Au의 도체층을 형성하고, 초음파 접합에 의해 각 범프 사이(즉, 각 기판(10, 20) 사이)를 전기적으로 접속하는 경우를 예로 들어 설명했지만, 기판 사이를 접속하는 형태가 이것으로 한정되지 않는다. 예를 들어, 도전성 재료(15, 25)로서 땜납을 사용하고, 이 땜납을 통하여 각 기판 사이를 접속하도록 할 수도 있다. 그 하나의 방법으로서는, 피착 대상물의 표면(이 경우, 각 핀 형상 범프(14, 24)의 정부)에 점착층을 형성하여 땜납 분말(Sn-Ag계, Sn-Zn계 등의 무연(Pb free) 조성의 땜납 합금으로 이루어짐)을 각 범프 상에 부착시키고, 각 기판(10, 20)의 적층 시에, 리플로(reflow)에 의해 그 땜납 분말을 용융시켜 각 범프(14, 24) 사이를 접합한다.
이러한 방법 이외에도, 예를 들어 스크린 인쇄법 등에 의해 땜납 페이스트를 피착 대상물 상에 공급하고, 각 기판(10, 20)의 적층 시에, 이 땜납 페이스트를 열에 의해 용융하여 각 범프(14, 24) 사이를 접합하는 것도 가능하다. 또는, 전해 땜납 도금에 의해 땜납을 피착시킬 수도 있다.
또한, 상술한 Ni/Au 도금이나 땜납 등의 도전성 재료(15, 25)를 사용하지 않고 각 범프(14, 24) 사이를 접속하는 방법도 생각된다. 이 방법에서는, 상술한 도 3의 (c)의 공정이 생략된다. 예를 들어, 각 기판(10, 20)의 적층 시에, 각 범프(14, 24)가 십자로 교차되도록 위치 맞춤한 상태에서, 프레스 등에 의해 각 범프(Cu)(14, 24)의 정부를 가(假)압착한 후, 전해 Cu 도금을 실시하여 각 범프(14, 24) 사이의 접합(전기적인 접속)을 견고하게 하도록 할 수도 있다.
또한, 상술한 실시예에서는, 적층되는 각 배선 기판(10, 20) 사이에 수지, 프리프레그 등의 절연층(30)만을 개재시킨 경우를 예로 들어 설명했지만, 필요에 따라, 각 배선 기판 사이에 반도체(실리콘) 디바이스나 커패시터, 레지스터, 인덕터 등의 칩 부품 등을 매립하여 탑재할 수도 있다.
도 1은 본 발명의 일 실시예에 따른 다층 배선 기판의 구성을 나타내는 도면이고, 도 1의 (a)는 그 단면도, 도 1의 (b)는 그 요부(要部)(십자 포스트부)의 구성을 나타내는 평면도.
도 2는 도 1의 다층 배선 기판의 제조 방법의 제 1 공정을 나타내는 단면도(일부는 상면도).
도 3은 도 2의 공정에 이어지는 제 2 공정을 나타내는 단면도(일부는 상면도).
도 4는 도 3의 공정에 이어지는 제 3 공정을 나타내는 단면도(일부는 상면도).
도 5는 도 4의 공정에 이어지는 제 4 공정을 나타내는 단면도(일부는 평면도).
도 6은 도 1의 다층 배선 기판에 의해 얻어지는 효과를 설명하기 위한 도면.
도 7은 종래의 다층 배선 기판에서의 기판간 접속을 설명하기 위한 도면.
도 8은 종래의 기판간 접속에 기인한 문제점을 설명하기 위한 도면.
도면의 주요 부분에 대한 부호의 설명
10, 20: 배선 기판 11, 21: 수지 기판(베이스 기재)
12, 13, 22, 23: 배선층 12a, 12b, 12c, 22a: 배선 패턴
14, 24: 핀 형상 범프(기판간 접속 단자)
15, 25: 도전성 재료 30: 수지층 (절연층)
31, 32: 솔더 레지스트층(보호막/절연층)
40: 다층 배선 기판
CP: 십자 포스트부(기판간 접속 단자)
R1, R2: 레지스트층 SD: 시드층(도체층)

Claims (10)

  1. 적어도 2매의 적층된 배선 기판을 구비하고, 각 배선 기판 사이의 대향하는 측의 면의 배선 패턴 상의 필요한 개소(箇所)에, 각각 평면적으로 보았을 때 가늘고 긴 형상을 나타내고, 또한 서로 교차되는 위치 관계로 되도록 형성된 1쌍의 핀(fin) 형상 범프를 갖고, 상기 1쌍의 핀 형상 범프가 전기적으로 접속되어 기판간 접속 단자를 구성하는 동시에, 당해(當該) 각 배선 기판 사이에 절연층이 형성되어 있는 것을 특징으로 하는 다층 배선 기판.
  2. 제 1 항에 있어서,
    최표층의 배선층의 소정의 개소에 획정된 패드 부분을 제외하고 전체 면을 덮도록 보호막이 더 형성되어 있는 것을 특징으로 하는 다층 배선 기판.
  3. 제 1 항에 있어서,
    상기 1쌍의 핀 형상 범프의 각각의 정부(頂部)에 도전성 재료가 피착(被着)되고, 상기 도전성 재료를 통하여 당해 1쌍의 핀 형상 범프가 전기적으로 접속되어 있는 것을 특징으로 하는 다층 배선 기판.
  4. 제 1 항에 있어서,
    상기 1쌍의 핀 형상 범프는 십자 형상으로 교차되도록 형성되어 있는 것을 특징으로 하는 다층 배선 기판.
  5. 평면적으로 보았을 때 가늘고 긴 형상을 나타내는 핀 형상 범프가 각각 형성된 제 1 배선 기판 및 제 2 배선 기판을, 상기 핀 형상 범프가 교차되도록 적층하고, 상기 핀 형상 범프 사이를 전기적으로 접속하는 공정과,
    상기 제 1 배선 기판과 제 2 배선 기판 사이에 수지를 충전하는 공정을 포함하는 것을 특징으로 하는 다층 배선 기판의 제조 방법.
  6. 제 5 항에 있어서,
    베이스 기재(基材)로서의 기판의 양면에 레지스트를 형성하고, 형성해야 할 배선 패턴의 형상에 따라 각 레지스트를 각각 패터닝하여 필요한 개소를 개구한 제 1 레지스트층을 형성하는 공정과,
    상기 제 1 레지스트층의 개구되어 있는 개소를 매립하도록 상기 배선 패턴을 형성하는 공정과,
    적어도 한쪽의 면의 상기 제 1 레지스트층 및 상기 배선 패턴 상에 레지스트를 형성하고, 필요한 배선 패턴 상에 형성해야 할 상기 핀 형상 범프의 형상에 따라 당해 레지스트를 패터닝하여 당해 개소를 개구한 제 2 레지스트층을 형성하는 공정과,
    상기 제 2 레지스트층의 개구되어 있는 개소를 매립하도록 상기 핀 형상 범프를 형성하는 공정과,
    상기 제 2 레지스트층 및 제 1 레지스트층을 제거하여 상기 제 1 배선 기판을 제작하는 공정과,
    이상의 공정에서 행한 처리와 동일하게 하여 상기 제 1 배선 기판에 중첩되는 상기 제 2 배선 기판을 제작하는 공정으로서, 당해 기판의 한쪽의 면의 배선 패턴 상에 형성해야 할 핀 형상 범프가 평면적으로 보아 상기 제 1 배선 기판의 핀 형상 범프와 교차되는 위치 관계로 되도록 당해 제 2 배선 기판을 제작하는 공정을 포함하는 것을 특징으로 하는 다층 배선 기판의 제조 방법.
  7. 제 6 항에 있어서,
    상기 핀 형상 범프를 형성한 후, 상기 제 2 레지스트층 및 제 1 레지스트층을 제거하기 전에, 당해 핀 형상 범프의 정부에 도전성 재료를 피착시키는 공정을 포함하고, 상기 제 1 및 제 2 배선 기판 각각을 적층할 때에, 상기 도전성 재료를 통하여 각 핀 형상 범프 사이를 전기적으로 접속하는 것을 특징으로 하는 다층 배선 기판의 제조 방법.
  8. 제 5 항에 있어서,
    상기 제 1 및 제 2 배선 기판 각각을 적층할 때에, 각 핀 형상 범프가 교차되도록 위치 맞춤한 상태에서 당해 범프의 정부를 가(假)압착한 후, 전해 도금을 실시하여 각 핀 형상 범프 사이를 전기적으로 접속하는 것을 특징으로 하는 다층 배선 기판의 제조 방법.
  9. 평면적으로 보았을 때 가늘고 긴 형상을 나타내는 핀 형상 범프가 각각 형성된 제 1 배선 기판과 제 2 배선 기판 사이에 프리프레그(prepreg)를 개재(介在)시키고, 각각 대응하는 핀 형상 범프가 교차되도록 위치 맞춤하여 프레스에 의해 일괄 적층하고, 상기 핀 형상 범프 사이를 전기적으로 접속하는 것을 특징으로 하는 다층 배선 기판의 제조 방법.
  10. 제 5 항 또는 제 9 항에 있어서,
    상기 제 1 및 제 2 배선 기판 각각의 각각 외측(外側)의 배선 패턴 상의 소정의 개소에 획정된 패드 부분을 제외하고 전체 면을 덮도록 보호막을 형성하는 공정을 더 포함하는 것을 특징으로 하는 다층 배선 기판의 제조 방법.
KR1020080010541A 2007-02-06 2008-02-01 다층 배선 기판 및 그 제조 방법 KR20080073648A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2007-00026540 2007-02-06
JP2007026540A JP2008192878A (ja) 2007-02-06 2007-02-06 多層配線基板及びその製造方法

Publications (1)

Publication Number Publication Date
KR20080073648A true KR20080073648A (ko) 2008-08-11

Family

ID=39420501

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080010541A KR20080073648A (ko) 2007-02-06 2008-02-01 다층 배선 기판 및 그 제조 방법

Country Status (6)

Country Link
US (1) US8026448B2 (ko)
EP (1) EP1956877B1 (ko)
JP (1) JP2008192878A (ko)
KR (1) KR20080073648A (ko)
CN (1) CN101242713A (ko)
TW (1) TW200840450A (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5188915B2 (ja) * 2008-09-30 2013-04-24 富士フイルム株式会社 配線形成方法
JP2012028463A (ja) * 2010-07-21 2012-02-09 Sumitomo Electric Printed Circuit Inc 多層プリント配線板の製造方法、及び多層プリント配線板
TWI504320B (zh) * 2014-06-17 2015-10-11 矽品精密工業股份有限公司 線路結構及其製法
CN117279218B (zh) * 2023-10-16 2024-05-24 江苏皓越真空设备有限公司 一种多层覆铜陶瓷基板的制备方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2052245A5 (ko) * 1969-07-31 1971-04-09 Cit Alcatel
US5471090A (en) * 1993-03-08 1995-11-28 International Business Machines Corporation Electronic structures having a joining geometry providing reduced capacitive loading
JPH07170077A (ja) * 1993-12-16 1995-07-04 Hitachi Cable Ltd 射出成形回路部品の製造方法
JPH07283544A (ja) * 1994-04-14 1995-10-27 Hitachi Ltd 配線構造体とその製造法
US6429112B1 (en) 1994-07-07 2002-08-06 Tessera, Inc. Multi-layer substrates and fabrication processes
JPH08125344A (ja) 1994-10-26 1996-05-17 Toshiba Corp 印刷配線板の製造方法
JP3989974B2 (ja) 1995-01-13 2007-10-10 株式会社東芝 多層印刷配線板及びその製造方法
JP3655336B2 (ja) * 1995-01-31 2005-06-02 株式会社東芝 印刷配線板の製造方法および印刷配線板
JP2001102762A (ja) * 1999-09-28 2001-04-13 Sony Corp 多層プリント回路基板
DE10013483A1 (de) 2000-03-18 2001-09-27 Kaspar Eidenberg Leiterplatte und Verfahren zu ihrer Herstellung
JP4459406B2 (ja) * 2000-07-27 2010-04-28 ソニーケミカル&インフォメーションデバイス株式会社 フレキシブル配線板製造方法
JP2002118132A (ja) * 2000-10-10 2002-04-19 Matsushita Electric Ind Co Ltd 電子部品の実装方法
JP4032712B2 (ja) * 2001-11-22 2008-01-16 日立化成工業株式会社 プリント配線板の製造方法
JP2006303338A (ja) * 2005-04-25 2006-11-02 J Macc Co Ltd 多層回路基板とその製造方法

Also Published As

Publication number Publication date
EP1956877B1 (en) 2011-05-11
TW200840450A (en) 2008-10-01
JP2008192878A (ja) 2008-08-21
US8026448B2 (en) 2011-09-27
EP1956877A2 (en) 2008-08-13
CN101242713A (zh) 2008-08-13
US20080185175A1 (en) 2008-08-07
EP1956877A3 (en) 2009-10-28

Similar Documents

Publication Publication Date Title
KR101027711B1 (ko) 다층 배선 기판의 제조 방법
US8177577B2 (en) Printed wiring board having a substrate with higher conductor density inserted into a recess of another substrate with lower conductor density
US8035035B2 (en) Multi-layer wiring board and method of manufacturing the same
US8110754B2 (en) Multi-layer wiring board and method of manufacturing the same
JP5113114B2 (ja) 配線基板の製造方法及び配線基板
EP1763295A2 (en) Electronic component embedded board and its manufacturing method
US10098243B2 (en) Printed wiring board and semiconductor package
JP2001028483A (ja) 配線基板、多層配線基板、回路部品実装体及び、配線基板の製造方法
KR20080074030A (ko) 다층 배선 기판의 제조 방법
WO2008111546A2 (en) Semiconductor device having semiconductor structure bodies on upper and lower surfaces thereof, and method of manufacturing the same
US10779406B2 (en) Wiring substrate
US9935053B2 (en) Electronic component integrated substrate
US20120176751A1 (en) Electronic component module and manufacturing method therefor
KR20080073648A (ko) 다층 배선 기판 및 그 제조 방법
JP3856743B2 (ja) 多層配線基板
JP2002246536A (ja) 三次元実装パッケージの製造方法、及びその製造用のパッケージモジュール
JP2005026573A (ja) 部品内蔵モジュールの製造方法
JP2018032661A (ja) プリント配線板およびその製造方法
KR101300413B1 (ko) 반도체 패키지용 인쇄회로기판 및 그 제조방법
CN108305864B (zh) 端子
JP2004327743A (ja) 半田バンプ付き配線基板およびその製造方法
JP2004356219A (ja) 配線基板及びその製造方法
KR20070030700A (ko) 전자 부품 내장 기판 및 그 제조 방법
US20230411264A1 (en) Laminated wiring board
JP2008181921A (ja) 電子部品内蔵基板とこれを用いた電子機器、およびその製造方法

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid