KR100866577B1 - 인쇄회로기판의 층간 도통방법 - Google Patents

인쇄회로기판의 층간 도통방법 Download PDF

Info

Publication number
KR100866577B1
KR100866577B1 KR1020070097651A KR20070097651A KR100866577B1 KR 100866577 B1 KR100866577 B1 KR 100866577B1 KR 1020070097651 A KR1020070097651 A KR 1020070097651A KR 20070097651 A KR20070097651 A KR 20070097651A KR 100866577 B1 KR100866577 B1 KR 100866577B1
Authority
KR
South Korea
Prior art keywords
layer
metal layer
printed circuit
circuit board
insulating layer
Prior art date
Application number
KR1020070097651A
Other languages
English (en)
Inventor
이응석
김영진
백승현
최재붕
오영석
서대우
유제광
목지수
류창섭
Original Assignee
삼성전기주식회사
성균관대학교산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사, 성균관대학교산학협력단 filed Critical 삼성전기주식회사
Priority to KR1020070097651A priority Critical patent/KR100866577B1/ko
Priority to US12/078,949 priority patent/US20090083975A1/en
Priority to JP2008100809A priority patent/JP2009088474A/ja
Priority to CN200810094756.1A priority patent/CN101400218B/zh
Application granted granted Critical
Publication of KR100866577B1 publication Critical patent/KR100866577B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4069—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y30/00—Nanotechnology for materials or surface science, e.g. nanocomposites
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H05K1/092—Dispersed materials, e.g. conductive pastes or inks
    • H05K1/095—Dispersed materials, e.g. conductive pastes or inks for polymer thick films, i.e. having a permanent organic polymeric binder
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4647—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer around previously made via studs
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0203—Fillers and particles
    • H05K2201/0242—Shape of an individual particle
    • H05K2201/026—Nanotubes or nanowires
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0355—Metal foils
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10378—Interposers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1461—Applying or finishing the circuit pattern after another process, e.g. after filling of vias with conductive paste, after making printed resistors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases

Abstract

인쇄회로기판의 층간 도통방법이 개시된다. (a) 카본나노튜브를 포함하는 도전성 페이스트를 이용하여, 제1 금속층에 범프를 형성하는 단계, (b) 상기 제1 금속층에 범프가 관통되도록 절연층을 적층하는 단계, 및 (c) 상기 범프에 의해서 상기 제1 금속층과 전기적으로 도통되도록 상기 절연층에 제2 금속층을 적층하는 단계를 포함하는 인쇄회로기판의 층간 도통방법이 제공된다.
범프, 카본나노튜브, 페이스트, 금속층

Description

인쇄회로기판의 층간 도통방법 {Electro-path opening of PCB}
본 발명은 인쇄회로기판을 제조함에 있어서, 인쇄회로기판의 층간을 전기적으로 도통하는 방법에 관한 것이다.
전자부품의 발달로 인해 인쇄회로기판의 고밀도화를 위한 회로패턴의 층간 전기적 도통 및 미세회로 배선이 적용된 HDI(high density interconnection)기판의 성능을 향상할 수 있는 기술이 요구되는 실정이다.
즉, HDI기판의 성능을 향상시키기 위해서는 회로패턴의 층간 전기적 도통 기술 및 설계의 자유도를 확보하는 기술이 필요하다.
종래기술에 따른 다층 인쇄회로기판의 제조공정은 드릴링, 화학동, 전기 동도금으로 도금층을 형성하고 회로층을 형성한 후 적층 공정을 통하여 원하는 수만큼의 회로패턴층을 형성한다. 그러나, 이와 같은 종래의 다층 인쇄회로기판 제조공정은 핸드폰 등의 적용 제품의 가격 하락에 따른 저비용에 대한 요청, 양산성을 높이기 위한 리드 타임(lead-time) 단축에 대한 요청 등을 만족시키지 못하는 문제가 있으며, 이러한 문제를 해결할 수 있는 새로운 제조공정이 요구되는 실정이다.
종래기술의 문제점을 해결하기 위하여 도전성 페이스트를 이용하여 층간 연결을 하는 공법이 상용화되었으나, 도전성 페이스트를 이용하여 층간을 연결하는 공법은 동도금을 이용하여 층간을 연결하는 것보다 비저항이 높고, 동박과의 접착력이 낮고, 페이스트 조성중 폴리머 성분 때문에 열전도성이 좋지 않는 문제점이 있다.
본 발명은 카본나노튜브를 포함하는 도전성 페이스트를 충진재 또는 범프로 사용하여 인쇄회로기판의 층간을 전기적으로 도통하는 방법을 제공하고자 한다.
본 발명의 일 측면에 따르면, (a) 카본나노튜브를 포함하는 도전성 페이스트를 이용하여, 제1 금속층에 범프를 형성하는 단계, (b) 상기 제1 금속층에 범프가 관통되도록 절연층을 적층하는 단계, 및 (c) 상기 범프에 의해서 상기 제1 금속층과 전기적으로 도통되도록 상기 절연층에 제2 금속층을 적층하는 단계를 포함하는 인쇄회로기판의 층간 도통방법이 제공된다.상기 도전성 페이스트는 금속 미립자 및 바인더를 더 포함할 수 있다.
상기 제1 금속층은 절연코어층의 상면에 형성된 회로패턴인 것이 좋다.
한편, 상기 (c)단계 이후에, 상기 제1 및 제2 금속층의 일부를 제거하여 회로패턴을 형성하는 단계를 더 포함할 수 있다.
본 발명의 다른 측면은, (d) 절연층에 관통홀을 형성하는 단계, (e) 상기 관통홀에 카본나노튜브를 포함하는 도전성 페이스트를 충진하여 비아를 형성하는 단계, 및 (f) 상기 절연층 양면에 회로패턴이 형성된 기판유닛을 적층하여, 상기 각각 기판유닛을 상기 비아로 전기적으로 연결하는 단계를 포함하는 인쇄회로기판의 층간 도통방법이 제공된다.
상기 도전성 페이스트는 금속 미립자 및 바인더를 더 포함할 수 있다.
이상의 과제 해결 수단과 같이, 카본나노튜브를 인쇄회로기판의 층간 도통 재료로 이용함으로써, 인쇄회로기판의 층간 회로패턴을 전기적으로 연결함에 있어서 전기전도도를 향상시킨다.
이하에서는, 첨부된 도면을 참조하여 본 발명에 따른 인쇄회로기판의 층간 도통방법의 실시예에 대하여 보다 상세하게 설명하도록 하며, 첨부 도면을 참조하여 설명함에 있어 도면 부호에 상관없이 동일하거나 대응하는 구성 요소는 동일한 참조번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
도 1은 본 발명의 제1 실시예에 따른 인쇄회로기판의 층간 도통방법의 순서도이며, 도 2내지 도 6은 본 발명의 제1 실시예에 따른 인쇄회로기판의 층간 도통 공정도이다. 도 2내지 도 6을 참조하면, 인쇄회로기판(10), 제1 금속층(11), 범프(12), 절연층(13), 제2 금속층(14), 회로패턴(15), 금속 미립자(16), 카본나노튜브(17)가 도시되어 있다.
S11은 카본나노튜브를 포함하는 도전성 페이스트를 이용하여, 제1 금속층에 범프를 형성하는 단계로서, 도 2, 3은 이에 상응하는 공정이다.
카본나노튜브는 단일벽, 또는 이중벽일 수 있다. 도전성 페이스트는 카본나노튜브 뿐만 아니라, 금속 미립자, 바인더, 경화형 경화제 등을 포함할 수 있다. 금속 미립자로는 은나노일 수도 있다.
제1 금속층(11)은 동박일 수 있다. 제1 금속층(11) 표면에 관통홀 마스크를 정렬하고, 스퀴지를 이용하여 도전성 페이스트를 관통홀 내부로 밀어 넣으면 도 2와 같은 범프(12)가 형성된다. 범프(12)는 경화공정을 더 거친다. 경화온도는 섭씨 180~200도 사이인 것이 좋다. 섭씨 200도 이상의 고온으로 기판을 제조하면, 층간 박리 현상이 일어날 수도 있고, 기판이 휘어질 수도 있다. 또한, 섭씨 350도 이상의 고온일 경우 범프(12)의 바인더 성분이 연소되어 버릴 수 있어, 범프(12)는 경도가 확보되지 않게 된다.
S12는 상기 제1 금속층에 범프가 관통되도록 절연층을 적층하는 단계로서, 도 4는 이에 상응하는 공정이다. 절연층(13)은 레진과 유리섬유를 함유한 프리프레그일 수 있다. 절연층(13)을 제1 금속층(11)에 적층하면 도 4와 같이 범프(12)가 관통된다.
S13은 상기 범프에 의해서 상기 제1 금속층과 전기적으로 도통되도록 상기 절연층에 제2 금속층을 적층하는 단계로서, 도 5는 이에 상응하는 공정이다.
제2 금속층(14)은 제1 금속층(11)과 동일한 재질일 수 있다. 열과 압력을 이용하여 프레스하면 제2금속층(14)은 절연층(13)에 적층되며, 범프(12)에 의해서 제1 금속층(11)과 제2 금속층(14)은 전기적으로 연결된다.
S14는 제1 및 제2 금속층의 일부를 제거하여 회로패턴을 형성하는 단계로서, 도 6은 이에 상응하는 공정이다.
도 6과 같이, 노출된 제1 및 제2 금속층(11, 14)을 서브트렉티브(subtractive)공법으로 제거하면, 회로패턴(15)이 형성된다. 회로패턴(15)의 일부는 범프(12)의 상면에 위치할 수 있으며, 절연층(13)을 기준으로 상하부의 회로패턴(15)이 전기적으로 연결될 수 있다.
도 6의 확대 단면도를 보면, 범프(15)에는 금속 미립자(16)들이 결합되어 있으며, 금속 미립자(16) 사이로 카본나노튜브(17)가 가로지르고 있다. 카본나노튜브(17)는 금속 미립자(16)의 사이로 흐르는 전류의 전기적 패스(path)를 짧게하여 비저항을 낮추는 효과가 있다.
카본나노튜브(17)는 아래의 표와 같이 다른 물질과 비교할 경우 뛰어난 전기적 특성을 가진다.
[표] 카본나노튜브와 비교 물질의 특성 비교
물리적 특징 (physical property) 카본나노튜브 (carbon nano tube) 비교 물질 (comparative materials)
밀도(density) 1.33~1.40g/cm3 2.7g/cm3(알루미늄)
전류밀도(Current density) 1x109 A/cm2 1x106 A/cm2 (copper cable)
열전도도 (thermal conductivity) 6000W/mk 400W/mk(copper)
비저항 (Specific Resistance) 1x10- 10ㅇΩㅇcm 1x10- 10ㅇΩㅇcm(copper)
이상의 표와 같이, 탄소 나노튜브는 알루미늄이나 구리와 같이 비교적 전기적 전도도와 비저항 면에서 우수한 성질을 가지는 금속 물질보다 더 좋은 전기적 성질을 가진다. 따라서, 이러한 카본나노튜브를 도전성 페이스트의 재료로 이용할 경우, 층간 전기적 도통시 발생하는 저항을 낮출 수 있다. 또한 열전도도 우수하여 인쇄회로기판 내부의 열을 효과적으로 외부로 방출할 수도 있다.
도 7은 본 발명의 제2 실시예에 따른 인쇄회로기판의 층간 도통방법의 순서도이며, 도 8 내지 도 12는 본 발명의 제2 실시예에 따른 인쇄회로기판의 층간 도통 공정도이다. 도 8 내지 도 12를 참조하면, 인쇄회로기판(20), 절연코어층(21), 회로패턴(22, 26), 범프(23), 절연층(24), 이 도시되어 있다.
S21은 카본나노튜브를 포함하는 도전성 페이스트를 이용하여, 절연코어층의 표면에 형성된 회로패턴에 범프를 형성하는 단계로서, 도 8,9는 이에 상응하는 공정이다.
본 실시예에서 이미 절연코어층(21)의 표면에 회로패턴(22)이 형성된 자재를 준비한다. 절연코어층(21)은 프리프레그와 같은 일반적인 전기 절연성 재료이다. 회로패턴(22)의 일부분 범프(23)를 형성한다. 이러한 범프(23)는 카본나노튜브를 포함하는 도전성 페이스트로 형성한다. 범프(23)의 형성방법 및 도전성 페이스트의 재질에 대해서는 이미 제1 실시예에서 설명한 바이다.
S22는 상기 절연층을 상기 절연코어층에 적층하는 단계로서, 도 10은 이에 상응하는 공정이다.
절연층(24)은 레진과 유리섬유를 함유하는 프리프레그일 수 있다. 절연층(24)을 절연코어층(21)에 적층할 경우, 범프(23)는 절연층(24)을 관통하게 된다.
S23은 절연층(24)의 상면에 금속층을 적층하는 단계, 이며, S24는 상기 금속층의 일부를 제거하여 회로패턴(26)을 형성하는 단계로서, 도 11, 12는 이에 상응하는 공정이다. 열과 압력으로 금속층을 절연층(24)에 적층한다. 금속층은 동박일 수 있다.
이후, 서브트렉티브 공법으로 금속층의 일부를 제거하면 회로패턴(26)이 완성된다. 절연층(24)을 중심으로 상하 회로패턴(22, 26)은 범프(23)에 의하여 전기적으로 연결된다.
도 13은 본 발명의 제3 실시예에 따른 인쇄회로기판의 층간 도통방법의 순서도이며, 도 14 내지 도 17은 본 발명의 제3 실시예에 따른 인쇄회로기판의 층간 도통방법의 제조 공정도이다. 도 14 내지도 17을 참조하면, 절연층(31), 관통홀(32), 비아(33), 기판유닛(34, 35), 절연층(341, 351), 회로패턴(342, 352)이 도시되어 있다.
S31은 절연층에 관통홀을 형성하는 단계로서, 도 14는 이에 상응하는 공정이다. 절연층(32)은 레진과 유리섬유를 함유하는 프리프레그일 수 있다. 드릴을 이용하여 절연층(32)에 관통홀(32)을 천공한다.
S32는 상기 관통홀에 카본나노튜브를 포함하는 도전성 페이스트를 충진하여 비아를 형성하는 단계로서, 도 15는 이에 상응하는 공정이다. 도전성 페이스트는 카본나노튜브 이외에도, 금속 미립자, 바인더, 경화형 경화제 등을 포함할 수 있다. 금속 미립자로는 은나노가 사용될 수 있다. 이러한 카본나노튜브를 포함한 도전성 페이스트의 성질에 대해서는 제1 실시예에서 설명한 바이다.
스퀴지나 다른 도구를 이용하여 관통홀(32)을 충진하면, 비아(33)가 완성된다. 비아(33)는 층간 전기적 도통을 위한 통로이다.
S33은 상기 절연층 양면에 회로패턴이 형성된 기판유닛을 적층하여, 상기 각각 기판유닛을 상기 비아로 전기적으로 연결하는 단계로서, 도 16, 17은 이에 상응하는 공정이다.
기판유닛(34, 35)은 절연층(341, 351)의 표면에 회로패턴(342, 352)이 형성되어 있다. 이러한 한 쌍의 기판유닛(34. 35)을 도 16과 같이 절연층(31)의 양면에 배치하고, 일괄적층함으로써 도 17과 같은 인쇄회로기판(30)이 완성된다. 이때, 기 판유닛(34, 35) 간에는 비아(33)를 통하여 전기적으로 도통된다. 따라서, 비아(33)가 형성된 부분에 맞추어 회로패턴의 일부분이 노출되어야 한다.
상기에서는 본 발명의 바람직한 실시예에 대해 설명하였지만, 해당기술 분야에서 통상의 지식을 가진 자라면 하기의 특허청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
도 1은 본 발명의 제1 실시예에 따른 인쇄회로기판의 층간 도통방법의 순서도.
도 2내지 도 6은 본 발명의 제1 실시예에 따른 인쇄회로기판의 층간 도통 공정도.
도 7은 본 발명의 제2 실시예에 따른 인쇄회로기판의 층간 도통방법의 순서도.
도 8 내지 도 12는 본 발명의 제2 실시예에 따른 인쇄회로기판의 층간 도통 공정도.
도 13은 본 발명의 제3 실시예에 따른 인쇄회로기판의 층간 도통방법의 순서도.
도 14 내지 도 17은 본 발명의 제3 실시예에 따른 인쇄회로기판의 층간 도통방법의 제조 공정도.
<도면의 주요부분에 대한 부호의 설명>
인쇄회로기판(10) 제1 금속층(11)
범프(12) 절연층(13)
제2 금속층(14) 회로패턴(15)
금속 미립자(16) 카본나노튜브(17)

Claims (6)

  1. (a) 카본나노튜브를 포함하는 도전성 페이스트를 이용하여, 제1 금속층에 범프를 형성하는 단계;
    (b) 상기 제1 금속층에 범프가 관통되도록 절연층을 적층하는 단계; 및
    (c) 상기 범프에 의해서 상기 제1 금속층과 전기적으로 도통되도록 상기 절연층에 제2 금속층을 적층하는 단계를 포함하는 인쇄회로기판의 층간 도통방법.
  2. 제1항에 있어서,
    상기 도전성 페이스트는 금속 미립자 및 바인더를 더 포함하는 것을 특징으로 하는 인쇄회로기판의 층간 도통방법.
  3. 제1항에 있어서,
    상기 제1 금속층은 절연코어층의 상면에 형성된 회로패턴인 것을 특징으로 하는 인쇄회로기판의 층간 도통방법.
  4. 제1항에 있어서,
    상기 (c)단계 이후에,
    상기 제1 및 제2 금속층의 일부를 제거하여 회로패턴을 형성하는 단계를 더 포함하는 인쇄회로기판의 층간 도통방법.
  5. (d) 절연층에 관통홀을 형성하는 단계;
    (e) 상기 관통홀에 카본나노튜브를 포함하는 도전성 페이스트를 충진하여 비아를 형성하는 단계; 및
    (f) 상기 절연층 양면에 회로패턴이 형성된 기판유닛을 적층하여, 상기 각각 기판유닛을 상기 비아로 전기적으로 연결하는 단계를 포함하는 인쇄회로기판의 층간 도통방법.
  6. 제5항에 있어서,
    상기 도전성 페이스트는 금속 미립자 및 바인더를 더 포함하는 것을 특징으로 하는 인쇄회로기판의 층간 도통방법.
KR1020070097651A 2007-09-28 2007-09-28 인쇄회로기판의 층간 도통방법 KR100866577B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020070097651A KR100866577B1 (ko) 2007-09-28 2007-09-28 인쇄회로기판의 층간 도통방법
US12/078,949 US20090083975A1 (en) 2007-09-28 2008-04-08 Method of interconnecting layers of a printed circuit board
JP2008100809A JP2009088474A (ja) 2007-09-28 2008-04-08 印刷回路基板の層間導通方法
CN200810094756.1A CN101400218B (zh) 2007-09-28 2008-05-16 印刷电路板的多个层的互连方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070097651A KR100866577B1 (ko) 2007-09-28 2007-09-28 인쇄회로기판의 층간 도통방법

Publications (1)

Publication Number Publication Date
KR100866577B1 true KR100866577B1 (ko) 2008-11-03

Family

ID=40283518

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070097651A KR100866577B1 (ko) 2007-09-28 2007-09-28 인쇄회로기판의 층간 도통방법

Country Status (4)

Country Link
US (1) US20090083975A1 (ko)
JP (1) JP2009088474A (ko)
KR (1) KR100866577B1 (ko)
CN (1) CN101400218B (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101048597B1 (ko) 2010-05-25 2011-07-12 주식회사 코리아써키트 범프가 형성된 인쇄회로기판의 제조방법
US8633396B2 (en) 2009-11-25 2014-01-21 Samsung Electro-Mechanics Co., Ltd. Die mounting substrate and method of fabricating the same
KR102155214B1 (ko) * 2019-07-23 2020-09-11 정찬붕 자율 주행 차량용 인쇄 회로 기판의 제조 방법

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100969437B1 (ko) * 2008-06-13 2010-07-14 삼성전기주식회사 인쇄회로기판 및 그 제조방법
CN102143652B (zh) * 2010-01-30 2012-07-18 宏恒胜电子科技（淮安）有限公司 电路板
US9704793B2 (en) * 2011-01-04 2017-07-11 Napra Co., Ltd. Substrate for electronic device and electronic device
US9521754B1 (en) 2013-08-19 2016-12-13 Multek Technologies Limited Embedded components in a substrate
US9053405B1 (en) 2013-08-27 2015-06-09 Flextronics Ap, Llc Printed RFID circuit
US9801277B1 (en) 2013-08-27 2017-10-24 Flextronics Ap, Llc Bellows interconnect
US9565748B2 (en) * 2013-10-28 2017-02-07 Flextronics Ap, Llc Nano-copper solder for filling thermal vias
US9736947B1 (en) * 2013-12-16 2017-08-15 Multek Technologies, Ltd. Nano-copper via fill for enhanced thermal conductivity of plated through-hole via
JP6864009B2 (ja) * 2016-05-06 2021-04-21 スモルテク アクティエボラーグ 組立プラットフォーム
US11022580B1 (en) 2019-01-31 2021-06-01 Flex Ltd. Low impedance structure for PCB based electrodes
US11668686B1 (en) 2019-06-17 2023-06-06 Flex Ltd. Batteryless architecture for color detection in smart labels

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980071549A (ko) * 1997-02-21 1998-10-26 후루카와 마사노리 凹판 인쇄방법 및 장치, 범프 또는 배선 패턴의 형성방법 및 장치, 범프전극 및 프린트 배선기판
KR20040002664A (ko) * 2002-06-26 2004-01-07 가부시키가이샤 도판 엔이씨 서키트 솔루션즈 인쇄 배선판 및 그 제조방법 및 반도체 장치

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59175191A (ja) * 1983-03-24 1984-10-03 大日本印刷株式会社 プリント配線基板
US6010769A (en) * 1995-11-17 2000-01-04 Kabushiki Kaisha Toshiba Multilayer wiring board and method for forming the same
US5972332A (en) * 1997-04-16 1999-10-26 The Regents Of The University Of Michigan Wound treatment with keratinocytes on a solid support enclosed in a porous material
JP3961092B2 (ja) * 1997-06-03 2007-08-15 株式会社東芝 複合配線基板、フレキシブル基板、半導体装置、および複合配線基板の製造方法
JP3988227B2 (ja) * 1997-12-01 2007-10-10 日立化成工業株式会社 半導体チップ搭載用基板の製造法および半導体装置
JP3693497B2 (ja) * 1998-05-27 2005-09-07 大日本印刷株式会社 プリント配線板の製造方法およびその製造装置
JP2000208027A (ja) * 1999-01-12 2000-07-28 Matsushita Electric Ind Co Ltd 電子放出素子及び電子放出源とそれらの製造方法並びにそれらを使用した画像表示装置及びその製造方法
JP3611503B2 (ja) * 1999-07-21 2005-01-19 シャープ株式会社 電子源及びその製造方法
JP4444435B2 (ja) * 2000-03-06 2010-03-31 ソニーケミカル＆インフォメーションデバイス株式会社 プリント配線基板及びプリント配線基板の製造方法
JP2002337268A (ja) * 2001-05-21 2002-11-27 Nitto Denko Corp 金属箔積層板及びその製造方法
EP1265466A3 (en) * 2001-06-05 2004-07-21 Dai Nippon Printing Co., Ltd. Method for fabrication wiring board provided with passive element and wiring board provided with passive element
US6835591B2 (en) * 2001-07-25 2004-12-28 Nantero, Inc. Methods of nanotube films and articles
JP2003323960A (ja) * 2002-04-26 2003-11-14 Mitsubishi Materials Corp サージアブソーバ
US6769945B2 (en) * 2002-08-24 2004-08-03 Industrial Technology Research Institute Method of growing isomeric carbon emitters onto triode structure of field emission display
JP2005267917A (ja) * 2004-03-16 2005-09-29 Kanazawa Inst Of Technology フィールドエミッション型表示装置、ワイヤー型カソードの製造方法及びワイヤー型カソード印加電圧の変調方法
US20050285116A1 (en) * 2004-06-29 2005-12-29 Yongqian Wang Electronic assembly with carbon nanotube contact formations or interconnections
JP4480548B2 (ja) * 2004-11-10 2010-06-16 シャープ株式会社 両面回路基板およびその製造方法
JP2006140110A (ja) * 2004-11-15 2006-06-01 Mitsubishi Corp カーボンナノチューブペースト、電子放出源およびフィールドエミッションディスプレイ、ならびにこれらの製造方法
JP2006303360A (ja) * 2005-04-25 2006-11-02 Fujikura Ltd 貫通配線基板、複合基板及び電子装置
US7514116B2 (en) * 2005-12-30 2009-04-07 Intel Corporation Horizontal Carbon Nanotubes by Vertical Growth and Rolling
JP4819516B2 (ja) * 2006-02-02 2011-11-24 京都エレックス株式会社 導電性ペースト及びその導電性ペーストを用いたセラミック多層回路基板
JP4972955B2 (ja) * 2006-02-23 2012-07-11 住友電気工業株式会社 導電性ペースト及びそれを用いたプリント配線基板
JP2007250657A (ja) * 2006-03-14 2007-09-27 Tokuyama Corp メタライズドセラミックス基板の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980071549A (ko) * 1997-02-21 1998-10-26 후루카와 마사노리 凹판 인쇄방법 및 장치, 범프 또는 배선 패턴의 형성방법 및 장치, 범프전극 및 프린트 배선기판
KR20040002664A (ko) * 2002-06-26 2004-01-07 가부시키가이샤 도판 엔이씨 서키트 솔루션즈 인쇄 배선판 및 그 제조방법 및 반도체 장치

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8633396B2 (en) 2009-11-25 2014-01-21 Samsung Electro-Mechanics Co., Ltd. Die mounting substrate and method of fabricating the same
KR101048597B1 (ko) 2010-05-25 2011-07-12 주식회사 코리아써키트 범프가 형성된 인쇄회로기판의 제조방법
KR102155214B1 (ko) * 2019-07-23 2020-09-11 정찬붕 자율 주행 차량용 인쇄 회로 기판의 제조 방법

Also Published As

Publication number Publication date
JP2009088474A (ja) 2009-04-23
CN101400218B (zh) 2010-09-08
US20090083975A1 (en) 2009-04-02
CN101400218A (zh) 2009-04-01

Similar Documents

Publication Publication Date Title
KR100866577B1 (ko) 인쇄회로기판의 층간 도통방법
CN104869753A (zh) 印刷电路板及其制造方法
KR20080015124A (ko) 도전성 페이스트 및 그것을 이용한 다층 프린트 배선판
JP2006165299A5 (ko)
CN100558222C (zh) 多层布线板及其制造方法
KR100925189B1 (ko) 방열 인쇄회로기판 및 그 제조방법
JP2009111331A (ja) 印刷回路基板及びその製造方法
KR20090030139A (ko) 다층 인쇄회로기판
JP4409325B2 (ja) 配線基板及びその製造方法
JP4521223B2 (ja) プリント配線板
KR20090032964A (ko) 배선 기판
KR20170078406A (ko) 방열특성 내열 인쇄회로기판 제조방법
CN103458629B (zh) 多层电路板及其制作方法
JP4283753B2 (ja) 電気部品内蔵多層プリント配線板及びその製造方法
JP2004111945A (ja) 配線基板及びその製造方法
JP4070193B2 (ja) 配線基板および電子部品実装構造体
JP4591181B2 (ja) プリント配線板
JP2007280996A (ja) 多層プリント配線基板
JP4863543B2 (ja) 導体ペーストおよびそれを用いた配線基板の製造方法
JP2000077849A (ja) 配線基板とその製造方法
JP2004349366A (ja) 多層配線基板及びその製造方法
CN207692158U (zh) 一种高密度互连pcb板
JP2004289006A (ja) カーボンアルミ芯基板
JPH11238972A (ja) 多層配線基板
CN116939950A (zh) 在内部铜焊盘上设有阻焊层的电路板

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121002

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20130916

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20141001

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20151005

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee