JP2009004772A - 実装基板及びその製造方法 - Google Patents

実装基板及びその製造方法 Download PDF

Info

Publication number
JP2009004772A
JP2009004772A JP2008144925A JP2008144925A JP2009004772A JP 2009004772 A JP2009004772 A JP 2009004772A JP 2008144925 A JP2008144925 A JP 2008144925A JP 2008144925 A JP2008144925 A JP 2008144925A JP 2009004772 A JP2009004772 A JP 2009004772A
Authority
JP
Japan
Prior art keywords
insulating layer
land
bonding pad
mounting
recessed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008144925A
Other languages
English (en)
Inventor
Jin-Yong Ahn
アン ジン−ヨン
Chang-Sup Ryu
リュウ チャン−サップ
Byung-Youl Min
ミン ビュン−ユール
Myung-Sam Kang
カン ミュン−サム
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of JP2009004772A publication Critical patent/JP2009004772A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113—Via provided in pad; Pad over filled via
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0376—Flush conductors, i.e. flush with the surface of the printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09472—Recessed pad for surface mounting; Recessed electrode of component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】ソルダレジスト層の積層工程が省略できるので実装基板の製造費用が節減でき、アンダーフィル内にボイドの発生を最小化することができるので実装工程の信頼度を確保して実装成功率が改善できる、実装基板及びその製造方法を提供する。
【解決手段】実装基板は、一面にチップが実装される基板であって、絶縁層２００と、チップが実装される位置に対応して絶縁層の一面に埋め込まれるボンディングパッド５１２、５２３と、ボンディングパッドに電気的に接続する回路パターン２０１と、を含み、ボンディングパッドの表面を絶縁層の表面から陥入させることを特徴とする。
【選択図】図５

Description

本発明は、実装基板及びその製造方法に関する。
電子部品の高性能化傾向に伴い、パッケージの小型化及び高密度化が進行される。これはパッケージにおいて、チップとメインボードとを接続させる実装基板、すなわち、インターポーザ（interposer）の高密度化を要求する。現在、高密度パッケージに用いられる実装方法としては、ワイヤーボンディン及びフリップボンディングがある。単位面積当たり入出力端子の数が増加する場合、実装時かかる費用などの問題から、フリップボンディングが好まれる。
図１は、従来技術に係るフリップチップボールグリッドアレイ （ＦＣＢＧＡ：flip chip ball grid array）構造の断面図とその部分の拡大図である。チップ１００は、バンプ１１３を通してボンディングパッド１１１と電気的に接続する。ボンディングパッド１１１は、絶縁基板１１０に形成された回路（図示せず）と電気的に接続する。この回路は、ソルダボール１４０と電気的に接続可能である。ソルダボール１４０は、絶縁基板１１０とメインボードとの間に介在され、チップ１００とメインボードとの電気的な接続を提供する。
ボンディングパッド１１１は、絶縁基板１１０の一面上に形成される。ボンディングパッド１１１は、絶縁基板上に形成されたソルダレジスト層１１２に開口部を形成した後、伝導性物質をメッキする方法で形成できる。この場合、メッキ工程の公差はボンディングパッド１１１の高さ公差を誘発する。スクリーンプリンティング方法などによりバンプ１１３を形成する場合、プリントされるソルダの量が不足すると、バンプ１１３がチップと電気的に接続しないという問題が発生し得る。また、ソルダレジスト層１１２を形成し、これに開口部を形成する工程は、高精度を要する工程であって、複雑なだけでなく、費用が増加する要因となる。
前述した従来技術の問題点に鑑み、本発明は、ボンディングパッドを絶縁層に埋め込むことにより、実装基板の製造工程を単純化し、生産費用を節減して、実装工程の信頼度を向上させることを目的とする。
本発明の一実施形態によれば、一面にチップが実装される基板であって、絶縁層と、チップが実装される位置に対応して絶縁層の一面に埋め込まれるボンディングパッドと、ボンディングパッドに電気的に接続する回路パターンと、を含む実装基板が提供される。
ボンディングパッドの表面は、前記絶縁層の表面から所定深さ陥入されてもよい。
ボンディングパッドは、絶縁層の一面に埋め込まれたランドを含んでもよく、ランドの表面も前記絶縁層の表面から所定深さ陥入されてもよい。
ボンディングパッドは、絶縁層の他面に形成された回路パターンと電気的に接続し、前期ランドに対応した位置に、絶縁層に埋め込まれたビアをさらに含むことができる。ビアの表面は前記絶縁層の表面から所定深さ陥入されてもよい。
一方、ボンディングパッドがランド及びビアを含む場合、ランド及びビアの表面は、絶縁層の表面から所定深さ陥入されてもよく、この場合、ビアの表面がランドの表面に比べ前記絶縁層の表面から所定深ささらに陥入されてもよい。
本発明の他の実施形態によれば、一面に回路パターンが形成された絶縁層を提供するステップと、絶縁層の他面に前記回路パターンと電気的に接続するボンディングパッドを形成するステップと、ボンディングパッドの表面が前記絶縁層の表面から所定深さ陥入されるように前記ボンディングパッドをエッチングするステップと、を含む実装基板の製造方法が提供される。
ボンディングパッドを形成するステップは、他面にランドを埋め込むステップを含むことができる。また、ランドが埋め込まれる位置に対応して、回路パターンに電気的に接続するビアを形成してもよい。また、ランド及びビアをエッチングしてボンディングパッドの表面が絶縁層の表面から陥入されるようにする。
このように、表面が絶縁層の表面から陥入された形態にボンディングパッドを形成することにより、ソルダレジスト層を積層する工程は省略できる。従って、工程が単純化し、実装基板の製造費用が節減できる。また、チップが実装される実装基板の一面を、突出部を含まない平らな形態で維持して、アンダーフィル（underfill）内にボイドが発生することを最小化することができる。こうすると、実装工程の信頼度を確保でき、実装成功率が改善される。
バンプとは、実装基板とチップとの間に介在され電気的な接続を提供する部分であって、ソルダボールの形態に限定されるものではない。
ボンディングパッドとは、実装基板において、チップとの電気的な接続を提供するバンプ及びワイヤーなどとボンディングする部分を通称する意味であって、必ずしも一つの独立した構造または物質からなるものに限定されない。以下、ボンディングパッドはバンプ及びワイヤーなどと電気的に接続するランド及びビアを含む意味で使用できる。また、ボンディングパッドは、ランド及びビアの表面に形成された腐食防止膜を含む意味で解釈され得る。
前述した以外の他の実施形態、特徴、利点が以下の図面、本発明の特許請求の範囲、及び発明の詳細な説明から明確になるだろう。
本発明の好ましい実施例によれば、絶縁層に埋め込まれたボンディングパッドを形成して、工程を単純化することができる。また、ボンディングパッドの表面が絶縁層の表面から陥入されるようにすることで、ソルダレジスト層を積層する工程が省略できるため、実装基板の製造費用が節減できる。一方、チップが実装される実装基板の一面を、突出部を含まない平らな形態に維持して、アンダーフィル内にボイドが発生することを最小化することができる。これにより、実装工程の信頼度が確保でき、実装成功率が改善される。
以下、本発明に係る実装基板及びその製造方法の好ましい実施例を添付図面を参照して詳細に説明し、添付図面を参照して説明するに当たって、同一構成要素及び対応構成要素には、同一の図面符号を付し、これに対する重複説明は省略する。
図２は、本発明の第１実施例に係る実装基板の断面図である。図２を参照すると、絶縁層２００、回路パターン２０１、ランド２１０、ビア２２０、ボンディングパッド２３０、及びバンプ２４０が示されている。
絶縁層２００は、実装基板において、チップが実装される一面に形成された絶縁層である。実装基板が複数層から形成された場合、絶縁層２００はチップが実装される方向の外郭層を形成する。この場合、絶縁層２００は、ポリイミド樹脂、エポキシ樹脂などを塗布する方法を用いて形成できる。追加的なソルダレジスト層が省略される場合、絶縁層２００が実装基板の最外郭層になれる。
回路パターン２０１は、絶縁層２００の一面に位置する。実装基板が複数層から形成された場合、回路パターン２０１の下方にはまた他の絶縁層が位置する。実装基板はコア基板を用いるビルドアップ工法で製作できるため、回路パターン２０１が他の絶縁層などに形成されたまま絶縁層２００が形成されることもできる。
ランド２１０は、絶縁層２００の他面に埋め込まれ、例えば、銅のような金属からなってもよい。ランド２１０は、環状（annular）に形成されてもよい。ランド２１０はビア２２０と電気的に接続され、ボンディングパッド２３０とバンプ２４０との接触面積を広げる。ランド２１０の形成方法は図５及び図６の詳細な説明から明らかになる。
ビア２２０は、絶縁層２００の他面に、ランドの対応する位置に形成される。ビアは、絶縁層を貫挿して絶縁層の一面に形成された回路パターン２０１とランド２１０との間に電気的接続を提供する。ビアは、例えば、銅のような金属からなり、ビア２２０の形成方法は、図５及び図６の詳細な説明を通して明らかになる。
ボンディングパッド２３０は、ランド２１０とビア２２０とを含む。本実施例において、ランド２１０とビア２２０との表面は絶縁層２００の表面と実質的に同じ高さを有する。図１では、ボンディングパッド１１１がソルダレジスト層１１２に囲まれているが、本実施例の絶縁層２００は、互いに隣り合うボンディングパッド２３０間を区切る役割をする。
図２の（ｂ）では、ボンディングパッド２３０の上方にバンプ２４０が形成されている。ランド２１０とビア２２０との表面がバンプ２４０と結合する。バンプ２４０は、スクリーン印刷方法で形成できる。本実施例でのボンディングパッドは、バンプを通してチップと電気的に接続するが、ワイヤーボンディングでチップに電気的に接続することも可能である。
一方、実装基板は一つの絶縁層からなることができる。この場合、絶縁層２００の一面に形成された回路パターン２０１は、メインボードとの電気的接続を提供する、ソルダボールが連結される入出力端子を構成してもよい。
図３は、本発明の第２実施例に係る実装基板の断面図である。図３を参照すると、絶縁層２００、回路パターン２０１、ランド３１０、及びビア３２０が示されている。同じ図面符号の構成要素については他の図面の詳細な説明を参照すればよい。
本実施例では、ビア３２０の表面が、絶縁層の表面に比べ所定深さ陥入されることにより、バンプ及びワイヤーなどが安定してボンディングパッドに結合できるようにすることにその特徴がある。
ビア３２０は、図２に示されているビア２２０と同じ位置に同じ物質を用いて形成することができる。ビア３２０の表面の陥入深さは、ランド３１０と電気的接続を維持できる範囲であればよい。
図１のソルダレジスト層１１２により提供されるボンディングパッド１１１周りの高さ差が、 本実施例においては、ランド３１０により提供されるので、ソルダレジスト層１１２は省略できる。
ランド３１０は、図２のランド２１０に類似した形態と属性を有することができる。但し、ビア３２０の表面を絶縁層２００の表面より所定深さ陥入させるためにエッチング工程を用いる場合、ランド３１０にも影響を及ぼし得る。
本実施例において、ボンディングパッドはランド３１０とビア３２０とを含む。また、ボンディングパッドは、ランド３１０及びビア３２０の表面に形成される腐食防止膜をさらに含むことができる。腐食防止膜はニッケルまたは金メッキで形成され得る。
図４は、本発明の第３実施例に係る実装基板の断面図である。図４を参照すると、絶縁層２００、回路パターン２０１、ランド４１０、及びビア４２０が示されている。
本実施例は、ランド４１０及びビア４２０の表面が絶縁層の表面から所定深さ陥入されることにより、ランド４１０及びビア４２０を含むボンディングパッドと、バンプなどとの結合を安定して維持できるようにし、相隣り合う複数のボンディングパッド間をより確実に区切るということに特徴がある。
ランド４１０及びビア４２０は、図３に示されているランド３１０及びビア３２０をさらにエッチングすることにより形成できる。その他の形態や属性において、ランド４１０及びビア４２０は、図２及び図３で例示したランド２１０，３１０及びビア２２０，３２０と類似の形態と属性を有することができる。
図５は、本発明の第４実施例に係る実装基板の製造方法の工程度であり、図６は、本発明の第４実施例に係る実装基板の製造方法のフローチャートである。図５及び図６を参照すると、絶縁層２００、ランド５１０，５１１，５１２、ビアホール５２０、ビア５２１，５２２，５２３が示されている。
ステップＳ６１０で、図５の（ａ）に示すように、一面に回路パターンが形成されている絶縁層を提供する。上述したように、実装基板は複数層から形成されることができ、この場合、絶縁層２００はチップが実装される外郭層を形成する。
絶縁層２００が必ずしも回路パターン２０１より先に形成されるものではない。絶縁層２００は、実装基板の他層に形成されている回路パターン２０１をカバーするように樹脂などの絶縁物質を塗布して形成することができる。
ステップＳ６２０で、図５の（ｂ）のように、絶縁層の他面にランドを埋め込む。ランド５１０は、一面に金属パターンが形成されているキャリアを圧着し、後続工程でキャリアを除去する方法から形成できる。
キャリアは、金属、ガラス、及び樹脂からなることができる。キャリアにパターンを形成する過程でシード層を予め形成する工程を行ってもよい。図面には示されていないが、ランド５１０の表面にはこのようなシード層の一部が残存し得る。
ステップＳ６３０で、図５の（ｃ）及び（ｄ）のように、ランドに対応する位置にビアを形成する。
ビアホール５２０は、ランド５１０に対応する位置で絶縁層２００を貫挿する形態に形成される。ビアホール５２０は、レーザー加工及び／またはエッチング工程で形成できる。
ビア５２１は、ビアホール５２０に伝導性物質を充填して形成される。ビアホール５２０には銅などの金属を充填することができる。伝導性物質の充填にはメッキ工程を活用することができる。
本実施例では、ビアホール５２０が完全に充填され、後続工程でビア５２１をエッチングする。一方、ビアホール５２０の一部のみを充填してビアを形成する場合、ビアをエッチングする工程は省略でき、簡素化できる。
ステップＳ６４０で、図５の（ｅ）に示すように、ビアをエッチングする。このステップは、ビア５２１をエッチングしてビアの表面が絶縁層２００の表面より所定深さ陥入されるということに特徴がある。これにより、従来ソルダレジスト層により提供された段差を絶縁層２００が提供することになる。
ビア５２１とランド５１１が同じ物質からなった場合、同じエッチャントによりランド５１１もエッチングできる。しかし、ランド５１１の形成過程でランド５１１の表面に残されたシード層がランドのエッチングを妨げる場合には、同じ物質から構成されたランドであってもその高さが維持されることもある。
ステップＳ６５０で、図５の（ｆ）に示すように、ランドをエッチングする。このステップは、ランドをエッチングしてランド５１２の表面が絶縁層２００の表面より所定深さ陥入されるようにすることを特徴とする。
この工程に用いられるエッチャントの反応性に応じて、ビア５２３の高さは図５の（ｅ）のビア５２２に比べさらに深くなることもできる。
一方、ランド５１０，５１１，５１２は、ビア５２１，５２２，５２３と異なる物質からなってもよく、この場合、各々をエッチングするエッチャントもそれに対応して異なる物質が使用できる。これにより、エッチング工程の工程変数を調整してビアとランドとの段差を調節することができる。
一方、本実施例では、ビアをエッチングするステップＳ６４０は、ランドをエッチングするステップＳ６５０とは別途に行われたが、一つの工程にして同時に行うこともできる。この場合、ランド５１０，５１１，５１２及びビア５２１，５２２，５２３の物性に適する一つ以上のエッチャントを混合して用いることができる。
前述した実施例の以外の多くの実施例が本発明の特許請求の範囲内に存在する。
以上、本発明についてその実施例を中心に説明したが、本発明が属する技術分野で通常の知識を有する者であれば、本発明が本質的特性から逸脱しない範囲で、変形し具現できることを理解できよう。したがって、開示された実施例は限定的な観点からではなく、説明的な観点から考慮されるべきである。本発明の範囲は、前述した説明ではなく、特許請求の範囲に示されており、それと同等な範囲内にある全ての差は本発明に含まれるものとして解釈しなくてはならない。
従来技術に係るＦＣＢＧＡ構造の断面図及びその部分の拡大図である。 本発明の第１実施例に係る実装基板の断面図である。 本発明の第２実施例に係る実装基板の断面図である。 本発明の第３実施例に係る実装基板の断面図である。 本発明の第４実施例に係る実装基板製造方法の工程図である。 本発明の第４実施例に係る実装基板製造方法のフローチャートである。
符号の説明
１００：チップ
１１０：絶縁基板
１１１：ボンディングパッド
１１２：ソルダレジスト層
１１３、２４０：バンプ
１３０：アンダーフィル
１４０：ソルダボール
２００：絶縁層
２１０、３１０、４１０、５１０：ランド
２２０、３２０、４２０、５２１：ビア
２３０：ボンディングパッド
５２０：ビアホール

Claims (13)

  1. 一面にチップが実装される基板であって、
    絶縁層と、
    前記チップが実装される位置に対応して前記絶縁層の一面に埋め込まれるボンディングパッドと、
    前記ボンディングパッドに電気的に接続する回路パターンと、
    を含む実装基板。
  2. 前記ボンディングパッドの表面が、前記絶縁層の表面から所定深さ陥入されることを特徴とする請求項１に記載の実装基板。
  3. 前記ボンディングパッドが、前記絶縁層の一面に埋め込まれたランドを含むことを特徴とする請求項２に記載の実装基板。
  4. 前記ランドの表面が、前記絶縁層の表面から所定深さ陥入されることを特徴とする請求項３に記載の実装基板。
  5. 前記絶縁層の他面に形成された回路パターンをさらに含み、
    前記ボンディングパッドは、前記回路パターンと電気的に接続し、前記ランドに対応する位置に、前記絶縁層に埋め込まれたビアをさらに含むことを特徴とする請求項３に記載の実装基板。
  6. 前記ビアの表面が、前記絶縁層の表面から所定深さ陥入されることを特徴とする請求項５に記載の実装基板。
  7. 前記ランドの表面が、前記絶縁層の表面から所定深さ陥入されることを特徴とする請求項６に記載の実装基板。
  8. 前記ビアの表面が、前記ランドの表面に比べ前記絶縁層の表面からさらに深く陥入されることを特徴とする請求項７に記載の実装基板。
  9. 一面に回路パターンが形成された絶縁層を提供するステップと、
    前記絶縁層の他面に前記回路パターンと電気的に接続するボンディングパッドを形成するステップと、
    前記ボンディングパッドの表面が前記絶縁層の表面から所定深さ陥入されるように前記ボンディングパッドをエッチングするステップと、
    を含む実装基板の製造方法。
  10. 前記ボンディングパッドを形成するステップが、
    前記絶縁層の他面にランドを埋め込むステップを含むことを特徴とする請求項９に記載の実装基板の製造方法。
  11. 前記ボンディングパッドを形成するステップが、
    前記ランドが埋め込まれる位置に対応して、前記回路パターンと電気的に接続するビアを形成するステップをさらに含むことを特徴とする請求項１０に記載の実装基板の製造方法。
  12. 前記ボンディングパッドをエッチングするステップは、前記ビアの表面が前記絶縁層の表面より所定深さ陥入されるように前記ビアをエッチングするステップを含む請求項１１に記載の実装基板の製造方法。
  13. 前記ボンディングパッドをエッチングするステップは、前記ランドの表面が前記絶縁層の表面より所定深さ陥入されるように前記ランドをエッチングするステップを含む請求項１２に記載の実装基板の製造方法。
JP2008144925A 2007-06-19 2008-06-02 実装基板及びその製造方法 Pending JP2009004772A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070059988A KR20080111701A (ko) 2007-06-19 2007-06-19 실장기판 및 그 제조방법

Publications (1)

Publication Number Publication Date
JP2009004772A true JP2009004772A (ja) 2009-01-08

Family

ID=40135644

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008144925A Pending JP2009004772A (ja) 2007-06-19 2008-06-02 実装基板及びその製造方法

Country Status (5)

Country Link
US (2) US8022553B2 (ja)
JP (1) JP2009004772A (ja)
KR (1) KR20080111701A (ja)
CN (1) CN101330071B (ja)
TW (1) TWI365522B (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011097010A (ja) * 2009-10-30 2011-05-12 Samsung Electro-Mechanics Co Ltd バンプを備えた印刷回路基板の製造方法
JP2012146793A (ja) * 2011-01-11 2012-08-02 Shinko Electric Ind Co Ltd 配線基板及びその製造方法
JP2013046054A (ja) * 2011-08-23 2013-03-04 Samsung Electro-Mechanics Co Ltd 半導体パッケージ基板及び半導体パッケージ基板の製造方法
JP2019047127A (ja) * 2014-05-08 2019-03-22 株式会社村田製作所 樹脂多層基板

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101077380B1 (ko) * 2009-07-31 2011-10-26 삼성전기주식회사 인쇄회로기판 및 그 제조방법
TWI421992B (zh) * 2009-08-05 2014-01-01 Unimicron Technology Corp 封裝基板及其製法
TWI392425B (zh) * 2009-08-25 2013-04-01 Unimicron Technology Corp 內埋式線路板及其製造方法
KR101047139B1 (ko) * 2009-11-11 2011-07-07 삼성전기주식회사 단층 보드온칩 패키지 기판 및 그 제조방법
KR101203965B1 (ko) * 2009-11-25 2012-11-26 엘지이노텍 주식회사 인쇄회로기판 및 그 제조방법
KR101088792B1 (ko) * 2009-11-30 2011-12-01 엘지이노텍 주식회사 인쇄회로기판 및 그 제조방법
KR101678052B1 (ko) * 2010-02-25 2016-11-22 삼성전자 주식회사 단층 배선 패턴을 포함한 인쇄회로기판(ｐｃｂ), ｐｃｂ를 포함한 반도체 패키지, 반도체 패키지를 포함한 전기전자장치, ｐｃｂ제조방법, 및 반도체 패키지 제조방법
US8850196B2 (en) * 2010-03-29 2014-09-30 Motorola Solutions, Inc. Methods for authentication using near-field
CN103066051B (zh) * 2011-10-20 2017-03-01 先进封装技术私人有限公司 封装基板及其制作工艺、半导体元件封装结构及制作工艺
KR20140083580A (ko) 2012-12-26 2014-07-04 삼성전기주식회사 인쇄회로기판 및 그 제조방법
US9607938B2 (en) * 2013-06-27 2017-03-28 STATS ChipPAC Pte. Ltd. Integrated circuit packaging system with embedded pad on layered substrate and method of manufacture thereof
CN205902230U (zh) * 2013-11-07 2017-01-18 株式会社村田制作所 多层基板
US20160316573A1 (en) * 2015-04-22 2016-10-27 Dyi-chung Hu Solder mask first process
JP6691451B2 (ja) * 2015-08-06 2020-04-28 新光電気工業株式会社 配線基板及びその製造方法と電子部品装置
KR102436220B1 (ko) * 2015-09-18 2022-08-25 삼성전기주식회사 패키지 기판 및 그 제조방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1154927A (ja) * 1997-06-03 1999-02-26 Toshiba Corp 複合配線基板、フレキシブル基板、半導体装置、および複合配線基板の製造方法
JP2006073953A (ja) * 2004-09-06 2006-03-16 Seiko Epson Corp 半導体装置および半導体装置の製造方法
JP2006216919A (ja) * 2005-02-07 2006-08-17 Nec Electronics Corp 配線基板および半導体装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100219508B1 (ko) * 1996-12-30 1999-09-01 윤종용 반도체장치의 금속배선층 형성방법
US7061116B2 (en) * 2001-09-26 2006-06-13 Intel Corporation Arrangement of vias in a substrate to support a ball grid array
KR100497111B1 (ko) * 2003-03-25 2005-06-28 삼성전자주식회사 웨이퍼 레벨 칩 스케일 패키지, 그를 적층한 적층 패키지및 그 제조 방법
WO2005093817A1 (ja) 2004-03-29 2005-10-06 Nec Corporation 半導体装置及びその製造方法
US20060113675A1 (en) * 2004-12-01 2006-06-01 Chung-Liang Chang Barrier material and process for Cu interconnect
JP4291279B2 (ja) 2005-01-26 2009-07-08 パナソニック株式会社 可撓性多層回路基板
US20080277778A1 (en) * 2007-05-10 2008-11-13 Furman Bruce K Layer Transfer Process and Functionally Enhanced Integrated Circuits Products Thereby

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1154927A (ja) * 1997-06-03 1999-02-26 Toshiba Corp 複合配線基板、フレキシブル基板、半導体装置、および複合配線基板の製造方法
JP2006073953A (ja) * 2004-09-06 2006-03-16 Seiko Epson Corp 半導体装置および半導体装置の製造方法
JP2006216919A (ja) * 2005-02-07 2006-08-17 Nec Electronics Corp 配線基板および半導体装置

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011097010A (ja) * 2009-10-30 2011-05-12 Samsung Electro-Mechanics Co Ltd バンプを備えた印刷回路基板の製造方法
US8986555B2 (en) 2009-10-30 2015-03-24 Samsung Electro-Mechanics Co., Ltd. Method of manufacturing printed circuit board having bump
JP2012146793A (ja) * 2011-01-11 2012-08-02 Shinko Electric Ind Co Ltd 配線基板及びその製造方法
US8797757B2 (en) 2011-01-11 2014-08-05 Shinko Electric Industries Co., Ltd. Wiring substrate and manufacturing method thereof
JP2013046054A (ja) * 2011-08-23 2013-03-04 Samsung Electro-Mechanics Co Ltd 半導体パッケージ基板及び半導体パッケージ基板の製造方法
JP2019047127A (ja) * 2014-05-08 2019-03-22 株式会社村田製作所 樹脂多層基板

Also Published As

Publication number Publication date
TW200908262A (en) 2009-02-16
US8022553B2 (en) 2011-09-20
KR20080111701A (ko) 2008-12-24
CN101330071B (zh) 2011-03-16
US20110303636A1 (en) 2011-12-15
TWI365522B (en) 2012-06-01
CN101330071A (zh) 2008-12-24
US20080315431A1 (en) 2008-12-25

Similar Documents

Publication Publication Date Title
US8022553B2 (en) Mounting substrate and manufacturing method thereof
US7902660B1 (en) Substrate for semiconductor device and manufacturing method thereof
US8633587B2 (en) Package structure
KR100997199B1 (ko) 전자소자 내장형 인쇄회로기판 제조방법
JP5183949B2 (ja) 半導体装置の製造方法
US9693458B2 (en) Printed wiring board, method for manufacturing printed wiring board and package-on-package
US9345143B2 (en) Method of fabricating a wiring board
TWI418003B (zh) 嵌埋電子元件之封裝結構及其製法
US20080308308A1 (en) Method of manufacturing wiring board, method of manufacturing semiconductor device and wiring board
US9338886B2 (en) Substrate for mounting semiconductor, semiconductor device and method for manufacturing semiconductor device
JP2013162128A (ja) パッケージ−オン−パッケージタイプの半導体パッケージ及びその製造方法
KR20100044084A (ko) 인쇄 배선 보드 및 반도체 패키지와 이들의 제조 방법
JP2008300507A (ja) 配線基板とその製造方法
JP2015106615A (ja) プリント配線板、プリント配線板の製造方法
US10978431B2 (en) Semiconductor package with connection substrate and method of manufacturing the same
JP2009252942A (ja) 部品内蔵配線板、部品内蔵配線板の製造方法
JP2010245509A (ja) 半導体装置
US8322596B2 (en) Wiring substrate manufacturing method
JP2009528707A (ja) 多層パッケージ構造物及びその製造方法
US20160353576A1 (en) Electronic component built-in substrate and electronic device
KR100843705B1 (ko) 금속 범프를 갖는 반도체 칩 패키지 및 그 제조방법
KR102628100B1 (ko) 내장된 칩을 구비하는 반도체 패키지 및 이의 제조 방법
KR101664481B1 (ko) 솔더볼 내부 관통 범핑 구조를 갖는 웨이퍼 및 기판의 접합구조 및 이들의 제조 방법
JP5649771B2 (ja) 部品内蔵配線板
KR101617023B1 (ko) 금속 포스트를 구비하는 인쇄회로기판 및 이의 제조 방법

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110217

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110222

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110520

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20111122