JP4488684B2 - 多層プリント配線板 - Google Patents
多層プリント配線板 Download PDFInfo
- Publication number
- JP4488684B2 JP4488684B2 JP2003064986A JP2003064986A JP4488684B2 JP 4488684 B2 JP4488684 B2 JP 4488684B2 JP 2003064986 A JP2003064986 A JP 2003064986A JP 2003064986 A JP2003064986 A JP 2003064986A JP 4488684 B2 JP4488684 B2 JP 4488684B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- conductor layer
- conductor
- core substrate
- thickness
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/09—Use of materials for the conductive, e.g. metallic pattern
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
- H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49822—Multilayer substrates
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
- H05K1/183—Components mounted in and supported by recessed areas of the printed circuit board
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
- H05K3/4608—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated comprising an electrically conductive base or core
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0556—Disposition
- H01L2224/05568—Disposition the whole external layer protruding from the surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05573—Single external layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01019—Potassium [K]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01025—Manganese [Mn]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01046—Palladium [Pd]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
- H01L2924/097—Glass-ceramics, e.g. devitrified glass
- H01L2924/09701—Low temperature co-fired ceramic [LTCC]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19106—Disposition of discrete passive components in a mirrored arrangement on two different side of a common die mounting substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
- H01L2924/3511—Warping
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0237—High frequency adaptations
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/05—Insulated conductive substrates, e.g. insulated metal substrate
- H05K1/056—Insulated conductive substrates, e.g. insulated metal substrate the metal substrate being covered by an organic insulating layer
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
- H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/0332—Structure of the conductor
- H05K2201/0335—Layered conductors or foils
- H05K2201/0347—Overplating, e.g. for reinforcing conductors or bumps; Plating over filled vias
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/0332—Structure of the conductor
- H05K2201/0335—Layered conductors or foils
- H05K2201/0352—Differences between the conductors of different layers of a multilayer
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/0929—Conductive planes
- H05K2201/09309—Core having two or more power planes; Capacitive laminate of two power planes
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/09536—Buried plated through-holes, i.e. plated through-holes formed in a core before lamination
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/0959—Plated through-holes or plated blind vias filled with insulating material
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/096—Vertically aligned vias, holes or stacked vias
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
- H05K2201/09809—Coaxial layout
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4641—Manufacturing multilayer circuits by laminating two or more circuit boards having integrally laminated metal sheets or special power cores
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は、多層プリント配線板に係り、高周波のＩＣチップ、特に３ＧＨｚ以上の高周波領域でのＩＣチップを実装したとしても誤作動やエラーなどが発生することなく、電気特性や信頼性を向上させることができる多層プリント配線板に関することを提案する。
【０００２】
【従来の技術】
ＩＣチップ用のパッケージを構成するビルドアップ式の多層プリント配線板では、スルーホールが形成されたコア基板の両面もしくは片面に、層間絶縁樹脂を形成し、層間導通のためのバイアホールをレーザもしくはフォトエッチングにより開口させて、層間樹脂絶縁層を形成させる。そのバイアホール上にめっきなどにより導体層を形成し、エッチングなどを経て、パターンを形成し、導体回路を作り出させる。さらに、層間絶縁層と導体層を繰り返し形成させることにより、ビルドアップ多層プリント配線板が得られる。必要に応じて、表層には半田バンプ、外部端子（ＰＧＡ／ＢＧＡなど）を形成させることにより、ＩＣチップを実装することができる基板やパッケージ基板となる。ＩＣチップはＣ４（フリップチップ）実装を行うことにより、ＩＣチップと基板との電気的接続を行っている。
【０００３】
ビルドアップ式の多層プリント配線板の従来技術としては、特許文献１、特許文献２などがある。ともに、スルーホールを充填樹脂で充填されたコア基板上に、ランドが形成されて、両面にバイアホールを有する層間絶縁層を施して、アディテイブ法により導体層を施し、ランドと接続することにより、高密度化、微細配線を形成された多層プリント配線板を得られる。
【０００４】
【特許文献１】
特開平6-260756号公報
【特許文献２】
特開平6-275959号公報
【０００５】
【発明が解決しようとする課題】
しかしながら、ＩＣチップが高周波になるにつれて、誤動作やエラーの発生の頻度が高くなってきた。特に周波数が３ＧＨｚを越えたあたりから、その度合いが高くなってきている。５ＧＨｚを越えると全く動かなくなることもあった。そのために、該ＩＣチップをＣＰＵとして備えるコンピュータで、機能すべきはずの動作、例えば、画像の認識、スイッチの切り替え、外部へのデータの伝達などの所望の機能や動作を行えなくなってしまった。
【０００６】
それらのＩＣチップ、基板をそれぞれ非破壊検査や分解したいところＩＣチップ、基板自体には、短絡やオープンなどの問題は発生しておらず、周波数の小さい（特に１ＧＨｚ未満）ＩＣチップを実装した場合には、誤動作やエラーの発生はなかった。
【０００７】
本発明は、上述した課題を解決するためになされたものであり、その目的とするところは、高周波領域のＩＣチップ、特に３ＧＨｚを越えても誤動作やエラーの発生しないプリント基板もしくはパッケージ基板を構成し得る多層プリント配線板を提案することにある。
【０００８】
【課題を解決するための手段】
発明者らは、上記目的の実現に向け鋭意研究した結果、以下に示す内容を要旨構成とする発明に想到した。すなわち、
本願発明は、コア基板上に、層間絶縁層と導体層が形成されて、バイアホールを介して、電気的な接続を行われる多層プリント配線板において、コア基板の導体層の厚みは、層間絶縁層上の導体層の厚みよりも厚いことを特徴とする多層プリント配線板にある。
【０００９】
第１の効果として、コア基板の電源層の導体層が厚くすることにより、コア基板の強度が増す、それによりコア基板自体を薄くしたとしても、反りや発生した応力を基板自体で緩和することが可能となる。
【００１０】
第２の効果として、導体層を厚くすることにより、導体自体の体積を増やすことができる。その体積を増やすことにより、導体での抵抗が低減することができる。そのため流れる信号線などの電気的な伝達などを阻害しなくなる。従って、伝達される信号などに損失を起こさない。それは、コアとなる部分の基板だけを厚くすることにより、その効果を奏する。
【００１１】
第３の効果として、導体層を電源層として用いることで、ＩＣチップへの電源の供給能力が向上させることができる。また、導体層をアース層として用いることで、ＩＣチップへの信号、電源に重畳するノイズを低減させることができる。その根拠としては、第２の効果で述べた導体の抵抗の低減が、電源の供給も阻害しなくなる。そのため、該多層プリント基板上にＩＣチップを実装したときに、ＩＣチップ〜基板〜電源までのループインダクタンスを低減することができる。そのために、初期動作における電源不足が小さくなるため、電源不足が起き難くなり、そのためにより高周波領域のＩＣチップを実装したとしても、初期起動における誤動作やエラーなどを引き起こすことがない。
【００１２】
また、ＩＣチップ〜基板〜コンデンサもしくは電源層〜電源を経て、ＩＣチップに電源を供給する場合にも、同様の効果を奏する。前述のループインダクタンスを低減することができる。それ故に、コンデンサもしくは誘電体層の電源の供給に損失を起こさない。そもそもＩＣチップは、瞬時的に電力を消費して、複雑な演算処理や動作が行われる。電源層からのＩＣチップへの電力供給により、高周波領域のＩＣチップを実装したとしても、初期動作における電源不足（電圧降下の発生という状況）に対して、大量のコンデンサを実装することなく、電源の供給をすることができる。そもそも高周波領域のＩＣチップを用いるためには初期動作時の電源不足（電圧降下）が発生するが、従来のＩＣチップでは供給されていたコンデンサもしくは誘電体層の容量で足りていた。
【００１３】
特に、コア基板の電源層として用いられる導体層の厚みが、コア基板の片面もしくは両面上の層間絶縁層上に導体層の厚みより、厚いときに、上記の３つの効果を最大限にさせることができるのである。この場合の層間絶縁層上の導体層とは、絶縁層の中に心材を含浸されていない樹脂で形成された層間樹脂絶縁層に、層間を接続させるための非貫通孔であるバイアホールを形成したものにめっき、スパッタなどを経て形成された導体層を主として意味する。これ以外にも特に限定されないがバイアホールを形成されたものであれば、上記の導体層に該当する。
【００１４】
コア基板の電源層は、基板の表層、内層もしくは、その両方に配置させてもよい。内層の場合は、２層以上に渡り多層化してもよい。基本的には、コア基板の電源層は層間絶縁層の導体層よりも厚くなっていれば、その効果を有するのである。
ただ、内層に形成することが望ましい。内層に形成されるとＩＣチップと外部端もしくはコンデンサとの中間に電源層が配置される。そのため、双方の距離が均一であり、阻害原因が少なくなり、電源不足が抑えられるからである。
【００１５】
また、本発明では、コア基板上に、層間絶縁層と導体層が形成されて、バイアホールを介して、電気的な接続を行われる多層プリント配線板において、
コア基板上の導体層の厚みをα１、層間絶縁層上の導体層の厚みをα２に対して、α２＜α１≦４０α２であることを特徴とする多層プリント配線板にある。
【００１６】
α１≦α２の場合は、電源不足に対する効果が全くない。つまり、いいかえると初期動作時に発生する電圧降下に対して、その降下度を抑えるということが明確にならないということである。
α１＞４０α２を＞越えた場合についても検討を行ったが、基本的には電気特性は、４０α２とほぼ同等である。つまり、本願の効果の臨界点であると理解できる。これ以上厚くしても、電気的な効果の向上は望めない。ただ、この厚みを越えると、コア基板の表層に導体層を形成した場合にコア基板と接続を行うランド等が形成するのに困難が生じてしまう。さらに上層の層間絶縁層を形成すると、凹凸が大きくなってしまい、層間絶縁層にうねりを生じてしまうために、インピーダンスを整合することが出来なくなってしまうことがある。しかしながら、その範囲（α１＞４０α２）でも問題がないときもある。
【００１７】
導体層の厚みα１は、１．２α２≦α１≦４０α２であることがさらに望ましい。その範囲であれば、電源不足（電圧降下）によるＩＣチップの誤動作やエラーなどが発生しないことが確認されている。
【００１８】
この場合のコア基板とは、ガラスエポキシ樹脂などの芯材が含浸した樹脂基板、セラミック基板、金属基板、樹脂、セラミック、金属を複合して用いた複合コア基板、それらの基板の内層に（電源用）導体層が設けられた基板、３層以上の多層化した導体層が形成された多層コア基板を用いたもの等をさす。
【００１９】
電源層の導体の厚みを、厚くするために、金属を埋め込まれた基板上に、めっき、スパッタなどの一般的に行われる導体層を形成するプリント配線板の方法で形成したものを用いてもよい。
【００２０】
多層コア基板の場合であれば、コア基板の表層の導体層と内層の導体層をそれぞれ足した厚みが、コアの導体層の厚みとなる。この場合、表層の導体層と内層の導体層とが電気的な接続があり、かつ、２箇所以上での電気的な接続があるものであるときに適用される。つまり、多層化しても、コア基板の導体層の厚みを厚くすることが本質であり、効果自体はなんら変わりないのである。また、パッド、ランド程度の面積であれば、その面積の導体層の厚みは、足した厚みとはならない。導体層とは、電源層あるひはアース層であることが望ましい。
この場合は、３層（表層＋内層）からなるコア基板でもよい。３層以上の多層コア基板でもよい。
必要に応じて、コア基板の内層にコンデンサや誘電体層、抵抗などの部品を埋め込み、形成させた電子部品収納コア基板を用いてもよい。
【００２１】
さらに、コア基板の内層の導体層を厚くしたとき、ＩＣチップの直下に該当の導体層を配置したほうがよい。ＩＣチップの直下に配設させることにより、ＩＣチップと電源層との距離を最短にすることができ、そのために、よりループインダクタンスを低減することができるのである。そのためにより効率よく電源供給がなされることとなり、電圧不足が解消されるのである。このときも、コア基板上の導体層の厚みをα１、層間絶縁層上の導体層の厚みをα２に対して、α２＜α１≦４０α２であることが望ましい。
【００２２】
本願発明でのコア基板とは、以下のように定義される。芯材等が含浸された樹脂などの硬質基材であり、その両面もしくは片面に、芯材などを含まない絶縁樹脂層を用いて、フォトビアもしくはレーザによりバイアホールを形成して、導体層を形成して、層間の電気接続を行うときのものである。相対的に、コア基板の厚みは、樹脂絶縁層の厚みよりも厚い。基本的には、コア基板は電源層を主とする導体層が形成されて、その他信号線などは表裏の接続を行うためだけに形成されている。
【００２３】
なお、同一厚みの材料で形成されたもので、積層された多層プリント配線板であるならば、プリント基板における導体層として電源層を有する層もしくは基板をコア基板として定義される。
【００２４】
更に、多層コア基板は、内層に相対的に厚い導体層を、表層に相対的に薄い導体層を有し、内層の導体層が、主として電源層用の導体層又はアース用の導体層であることが好適である。（相対的に厚い、薄いとは、全ての導体層の厚みを比較して、その傾向がある場合、この場合は、内層は他の導体層と比較すると相対的に厚いということとなり、表層はその逆であると言うことを示している。）
即ち、内層側に厚い導体層を配置させることにより、その厚みを任意に変更したとしても、その内層の導体層を覆うように、樹脂層を形成させることが可能となるため、コアとしての平坦性が得られる。そのため、層間絶縁層の導体層にうねりを生じさせることがない。多層コア基板の表層に薄い導体層を配置しても、内層の導体層と足した厚みでコアの導体層として十分な導体層の厚みを確保することができる。これらを、電源層用の導体層又はアース用の導体層として用いることで、多層プリント配線板の電気特性を改善することが可能になる。
【００２５】
コア基板の内層の導体層の厚みを、層間絶縁層上の導体層よりも厚くする。これにより、多層コア基板の表面に導体層を配置しても、内層の厚い導体層と足すことで、コアの導体層として十分な厚みを確保できる。つまり、大容量の電源が供給されたとしても、問題なく、起動することができるため、誤作動や動作不良を引き起こさない。このときも、コア基板上の導体層の厚みをα１、層間絶縁層上の導体層の厚みをα２に対して、α２＜α１≦４０α２であることが望ましい。
【００２６】
多層コア基板にしたとき、内層の導体層は，導体層の厚みを相対的に厚くし、かつ、電源層として用いて、表層の導体層は、内層の導体層を挟むようにし、形成され、かつ、信号線として用いられている場合であることも望ましい。この構造により、前述の電源強化を図ることができる。
【００２７】
さらに、コア基板内で導体層と導体層との間に信号線を配置することでマイクロストリップ構造を形成させることができるために、インダクタンスを低下させ、インピーダンス整合を取ることができるのである。そのために、電気特性も安定化することができるのである。また、表層の導体層を相対的に薄くすることがさらに望ましい構造となるのである。コア基板は、スルーホールピッチを６００μｍ以下にしてもよい。
【００２８】
多層コア基板は、電気的に接続された金属板の両面に、樹脂層を介在させて内層の導体層が、更に、当該内層の導体層の外側に樹脂層を介在させて表面の導体層が形成されて成ることが好適である。中央部に電気的に隔絶された金属板を配置することで、十分な機械的強度を確保することができる。更に、金属板の両面に樹脂層を介在させて内層の導体層を、更に、当該内層の導体層の外側に樹脂層を介在させて表面の導体層を形成することで、金属板の両面で対称性を持たせ、ヒートサイクル等において、反り、うねりが発生することを防げる。
【００２９】
図２４は、縦軸にＩＣチップへ供給される電圧、横軸には時間経過を示している。図２４は、１ＧＨｚ以上の高周波ＩＣチップ電源用のコンデンサを備えないプリント配線板をモデルにしたものである。線Ａは、１ＧＨｚのＩＣチップへの電圧の経時変化を示したものであり、線Ｂは、３ＧＨｚのＩＣチップへの電圧の経時変化を示したものである。その経時変化は、ＩＣチップが起動し始めたとき、瞬時に大量の電源が必要となる。その供給が不足していると電圧が降下する（Ｘ点、Ｘ'点）。その後、供給する電源が徐々に充足されるので、電圧効果は解消される。しかしながら、電圧が降下したときには、ＩＣチップの誤作動やエラーを引き起こしやすくなる。つまり、電源の供給不足によるＩＣチップの機能が十分に機能、起動しないがために起こる不具合である。この電源不足（電圧降下）はＩＣチップの周波数は増えるにつれて、大きくなってくる。そのために、電圧降下を解消するためには、時間が掛かってしまい、所望の機能、起動を行うために、タイムラグが生じてしまう。
【００３０】
前述の電源不足（電圧降下）を補うために、外部のコンデンサと接続させて、該コンデンサ内に蓄積された電源を放出することにより、電源不足もしくは電圧降下を小さくすることができる。
図２５には、コンデンサを備えたプリント基板をモデルにしたものである。線Ｃは、小容量のコンデンサを実装して、１ＧＨｚのＩＣチップにおける電圧の経時変化を示したものである。コンデンサを実装していない線Ａに比べると電圧降下の度合いが小さくなってきている。さらに、線Ｄは、線Ｃで行ったものに比べて大容量のコンデンサを実装して、線Ｃ同様に経時変化を示したものである。さらに線Ｃと比較しても、電圧降下の度合いが小さくなってきている。それにより、短時間で所望のＩＣチップも機能、起動を行うことができるのである。しかしながら、図２４に示したように、ＩＣチップがより高周波領域になると、より多くのコンデンサ容量が必要になってしまい、そのためにコンデンサの実装する領域を設定する必要となるため、電圧の確保が困難になってしまい、動作、機能を向上することができないし、高密度化という点でも難しくなってしまう。
【００３１】
コア基板の導体層および電源の導体層の厚みα１、層間絶縁層上の導体層の厚みα２としたときグラフを図２６に示す。図２６中に、線Ｃは、小容量のコンデンサを実装して、１ＧＨｚのＩＣチップで、α１＝α２における電圧の経時変化を示している。また、線Ｆは、小容量のコンデンサを実装して、１ＧＨｚのＩＣチップで、α１＝１．５α２における電圧の経時変化を示し、線Ｅは、小容量のコンデンサを実装して、１ＧＨｚのＩＣチップで、α１＝２．０α２における電圧の経時変化を示している。コアの導体層の厚みが厚くなるにつれて、電源不足もしくは電圧降下が小さくなってきている。そのために、ＩＣチップの機能、動作の不具合の発生が少なくなるということがいえる。コア基板の導体層および電源層の導体層の厚みを厚くすることにより、導体層の体積が増すことになる。体積が増すと導体抵抗が低減させるので、伝達される電源における電圧、電流への損失がなくなる。そのために、ＩＣチップ〜電源間での伝達損失が小さくなり、電源の供給が行われるので、誤動作やエラーなどを引き起こさない。この場合は、特に電源層の導体層の厚みによる要因が大きく、コア基板における電源層の導体層の厚みを他の層間絶縁層上の導体回路よりも厚くすることにより、その効果を奏する。
【００３２】
また、コア基板の片面もしくは両面の表層の形成された導体層および電源の導体層を厚くした場合だけでなく、３層以上の多層コア基板にした場合、内層に導体層あるいは内層に電源層用の導体層を形成したコア基板にした場合でも同様の効果を奏することがわかった。つまり、電源不足もしくは電圧降下を小さくする効果があるのである。なお、多層コア基板の場合は、コア基板のすべての層の導体層および電源層の導体層の厚みが、層間絶縁層上の導体層の厚みよりも厚いときでも、コア基板のすべての層の導体層および電源層の導体層の厚みが、層間絶縁層上の導体層の厚みと同等もしくはそれ以下のときでも、全ての層の導体の厚みを足した厚みの総和が、層間絶縁層上の導体層の厚みより、厚くなったときに、その効果を奏する。この場合は、それぞれの導体層の面積の差がない。つまり、ほぼ同一な面積比である場合に、その効果を奏する。例えば、２層の導体層において、片方がベタ層の大面積であるのに対して、もう一方は、バイアホール及びそのランド程度である場合には、もう一方の層の導体層の効果は相殺されてしまう。
【００３３】
さらに、コア基板内にコンデンサや誘電体層、抵抗などの電子部品を内蔵した基板であっても、その効果は顕著に表れる。内蔵させることにより、ＩＣチップとコンデンサもしくは誘電体層との距離を短くすることができる。そのために、ループインダクタンスを低減することができる。電源不足もしくは電圧降下を小さくすることができる。例えば、コンデンサや誘電体層を内蔵したコア基板においても、コアの基板の導体層および電源層の導体層の厚みを層間絶縁層上の導体層の厚みよりも厚くすることにより、メインの電源と内蔵されたコンデンサや誘電体層の電源との双方の導体抵抗を減らすことができるので、伝達損失を低減することができ、コンデンサを内蔵した基板の効果をいっそう発揮されるようになる。
【００３４】
コア基板の材料は、樹脂基板で検証を行ったが、セラミック、金属コア基板でも同様の効果を奏することがわかった。また、導体層の材質も銅からなる金属で行ったが、その他の金属でも、効果が相殺されて、誤動作やエラーが発生が増加するということは確認されていないことから、コア基板の材料の相違もしくは導体層を形成する材質の相違には、その効果の影響はないものと思われる。より望ましいのは、コア基板の導体層と層間絶縁層の導体層とは、同一金属で形成されることである。電気特性、熱膨張係数などの特性や物性が変わらないことから、本願の効果を奏される。
【００３５】
【発明の実施の形態】
【実施例】
[第１実施例]ガラスエポキシ樹脂基板
先ず、本発明の第１実施例に係る多層プリント配線板１０の構成について、図１〜図７を参照して説明する。図６は、該多層プリント配線板１０の断面図を、図７は、図６に示す多層プリント配線板１０にＩＣチップ９０を取り付け、ドータボード９４へ載置した状態を示している。図６に示すように、多層プリント配線板１０では、コア基板３０の表面に導体回路３４、導体層３４Ｐ、裏面に導体回路３４、導体層３４Ｅが形成されている。上側の導体層３４Ｐは、電源用のプレーン層として形成され、下側の導体層３４Ｅは、アース用のプレーン層として形成されている。コア基板３０の表面と裏面とはスルーホール３６を介して接続されている。更に、該導体層３４Ｐ、３４Ｅの上にバイアホール６０及び導体回路５８の形成された層間樹脂絶縁層５０と、バイアホール１６０及び導体回路１５８の形成された層間樹脂絶縁層１５０とが配設されている。該バイアホール１６０及び導体回路１５８の上層にはソルダーレジスト層７０が形成されており、該ソルダーレジスト層７０の開口部７１を介して、バイアホール１６０及び導体回路１５８にバンプ７６Ｕ、７６Ｄが形成されている。
【００３６】
図７中に示すように、多層プリント配線板１０の上面側のハンダバンプ７６Ｕは、ＩＣチップ９０のランド９２へ接続される。更に、チップコンデンサ９８が実装される。一方、下側のハンダバンプ７６Ｄは、ドータボード９４のランド９６へ接続されている。
【００３７】
ここで、コア基板３０上の導体層３４Ｐ、３４Ｅは、厚さ１〜２５０μｍに形成され、層間樹脂絶縁層５０上の導体回路５８及び層間樹脂絶縁層１５０上の導体回路１５８は５〜２５μｍ（望ましい範囲１０〜２０μｍ）に形成されている。
【００３８】
第１実施例の多層プリント配線板では、コア基板３０の電源層（導体層）３４Ｐ、導体層３４Ｅが厚くなることにより、コア基板の強度が増す、それによりコア基板自体の厚みを薄くしたとしても、反りや発生した応力を基板自体で緩和することが可能となる。
【００３９】
また、導体層３４Ｐ、３４Ｅを厚くすることにより、導体自体の体積を増やすことができる。その体積を増やすことにより、導体での抵抗が低減することができる。
【００４０】
更に、導体層３４Ｐを電源層として用いることで、ＩＣチップ９０への電源の供給能力が向上させることができる。そのため、該多層プリント基板上にＩＣチップを実装したときに、ＩＣチップ〜基板〜電源までのループインダクタンスを低減することができる。そのために、初期動作における電源不足が小さくなるため、電源不足が起き難くなり、そのためにより高周波領域のＩＣチップを実装したとしても、初期起動における誤動作やエラーなどを引き起こすことがない。更に、導体層３４Ｅをアース層として用いることで、ＩＣチップの信号、電力供給にノイズが重畳しなくなり、誤動作やエラーを防ぐことができる。
【００４１】
引き続き、図６を参照して上述した多層プリント配線板１０の製造方法について図１〜図５を参照して説明する。
（第１実施例−１）
Ａ．層間樹脂絶縁層の樹脂フィルムの作製ビスフェノールＡ型エポキシ樹脂（エポキシ当量４５５、油化シェルエポキシ社製エピコート１００１）２９重量部、クレゾールノボラック型エポキシ樹脂（エポキシ当量２１５、大日本インキ化学工業社製 エピクロンＮ−６７３）３９重量部、トリアジン構造含有フェノールノボラック樹脂（フェノール性水酸基当量１２０、大日本インキ化学工業社製 フェノライトＫＡ−７０５２）３０重量部をエチルジグリコールアセテート２０重量部、ソルベントナフサ２０重量部に攪拌しながら加熱溶解させ、そこへ末端エポキシ化ポリブタジエンゴム（ナガセ化成工業社製 デナレックスＲ−４５ＥＰＴ）１５重量部と２−フェニル−４、５−ビス（ヒドロキシメチル）イミダゾール粉砕品１．５重量部、微粉砕シリカ２．５重量部、シリコン系消泡剤０．５重量部を添加しエポキシ樹脂組成物を調製した。
得られたエポキシ樹脂組成物を厚さ３８μｍのＰＥＴフィルム上に乾燥後の厚さが５０μｍとなるようにロールコーターを用いて塗布した後、８０〜１２０℃で１０分間乾燥させることにより、層間樹脂絶縁層用樹脂フィルムを作製した。
【００４２】
Ｂ．樹脂充填材の調製
ビスフェノールＦ型エポキシモノマー（油化シェル社製、分子量：３１０、ＹＬ９８３Ｕ）１００重量部、表面にシランカップリング剤がコーティングされた平均粒径が１．６μｍで、最大粒子の直径が１５μｍ以下のＳｉＯ2 球状粒子（アドテック社製、ＣＲＳ １１０１−ＣＥ）１７０重量部およびレベリング剤（サンノプコ社製 ペレノールＳ４）１．５重量部を容器にとり、攪拌混合することにより、その粘度が２３±１℃で４４〜４９Ｐａ・ｓの樹脂充填材を調製した。なお、硬化剤として、イミダゾール硬化剤（四国化成社製、２Ｅ４ＭＺ−ＣＮ）６．５重量部を用いた。充填材用樹脂としては、他のエポキシ樹脂（例えば、ビスフェノールＡ型、ノボラック型など）、ポリイミド樹脂、フェノール樹脂などの熱硬化性樹脂を用いてもよい。
【００４３】
Ｃ．多層プリント配線板の製造
（１）厚さ０．２〜０．８ｍｍのガラスエポキシ樹脂またはＢＴ（ビスマレイミドトリアジン）樹脂からなる絶縁性基板３０の両面に５〜２５０μｍの銅箔３２がラミネートされている銅張積層板３０Ａを出発材料とした（図１（Ａ））。まず、この銅張積層板をドリル削孔し、無電解めっき処理および電解めっき処理を施し、パターン状にエッチングすることにより、基板の両面に導体回路３４、導体層３４Ｐ、３４Ｅとスルーホール３６を形成した（図１（Ｂ））。
【００４４】
（２）スルーホール３６および下層導体回路３４を形成した基板３０を水洗いし、乾燥した後、ＮａＯＨ（１０ｇ／ｌ）、ＮａＣｌＯ2 （４０ｇ／ｌ）、Ｎａ3 ＰＯ4 （６ｇ／ｌ）を含む水溶液を黒化浴（酸化浴）とする黒化処理、および、ＮａＯＨ（１０ｇ／ｌ）、ＮａＢＨ4 （６ｇ／ｌ）を含む水溶液を還元浴とする還元処理を行い、そのスルーホール３６内に粗化面３６αを形成すると共に、導体回路３４、導体層３４Ｐ、３４Ｅの全表面に粗化面３４αを形成した（図１（Ｃ））。
【００４５】
（３）上記Ｂに記載した樹脂充填材を調製した後、下記の方法により調製後２４時間以内に、スルーホール３６内、および、基板の導体回路非形成部に樹脂充填材４０の層を形成した（図１（Ｄ））。
即ち、スルーホールおよび導体回路非形成部に相当する部分が開口した版を有する樹脂充填用マスクを基板上に載置し、スキージを用いてスルーホール内、凹部となっている下層導体回路非形成部、および、下層導体回路の外縁部に樹脂充填材を充填し、１００℃／２０分の条件で乾燥させた。
【００４６】
（４）上記（３）の処理を終えた基板の片面を、＃６００のベルト研磨紙（三共理化学製）を用いたベルトサンダー研磨により、導体層３４Ｐ、３４Ｅの外縁部やスルーホール３６のランドの外縁部に樹脂充填材４０が残らないように研磨し、次いで、上記ベルトサンダー研磨による傷を取り除くため、導体層３４Ｐ、３４Ｅの全表面（スルーホールのランド表面を含む）にバフ研磨を行った。このような一連の研磨を基板の他方の面についても同様に行った。次いで、１００℃で１時間、１５０℃で１時間の加熱処理を行って樹脂充填材４０を硬化した（図２（Ａ））。
【００４７】
このようにして、スルーホール３６や導体回路非形成部に形成された樹脂充填材４０の表層部および導体層３４Ｐ、３４Ｅの表面を平坦化し、樹脂充填材４０と導体層３４Ｐ、３４Ｅの側面とが粗化面を介して強固に密着し、またスルーホール３６の内壁面と樹脂充填材とが粗化面を介して強固に密着した基板を得た。即ち、この工程により、樹脂充填材の表面と下層導体回路の表面とが略同一平面となる。
コア基板の導体層の厚みはコア基板の導体層の厚みは１〜２５０μｍの間で形成されて、コア基板上に形成された電源層の導体層の厚みは、１〜２５０μｍの間で形成された。このとき、実施例１−１では、銅箔の厚み４０μｍのものを用いて、コア基板の導体層の厚みは３０μｍ、コア基板上に形成された電源層の導体層の厚みは３０μｍであった。しかしながら、導体層の厚みは上記厚みの範囲を超えてもよい。
【００４８】
（５）上記基板を水洗、酸性脱脂した後、ソフトエッチングし、次いで、エッチング液を基板の両面にスプレイで吹きつけて、導体回路３４、導体層３４Ｐ、３４Ｅの表面とスルーホール３６のランド表面と内壁とをエッチングすることにより、導体回路の全表面に粗化面３６βを形成した（図２（Ｂ））。エッチング液としては、イミダゾール銅（ＩＩ）錯体１０重量部、グリコール酸７．３重量部、塩化カリウム５重量部からなるエッチング液（メック社製、メックエッチボンド）を使用した。
【００４９】
（６）基板の両面に、Ａで作製した基板より少し大きめの層間樹脂絶縁層用樹脂フィルム５０γを基板上に載置し、圧力０．４５ＭＰａ、温度８０℃、圧着時間１０秒の条件で仮圧着して裁断した後、さらに、以下の方法により真空ラミネーター装置を用いて貼り付けることにより層間樹脂絶縁層を形成した（図２（Ｃ））。すなわち、層間樹脂絶縁層用樹脂フィルムを基板上に、真空度６７Ｐａ、圧力０．４７ＭＰａ、温度８５℃、圧着時間６０秒の条件で本圧着し、その後、１７０℃で４０分間熱硬化させた。
【００５０】
（７）次に、層間樹脂絶縁層上に、厚さ１．２ｍｍの貫通孔が形成されたマスクを介して、波長１０．４μｍのＣＯ2 ガスレーザにて、ビーム径４．０ｍｍ、トップハットモード、パルス幅８．１μ秒、マスクの貫通孔の径１．０ｍｍ、１ショットの条件で層間樹脂絶縁層２に、直径６０〜１００μｍの間でのバイアホール用開口５０ａを形成した（図２（Ｄ））。今回は直径６０μｍと７５μｍで形成した。
【００５１】
（８）バイアホール用開口６を形成した基板を、６０ｇ／ｌの過マンガン酸を含む８０℃の溶液に１０分間浸漬し、層間樹脂絶縁層２の表面に存在するエポキシ樹脂粒子を溶解除去することにより、バイアホール用開口５０ａの内壁を含む層間樹脂絶縁層５０の表面に粗化面５０αを形成した（図２（Ｅ））。
【００５２】
（９）次に、上記処理を終えた基板を、中和溶液（シプレイ社製）に浸漬してから水洗いした。
さらに、粗面化処理（粗化深さ３μｍ）した該基板の表面に、パラジウム触媒を付与することにより、層間樹脂絶縁層の表面およびバイアホール用開口の内壁面に触媒核を付着させた。すなわち、上記基板を塩化パラジウム（ＰｂＣｌ2 ）と塩化第一スズ（ＳｎＣｌ2 ）とを含む触媒液中に浸漬し、パラジウム金属を析出させることにより触媒を付与した。
【００５３】
（１０）次に、以下の組成の無電解銅めっき水溶液中に、触媒を付与した基板を浸漬して、粗面全体に厚さ０．３〜３．０μｍの無電解銅めっき膜を形成し、バイアホール用開口５０ａの内壁を含む層間樹脂絶縁層５０の表面に無電解銅めっき膜５２が形成された基板を得た（図３（Ａ））。
〔無電解めっき水溶液〕
ＮｉＳＯ4 ０．００３ ｍｏｌ／ｌ
酒石酸 ０．２００ ｍｏｌ／ｌ
硫酸銅 ０．０３２ ｍｏｌ／ｌ
ＨＣＨＯ ０．０５０ ｍｏｌ／ｌ
ＮａＯＨ ０．１００ ｍｏｌ／ｌ
α、α′−ビピリジル １００ ｍｇ／ｌ
ポリエチレングリコール（ＰＥＧ） ０．１０ ｇ／ｌ
〔無電解めっき条件〕
３４℃の液温度で４５分
【００５４】
（１１）無電解銅めっき膜５２が形成された基板に市販の感光性ドライフィルムを張り付け、マスクを載置して、１１０ｍＪ／ｃｍ2 で露光し、０．８％炭酸ナトリウム水溶液で現像処理することにより、厚さ２５μｍのめっきレジスト５４を設けた（図３（Ｂ））。
【００５５】
（１２）ついで、基板を５０℃の水で洗浄して脱脂し、２５℃の水で水洗後、さらに硫酸で洗浄してから、以下の条件で電解めっきを施し、めっきレジスト５４非形成部に、厚さ２０μｍの電解銅めっき膜５６を形成した（図３（Ｃ））。
〔電解めっき液〕
硫酸 ２．２４ ｍｏｌ／ｌ
硫酸銅 ０．２６ ｍｏｌ／ｌ
添加剤 １９．５ ｍｌ／ｌ
（アトテックジャパン社製、カパラシドＧＬ）
〔電解めっき条件〕
電流密度 １ Ａ／ｄｍ2
時間 ６５ 分
温度 ２２±２ ℃
【００５６】
（１３）さらに、めっきレジスト３を５％ＫＯＨで剥離除去した後、そのめっきレジスト下の無電解めっき膜を硫酸と過酸化水素との混合液でエッチング処理して溶解除去し、独立の導体回路５８及びバイアホール６０とした（図３（Ｄ））。
【００５７】
（１４）ついで、上記（５）と同様の処理を行い、導体回路５８及びバイアホール６０の表面に粗化面５８α、６０αを形成した。上層の導体回路５８の厚みは１５μｍの厚みであった（図４（Ａ））。ただし、上層の導体回路の厚みは、５〜２５μｍの間で形成してもよい。
【００５８】
（１５）上記（６）〜（１４）の工程を繰り返すことにより、さらに上層の導体回路を形成し、多層配線板を得た（図４（Ｂ））。
【００５９】
（１６）次に、ジエチレングリコールジメチルエーテル（ＤＭＤＧ）に６０重量％の濃度になるように溶解させた、クレゾールノボラック型エポキシ樹脂（日本化薬社製）のエポキシ基５０％をアクリル化した感光性付与のオリゴマー（分子量：４０００）４５．６７重量部、メチルエチルケトンに溶解させた８０重量％のビスフェノールＡ型エポキシ樹脂（油化シェル社製、商品名：エピコート１００１）１６．０重量部、イミダゾール硬化剤（四国化成社製、商品名：２Ｅ４ＭＺ−ＣＮ）１．６重量部、感光性モノマーである２官能アクリルモノマー（日本化薬社製、商品名：Ｒ６０４）４．５重量部、同じく多価アクリルモノマー（共栄化学社製、商品名：ＤＰＥ６Ａ）１．５重量部、分散系消泡剤（サンノプコ社製、Ｓ−６５）０．７１重量部を容器にとり、攪拌、混合して混合組成物を調製し、この混合組成物に対して光重合開始剤としてベンゾフェノン（関東化学社製）１．８重量部、光増感剤としてのミヒラーケトン（関東化学社製）０．２重量部、を加えることにより、粘度を２５℃で２．０Ｐａ・ｓに調整したソルダーレジスト組成物を得た。
なお、粘度測定は、Ｂ型粘度計（東京計器社製、ＤＶＬ−Ｂ型）で６０ｍｉｎ-1の場合はローターＮｏ．４、６ｍｉｎ-1の場合はローターＮｏ．３によった。
【００６０】
（１７）次に、多層配線基板の両面に、上記ソルダーレジスト組成物７０を２０μｍの厚さで塗布し、７０℃で２０分間、７０℃で３０分間の条件で乾燥処理を行った後（図４（Ｃ））、ソルダーレジスト開口部のパターンが描画された厚さ５ｍｍのフォトマスクをソルダーレジスト層７０に密着させて１０００ｍＪ／ｃｍ2 の紫外線で露光し、ＤＭＴＧ溶液で現像処理し、２００μｍの直径の開口７１を形成した（図５（Ａ））。
そして、さらに、８０℃で１時間、１００℃で１時間、１２０℃で１時間、１５０℃で３時間の条件でそれぞれ加熱処理を行ってソルダーレジスト層を硬化させ、開口を有し、その厚さが１５〜２５μｍのソルダーレジストパターン層を形成した。上記ソルダーレジスト組成物としては、市販のソルダーレジスト組成物を使用することもできる。
【００６１】
（１８）次に、ソルダーレジスト層７０を形成した基板を、塩化ニッケル（２．３×１０-1ｍｏｌ／ｌ）、次亜リン酸ナトリウム（２．８×１０-1ｍｏｌ／ｌ）、クエン酸ナトリウム（１．６×１０-1ｍｏｌ／ｌ）を含むｐＨ＝４．５の無電解ニッケルめっき液に２０分間浸漬して、開口部７１に厚さ５μｍのニッケルめっき層７２を形成した。さらに、その基板をシアン化金カリウム（７．６×１０-3ｍｏｌ／ｌ）、塩化アンモニウム（１．９×１０-1ｍｏｌ／ｌ）、クエン酸ナトリウム（１．２×１０-1ｍｏｌ／ｌ）、次亜リン酸ナトリウム（１．７×１０-1ｍｏｌ／ｌ）を含む無電解金めっき液に８０℃の条件で７．５分間浸漬して、ニッケルめっき層７２上に、厚さ０．０３μｍの金めっき層７４を形成した（図５（Ｂ））。ニッケル−金層以外にも、スズ、貴金属層（金、銀、パラジウム、白金など）の単層を形成してもよい。
【００６２】
（１９）この後、基板のＩＣチップを載置する面のソルダーレジスト層７０の開口７１に、スズ−鉛を含有するはんだペーストを印刷し、さらに他方の面のソルダーレジスト層の開口にスズ−アンチモンを含有するはんだペーストを印刷した後、２００℃でリフローすることによりはんだバンプ（はんだ体）を形成し、はんだバンプ７６Ｕ、７６Ｄを有する多層プリント配線板を製造した（図６）。
【００６３】
半田バンプ７６Ｕを介してＩＣチップ９０を取り付け、チップコンデンサ９８を実装する。そして、半田バンプ７６Ｄを介してドータボード９４へ取り付ける（図７）。
【００６４】
（第１実施例−２）
図６を参照して上述した第１実施例−１と同様であるが以下の様に製造した。
コア基板の導体層の厚み：５５μｍ コア基板の電源層の厚み：５５μｍ
層間絶縁層の導体層の厚み：１５μｍ
【００６５】
（第１実施例−３）
第１実施例−１と同様であるが、以下のように製造した。
コア基板の導体層の厚み：７５μｍ コア基板の電源層の厚み：７５μｍ
層間絶縁層の導体層の厚み：１５μｍ
【００６６】
（第１実施例−４）
第１実施例と同様であるが、以下のように製造した。
コア基板の導体層の厚み：１８０μｍ コア基板の電源層の厚み：１８０μｍ
層間絶縁層の導体層の厚み：６μｍ
【００６７】
（第１実施例−５）
第１実施例と同様であるが、以下のように製造した。
コア基板の導体層の厚み：１８μｍ コア基板の電源層の厚み：１８μｍ
層間絶縁層の導体層の厚み：１５μｍ
【００６８】
なお、第１実施例において、１＜（コア基板の電源層の導体層の厚み／層間絶縁層の導体層の厚み）≦４０のものを適合例として、（コア基板の電源層の導体層の厚み／層間絶縁層の導体層の厚み）≦１を比較例とした。また、（コア基板の電源層の導体層の厚み／層間絶縁層の導体層の厚み）＞４０のものを参考例とした。
【００６９】
[第２実施例]セラミック基板
第２実施例に係る多層プリント配線板について説明する。
図６を参照して上述した第１実施例では、コア基板が絶縁樹脂で形成されていた。これに対して、第２実施例では、コア基板がセラミック、ガラス、ＡＬＮ、ムライトなどからなる無機系硬質基板であるが、他の構成は図６を参照して上述した第１実施例と同様であるため、図示及び説明は省略する。
【００７０】
第２実施例の多層プリント配線板においても、コア基板３０上の導体層３４Ｐ、３４Ｐ及びコア基板内の導体層２４は、銅、タングステムなどの金属で形成され、層間樹脂絶縁層５０上の導体回路５８及び層間樹脂絶縁層１５０上の導体回路１５８は銅で形成されている。この第２実施例においても第１実施例と同様な効果を得ている。このとき、コア基板の導体層の厚み、コア基板の電源層の厚み、層間絶縁層の厚みも第１実施例と同様に形成された。また、第２実施例において、１＜（コア基板の電源層の導体層の厚み／層間絶縁層の導体層の厚み）≦４０のものを適合例として、（コア基板の電源層の導体層の厚み／層間絶縁層の導体層の厚み）≦１を比較例とした。また、（コア基板の電源層の導体層の厚み／層間絶縁層の導体層の厚み）＞４０のものを参考例とした。
【００７１】
（第２実施例−１）
上述した第２実施例と同様であるが以下の様に製造した。
コア基板の導体層の厚み：３０μｍ コア基板の電源層の厚み：３０μｍ
層間絶縁層の導体層の厚み：１５μｍ
【００７２】
（第２実施例−２）
上述した第２実施例と同様であるが以下の様に製造した。
コア基板の導体層の厚み：５０μｍ コア基板の電源層の厚み：５０μｍ
層間絶縁層の導体層の厚み：１５μｍ
【００７３】
（第２実施例−３）
上述した第２実施例と同様であるが以下の様に製造した。
コア基板の導体層の厚み：７５μｍ コア基板の電源層の厚み：７５μｍ
層間絶縁層の導体層の厚み：１５μｍ
【００７４】
（第２実施例−４）
上述した第２実施例と同様であるが以下の様に製造した。
コア基板の導体層の厚み：１８０μｍ コア基板の電源層の厚み：１８０μｍ
層間絶縁層の導体層の厚み：６μｍ
【００７５】
[第３実施例]金属コア基板
図８及び図９を参照して第３実施例に係る多層プリント配線板について説明する。
図６を参照して上述した第１実施例では、コア基板が樹脂板で形成されていた。これに対して、第３実施例では、コア基板が金属板から成る。
【００７６】
図８は、第３実施例に係る多層プリント配線板１０の断面図を、図９は、図８に示す多層プリント配線板１０にＩＣチップ９０を取り付け、ドータボード９４へ載置した状態を示している。図８に示すように、多層プリント配線板１０では、コア基板３０は金属板からなり、電源層として用いられる。コア基板３０の両面には、バイアホール６０及び導体回路５８が配置された層間樹脂絶縁層５０が形成され、層間樹脂絶縁層５０の上には、バイアホール１６０及び導体回路１５８が配置された層間樹脂絶縁層１５０が形成されている。コア基板３０の通孔３３内には、スルーホール３６が形成され、バイアホールの両端には蓋めっき層３７が配置されている。該バイアホール１６０及び導体回路１５８の上層にはソルダーレジスト層７０が形成されており、該ソルダーレジスト層７０の開口部７１を介して、バイアホール１６０及び導体回路１５８にバンプ７６Ｕ、７６Ｄが形成されている。
【００７７】
図９中に示すように、多層プリント配線板１０の上面側のハンダバンプ７６Ｕは、ＩＣチップ９０のランド９２へ接続される。更に、チップコンデンサ９８が実装される。一方、下側のハンダバンプ７６Ｄは、ドータボード９４のランド９６へ接続されている。
【００７８】
ここで、コア基板３０は、２００〜６００μｍに形成されている。金属板の厚みは、１５〜３００μｍの間で形成された。層間絶縁層の導体層の厚みは、５〜２５μｍの間で形成してもよい。しかしながら、金属層の厚みは上述の範囲を超えてもよい。
この第３実施例においても、第１実施例と同様な効果を得ている。
【００７９】
（第３実施例−１）
図８を参照して上述した第３実施例と同様であるが以下のように設定した。
コア基板の厚み：５５０μｍ コア基板の電源層の厚み：３５μｍ
層間絶縁層の導体層の厚み：１５μｍ
【００８０】
（第３実施例−２）
第３実施例と同様であるが以下のように設定した。
コア基板の厚み：６００μｍ コア基板の電源層の厚み：５５μｍ
層間絶縁層の導体層の厚み：１５μｍ
【００８１】
（第３実施例−３）
第３実施例と同様であるが以下のように設定した。
コア基板の厚み：５５０μｍ コア基板の電源層の厚み：１００μｍ
層間絶縁層の導体層の厚み：１０μｍ
【００８２】
（第３実施例−４）
第３実施例と同様であるが以下のように設定した。
コア基板の厚み：５５０μｍ コア基板の電源層の厚み：１８０μｍ
層間絶縁層の導体層の厚み：６μｍ
【００８３】
（第３実施例−５）
第３実施例と同様であるが以下のように設定した。
コア基板の厚み：５５０μｍ コア基板の電源層の厚み：２４０μｍ
層間絶縁層の導体層の厚み：６μｍ
【００８４】
なお、第３実施例において、１＜（コア基板の電源層の導体層の厚み／層間絶縁層の導体層の厚み）≦４０のものを適合例として、（コア基板の電源層の導体層の厚み／層間絶縁層の導体層の厚み）≦１を比較例とした。また、（コア基板の電源層の導体層の厚み／層間絶縁層の導体層の厚み）＞４０のものを参考例とした。
【００８５】
[第４実施例]多層コア基板
図１０及び図１１を参照して第４実施例に係る多層プリント配線板について説明する。
図６を参照して上述した第１実施例では、コア基板が単板で形成されていた。これに対して、第４実施例では、コア基板が積層板からなり、積層板内に導体層が設けられている。
【００８６】
図１０は、第４実施例に係る多層プリント配線板１０の断面図を、図１１は、図１０に示す多層プリント配線板１０にＩＣチップ９０を取り付け、ドータボード９４へ載置した状態を示している。図１０に示すように、多層プリント配線板１０では、コア基板３０の表面及び裏面に導体回路３４、導体層３４Ｐが形成され、コア基板３０内に導体層２４が形成されている。導体層３４Ｐ及び導体層２４は、電源用のプレーン層として形成されている。導体層３４Ｐと導体層２４とは導電ポスト２６により接続されている。（この場合の導電ポストとは、スルーホール、非貫通孔などのバイアホール（含むブラインドスルーホール、ブラインドバイアホール）スルーホールもしくはバイアホール導電性材料で充填したもの意味する。）更に、該導体層３４Ｐの上にバイアホール６０及び導体回路５８の形成された層間樹脂絶縁層５０と、バイアホール１６０及び導体回路１５８の形成された層間樹脂絶縁層１５０とが配置されている。該バイアホール１６０及び導体回路１５８の上層にはソルダーレジスト層７０が形成されており、該ソルダーレジスト層７０の開口部７１を介して、バイアホール１６０及び導体回路１５８にバンプ７６Ｕ、７６Ｄが形成されている。
【００８７】
図１１中に示すように、多層プリント配線板１０の上面側のハンダバンプ７６Ｕは、ＩＣチップ９０のランド９２へ接続される。更に、チップコンデンサ９８が実装される。一方、下側のハンダバンプ７６Ｄは、ドータボード９４のランド９６へ接続されている。
【００８８】
ここで、コア基板３０上の導体回路３４、導体層３４Ｐ、３４Ｐ及びコア基板内の導体層２４が形成され、層間樹脂絶縁層５０上の導体回路５８及び層間樹脂絶縁層１５０上の導体回路１５８が形成されている。コア基板の導体層３４Ｐおよび導体層２４の厚みはコア基板の導体層の厚みは１〜２５０μｍの間で形成されて、コア基板上に形成された電源層としての役目を果たすの導体層の厚みは、１〜２５０μｍの間で形成された。この場合の導体層の厚みは、コア基板の電源層の厚みの総和である。内層である導体層３４、表層である導体層２４、その双方を足したものであるという意味である。信号線の役目を果たしているものとを足すことではない。この第４実施例においても、３層の導体層３４Ｐ、３４Ｐ、２４の厚みを合わせることで、第１実施例と同様な効果を得ている。電源層の厚みは上述の範囲を超えてもよい。
なお、第４実施例において、１＜（コア基板の電源層の導体層の厚みの総和／層間絶縁層の導体層の厚み）≦４０のものを適合例として、（コア基板の電源層の導体層の厚みの総和／層間絶縁層の導体層の厚み）≦１を比較例とした。（コア基板の電源層の導体層の厚みの総和／層間絶縁層の導体層の厚み）＞４０のものを参考例とした。
【００８９】
（第４実施例−１）
図１０を参照して上述した第４実施例と同様であるが以下のように設定した。
コア基板の導体層（電源層）の厚み：１５μｍ
中間導体層（電源層）の厚み：２０μｍ
コア基板の電源層の厚みの和：５０μｍ
層間絶縁層の導体層の厚み：１５μｍ
【００９０】
（第４実施例−２）
第４実施例と同様であるが、以下のように製造した。
コア基板の導体層（電源層）の厚み：２０μｍ
中間導体層（電源層）の厚み：２０μｍ
コア基板の電源層の厚みの和：６０μｍ
層間絶縁層の導体層の厚み：１５μｍ
【００９１】
（第４実施例−３）
第４実施例と同様であるが、以下のように製造した。
コア基板の導体層（電源層）の厚み：２５μｍ
中間導体層（電源層）の厚み：２５μｍ
コア基板の電源層の厚みの和：７５μｍ
層間絶縁層の導体層の厚み：１５μｍ
【００９２】
（第４実施例−４）
第４実施例と同様であるが、以下のように製造した。
コア基板の導体層（電源層）の厚み：５０μｍ
中間導体層（電源層）の厚み：１００μｍ
コア基板の電源層の厚みの和：２００μｍ
層間絶縁層の導体層の厚み：１０μｍ
【００９３】
（第４実施例−５）
第４実施例と同様であるが、以下のように製造した。
コア基板の導体層（電源層）の厚み：５５μｍ
中間導体層（電源層）の厚み：２５０μｍ
コア基板の電源層の厚みの和：３６０μｍ
層間絶縁層の導体層の厚み：１２μｍ
【００９４】
（第４実施例−６）
第４実施例と同様であるが、以下のように製造した。
コア基板の導体層（電源層）の厚み：５５μｍ
中間導体層（電源層）の厚み：２５０μｍ
コア基板の電源層の厚みの和：３６０μｍ
層間絶縁層の導体層の厚み：９μｍ
【００９５】
[第５実施例] 多層コア基板
図１２〜図２０を参照して本発明の第５実施例に係る多層プリント配線板について説明する。
先ず、第５実施例に係る多層プリント配線板１０の構成について、図１９、図２０を参照して説明する。図１９は、該多層プリント配線板１０の断面図を、図２０は、図１９に示す多層プリント配線板１０にＩＣチップ９０を取り付け、ドータボード９４へ載置した状態を示している。図１９に示すように、多層プリント配線板１０では多層コア基板３０を用いている。多層コア基板３０の表面側に導体回路３４、導体層３４Ｐ、裏面に導体回路３４、導体層３４Ｅが形成されている。上側の導体層３４Ｐは、電源用のプレーン層として形成され、下側の導体層３４Ｅは、アース用のプレーン層として形成されている。更に、多層コア基板３０の内部の表面側に、内層の導体回路１６、導体層１６Ｅ、裏面に導体回路１６、導体層１６Ｐが形成されている。上側の導体層１６Ｅは、アース用のプレーン層として形成され、下側の導体層１６Ｐは、電源用のプレーン層として形成されている。電源用のプレーン層との接続は、スルーホールやバイアホールにより行われる。プレーン層は、片側だけの単層であっても、２層以上に配置したものでもよい。２層〜４層で形成されることが望ましい。４層以上では電気的な特性の向上が確認されていないことからそれ以上多層にしてもその効果は４層と同等程度である。特に、２層で形成されることが、多層コア基板の剛性整合という点において基板の伸び率が揃えられるので反りが出にくいからである。多層コア基板３０の中央には、電気的に隔絶された金属板１２が収容されている。（該金属板１２は、心材としての役目も果たしているが、スルーホールやバイアホールなどどの電気な接続がされていない。主として、基板の反りに対する剛性を向上させているのである。）該金属板１２に、絶縁樹脂層１４を介して表面側に、内層の導体回路１６、導体層１６Ｅ、裏面に導体回路１６、導体層１６Ｐが、更に、絶縁樹脂層１８を介して表面側に導体回路３４、導体層３４Ｐが、裏面に導体回路３４、導体層３４Ｅが形成されている。多層コア基板３０は、スルーホール３６を介して表面側と裏面側との接続が取られている。
【００９６】
多層コア基板３０の表面の導体層３４Ｐ、３４Ｅの上には、バイアホール６０及び導体回路５８の形成された層間樹脂絶縁層５０と、バイアホール１６０及び導体回路１５８の形成された層間樹脂絶縁層１５０とが配設されている。該バイアホール１６０及び導体回路１５８の上層にはソルダーレジスト層７０が形成されており、該ソルダーレジスト層７０の開口部７１を介して、バイアホール１６０及び導体回路１５８にバンプ７６Ｕ、７６Ｄが形成されている。
【００９７】
図２０中に示すように、多層プリント配線板１０の上面側のハンダバンプ７６Ｕは、ＩＣチップ９０のランド９２へ接続される。更に、チップコンデンサ９８が実装される。一方、下側の外部端子７６Ｄは、ドータボード９４のランド９６へ接続されている。この場合における外部端子とは、ＰＧＡ、ＢＧＡ，半田バンプ等を指している。
【００９８】
ここで、コア基板３０表層の導体層３４Ｐ、３４Ｅは、厚さ１０〜６０μｍに形成され、内層の導体層１６Ｐ、１６Ｅは、厚さ１０〜２５０μｍに形成され、層間樹脂絶縁層５０上の導体回路５８及び層間樹脂絶縁層１５０上の導体回路１５８は１０〜２５μｍに形成されている。
【００９９】
第５実施例の多層プリント配線板では、コア基板３０の表層の電源層（導体層）３４Ｐ、導体層３４、内層の電源層（導体層）１６Ｐ、導体層１６Ｅおよび金属板１２を厚くすることにより、コア基板の強度が増す。それによりコア基板自体を薄くしたとしても、反りや発生した応力を基板自体で緩和することが可能となる。
【０１００】
また、導体層３４Ｐ、３４Ｅ、導体層１６Ｐ、１６Ｅを厚くすることにより、導体自体の体積を増やすことができる。その体積を増やすことにより、導体での抵抗を低減することができる。
【０１０１】
更に、導体層３４Ｐ、１６Ｐを電源層として用いることで、ＩＣチップ９０への電源の供給能力が向上させることができる。そのため、該多層プリント基板上にＩＣチップを実装したときに、ＩＣチップ〜基板〜電源までのループインダクタンスを低減することができる。そのために、初期動作における電源不足が小さくなるため、電源不足が起き難くなり、そのためにより高周波領域のＩＣチップを実装したとしても、初期起動における誤動作やエラーなどを引き起こすことがない。更に、導体層３４Ｅ、１６Ｅをアース層として用いることで、ＩＣチップの信号、電力供給にノイズが重畳しなくなり、誤動作やエラーを防ぐことができる。コンデンサを実装することにより、コンデンサ内の蓄積されている電源を補助的に用いることができるので、電源不足を起しにくくなる。特に、ＩＣチップの直下に配設させることにより、その効果（電源不足を起しにくくする）は顕著によくなる。その理由として、ＩＣチップの直下であれば、多層プリント配線板での配線長を短くすることができるからである。
【０１０２】
第５実施例では、多層コア基板３０は、内層に厚い導体層１６Ｐ、１６Ｅを、表面に薄い導体層３４Ｐ、３４Ｅを有し、内層の導体層１６Ｐ、１６Ｅと表面の導体層３４Ｐ、３４Ｅとを電源層用の導体層、アース用の導体層として用いる。即ち、内層側に厚い導体層１６Ｐ、１６Ｅを配置しても、導体層を覆う樹脂層が形成されている。そのために、導体層が起因となって凹凸を相殺させることで多層コア基板３０の表面を平坦にすることができる。このため、層間絶縁層５０、１５０の導体層５８、１５８にうねりを生じせしめないように、多層コア基板３０の表面に薄い導体層３４Ｐ、３４Ｅを配置しても、内層の導体層１６Ｐ、１６Ｅと足した厚みでコアの導体層として十分な厚みを確保することができる。うねりが生じないために、層間絶縁層上の導体層のインピーダンスに不具合が起きない。導体層１６Ｐ、３４Ｐを電源層用の導体層として、導体層１６Ｅ、３４Ｅをアース用の導体層として用いることで、多層プリント配線板の電気特性を改善することが可能になる。
【０１０３】
更に、コア基板内で導体層３４Ｐと導体層１６Ｐとの間の信号線１６（導体層１６Ｅと同層）を配置することでマイクロストリップ構造を形成させることができる。同様に、導体層１６Ｅと導体層３４Ｅとの間の信号線１６（導体層１６Ｐと同層）を配置することでマイクロストリップ構造を形成させることができる。マイクロストリップ構造を形成させることにより、インダクタンスも低下し、インピーダンス整合を取ることができるのである。そのために、電気特性も安定化することができる。
【０１０４】
即ち、コア基板の内層の導体層１６Ｐ、１６Ｅの厚みを、層間絶縁層５０、１５０上の導体層５８、１５８よりも厚くする。これにより、多層コア基板３０の表面に薄い導体層３４Ｅ、３４Ｐを配置しても、内層の厚い導体層１６Ｐ、１６Ｅと足すことで、コアの導体層として十分な厚みを確保できる。その比率は、１＜（コアの内層の導体層／層間絶縁層の導体層）≦４０であることが望ましい。１．２≦（コアの内層の導体層／層間絶縁層の導体層）≦３０であることがさらに望ましい。
【０１０５】
多層コア基板３０は、電気的に隔絶された金属板１２の両面に、樹脂層１４を介在させて内層の導体層１６Ｐ、１６Ｅが、更に、当該内層の導体層１６Ｐ、１６Ｅの外側に樹脂層１８を介在させて表面の導体層３４Ｐ、３４Ｅが形成されて成る。中央部に電気的に隔絶された金属板１２を配置することで、十分な機械的強度を確保することができる。更に、金属板１２の両面に樹脂層１４を介在させて内層の導体層１６Ｐ、１６Ｅを、更に、当該内層の導体層１６Ｐ、１６Ｅの外側に樹脂層１８を介在させて表面の導体層３４Ｐ、３４Ｅを形成することで、金属板１２の両面で対称性を持たせ、ヒートサイクル等において、反り、うねりが発生することを防げる。
【０１０６】
図２１は、第５実施例の改変例を示している。この改変例では、ＩＣチップ９０の直下にコンデンサ９８を配置してある。このため、ＩＣチップ９０とコンデンサ９８との距離が近く、ＩＣチップ９０へ供給する電源の電圧降下を防ぐことができる。
【０１０７】
引き続き、図１９に示す多層プリント配線板１０の製造方法について図１２〜図１８を参照して説明する。
（１）金属層の形成
図１２（Ａ）に示す厚さ５０〜４００μｍの間の内層金属層（金属板）１２に、表裏を買通する開口１２ａを設ける（図１２（Ｂ））。金属層の材質としては、銅、ニッケル、亜鉛、アルミニウム、鉄などの金属が配合されているものを用いることができる。開口１２ａは、パンチング、エッチング、ドリリング、レーザなどによって穿設する。場合によっては、開口１２ａを形成した金属層１２の全面に電解めっき、無電解めっき、置換めっき、スパッタによって、金属膜１３を被覆してもよい（図１２（Ｃ））。なお、金属板１２は、単層でも、２層以上の複数層でもよい。また、金属膜１３は、開口１２ａの角部において、曲面を形成するほうが望ましい。それにより、応力の集中するポイントがなくなり、その周辺でのクラックなどの不具合が引き起こしにくい。
【０１０８】
（２）内層絶縁層の形成
金属層１２の全体を覆い、開口１２ａ内を充填するために、絶縁樹脂を用いる。形成方法としては、例えば、厚み３０〜２００μｍ程度のＢステージ状の樹脂フィルムを金属板１２で挟んでから、熱圧着してから硬化させ絶縁樹脂層１４を形成することができる（図１２（Ｄ））。場合によっては、塗布、塗布とフィルム圧着の混合、もしくは閑口部分だけを塗布して、その後、フィルムで形成してもよい。
材料としては、ポリイミド樹脂、エポキシ樹脂、フェノール樹脂、ＢＴ樹脂等の熱硬化性樹脂をガラスクロス等の心材に含浸させたプリプレグを用いることが望ましい。それ以外にも樹脂を用いてもよい。
【０１０９】
（３）金属箔の貼り付け
樹脂層１４で覆われた金属層１２の両面に、内層金属層１６αを形成させる（図１２（Ｅ））。その一例として、厚み１２〜２７５μｍの金属箔を積層させた。金属箔を形成させる以外の方法として、片面銅張積層板を積層させる。金属箔上に、めっきなどで形成される。
【０１１０】
（４）内層金属層の回路形成
２層以上にしてもよい。アディティブ法により金属層を形成してもよい。
テンティング法、エッチング工程等を経て、内層金属層１６αから内層導体層１６、１６Ｐ、１６Ｅを形成させた（図１２（Ｆ））。このときの内層導体層の厚みは、１０〜２５０μｍで形成させた。しかしながら、上述の範囲を超えてもよい。
【０１１１】
（５）外層絶縁層の形成
内層導体層１６、１６Ｐ、１６Ｅの全体を覆い、および外層金属その回路間の隙間を充填するために、絶縁樹脂を用いる。形成方法としては、例えば、厚み３０〜２００μｍ程度のＢステージ状の樹脂フィルムを金属板で挟んでから、熱圧着してから硬化させ、外層絶縁樹脂層１８を形成する（図１３（Ａ））。場合によっては、塗布、塗布とフィルム圧着の混合、もしくは開口部分だけを塗布して、その後、フィルムで形成してもよい。加圧することで表面を平坦にすることができる。
【０１１２】
（６）最外層の金属箔の貼り付け
外層絶縁樹脂層１８で覆われた基板の両面に、最外層の金属層３４βを形成させる（図１３（Ｂ））。その一例として、厚み１０〜２７５μｍの金属箔を積層させる。金属箔を形成させる以外の方法として、片面銅張積層板を積層させる。金属箔上に、めっきなどで２層以上にしてもよい。アディティブ法により金属層を形成してもよい。
【０１１３】
（７）スルーホール形成
基板の表裏を貫通する開口径５０〜４００μｍのスルーホール用通孔３６αを形成する（図１３（Ｃ））。形成方法としては、ドリル、レーザもしくはレーザとドリルの複合により形成させる（最外層の絶縁層の開口をレーザで行い、場合によっては、そのレーザでの開口をターゲットマークとして用いて、その後、ドリルで開口して貫通させる）。形状としては、直線状の側壁を有するものであることが望ましい。場合によっては、テーパ状であってもよい。
【０１１４】
スルーホールの導電性を確保するために、スルーホール用通孔３６α内にめっき膜２２を形成し、表面を粗化した後（図１３（Ｄ））、充填樹脂２３を充填することが望ましい（図１３（Ｅ））。充填樹脂としては、電気的な絶縁されている樹脂材料、（例えば 樹脂成分、硬化剤、粒子等が含有されているもの）、金属粒子による電気的な接続を行っている導電性材料（例えば、金、銅などの金属粒子、樹脂材料、硬化剤などが含有されているもの。）のいずれかを用いることができる。
めっきとしては、電解めっき、無電解めっき、パネルめっき（無電解めっきと電解めっき）などを用いることができる。金属としては、銅、ニッケル、コバルト、リン、等が含有してもので形成されるのである。めっき金属の厚みとしては、５〜３０μｍの間で形成されることが望ましい。
【０１１５】
スルーホール用通孔３６α内に充填する充填樹脂２３は、樹脂材料、硬化剤、粒子などからなるものを絶縁材料を用いることが望ましい。粒子としては、シリカ、アルミナなどの無機粒子、金、銀、銅などの金属粒子、樹脂粒子などの単独もしくは複合で配合させる。粒径が０．１〜５μｍのものを同一径もしくは、複合径のもの混ぜたものを用いることができる。樹脂材料としては、エポキシ樹脂（例えば、ビスフェノール型エポキシ樹脂、ノボラック型エポキシ樹脂など）、フェノール樹脂などの熱硬化性樹脂、感光性を有する紫外線硬化樹脂、熱可塑性樹脂などが単一もしくは混合したものを用いることができる。硬化剤としては、イミダゾール系硬化剤、アミン系硬化剤などを用いることができる。それ以外にも、硬化安定剤、反応安定剤、粒子等を含まれていてもよい。導電性材料を用いてもよい。この場合は、金属粒子、樹脂成分、硬化剤などからなるものが導電性材料である導電性ペーストとなる。場合によっては、半田、絶縁樹脂などの絶縁材料の表層に導電性を有する金属膜を形成したものなどを用いてもよい。めっきでスルーホール用通孔３６α内を充填することも可能である。導電性ペーストは硬化収縮がなされるので、表層に凹部を形成してしまうことがあるからである。
【０１１６】
（８）最外層の導体回路の形成
全体にめっき膜を被覆することで、スルーホール３６の直上に蓋めっき２５を形成してもよい（図１４（Ａ））。その後、テンティング法、エッチング工程等を経て、外層の導体回路３４、３４Ｐ、３４Ｅを形成する（図１４（Ｂ））。これにより、多層コア基板３０を完成する。
このとき、図示されていないが多層コア基板の内層の導体層１６等との電気接続を、バイアホールやブラインドスルーホール、ブラインドバイアホールにより行ってもよい。
【０１１７】
その後の製造方法は、図１（Ｃ）〜図５を参照して上述した第１実施例と同様に、多層コア基板３０に層間樹脂絶縁層５０、１５０、導体回路５８、１５８を形成する。
【０１１８】
（９）導体回路３４を形成した多層コア基板３０を黒化処理、および、還元処理を行い、導体回路３４、導体層３４Ｐ、３４Ｅの全表面に粗化面３４βを形成する（図１４（Ｃ））。
【０１１９】
（１０）多層コア基板３０の導体回路非形成部に樹脂充填材４０の層を形成する（図１５（Ａ））。
【０１２０】
（１１）上記処理を終えた基板の片面を、ベルトサンダー等の研磨により、導体層３４Ｐ、３４Ｅの外縁部に樹脂充填材４０が残らないように研磨し、次いで、上記研磨による傷を取り除くため、導体層３４Ｐ、３４Ｅの全表面（スルーホールのランド表面を含む）にバフ等でさらに研磨を行った。このような一連の研磨を基板の他方の面についても同様に行った。次いで、１００℃で１時間、１５０℃で１時間の加熱処理を行って樹脂充填材４０を硬化した（図１５（Ｂ））。
また、導体回路間の樹脂充填を行わなくてもよい。この場合は、層間絶縁層などの樹脂層で絶縁層の形成と導体回路間の充填を行う。
【０１２１】
（１２）上記多層コア基板３０に、エッチング液を基板の両面にスプレイで吹きつけて、導体回路３４、導体層３４Ｐ、３４Ｅの表面とスルーホール３６のランド表面と内壁とをエッチング等により、導体回路の全表面に粗化面３６βを形成した（図１５（Ｃ））。
【０１２２】
（１３）多層コア基板３０の両面に、層間樹脂絶縁層用樹脂フィルム５０γを基板上に載置し、仮圧着して裁断した後、さらに、真空ラミネーター装置を用いて貼り付けることにより層間樹脂絶縁層を形成した（図１６（Ａ））。
【０１２３】
（１４）次に、層間樹脂絶縁層上に、厚さ１．２ｍｍの貫通孔が形成されたマスクを介して、波長１０．４μｍのＣＯ2 ガスレーザにて、ビーム径４．０ｍｍ、トップハットモード、パルス幅７．９μ秒、マスクの貫通孔の径１．０ｍｍ、１ショットの条件で層間樹脂絶縁層２に、直径８０μｍのバイアホール用開口５０ａを形成した（図１６（Ｂ））。
【０１２４】
（１５）多層コア基板３０を、６０ｇ／ｌの過マンガン酸を含む８０℃の溶液に１０分間浸漬し、バイアホール用開口５０ａの内壁を含む層間樹脂絶縁層５０の表面に粗化面５０αを形成した（図１５（Ｃ））。粗化面は０．１〜５μｍの間で形成した。
【０１２５】
（１６）次に、上記処理を終えた多層コア基板３０を、中和溶液（シプレイ社製）に浸漬してから水洗いした。さらに、粗面化処理（粗化深さ３μｍ）した該基板の表面に、パラジウム触媒を付与することにより、層間樹脂絶縁層の表面およびバイアホール用開口の内壁面に触媒核を付着させた。
【０１２６】
（１７）次に、無電解銅めっき水溶液中に、触媒を付与した基板を浸漬して、粗面全体に厚さ０．６〜３．０μｍの無電解銅めっき膜を形成し、バイアホール用開口５０ａの内壁を含む層間樹脂絶縁層５０の表面に無電解銅めっき膜５２が形成された基板を得る（図１５（Ｄ））。
【０１２７】
（１８）無電解銅めっき膜５２が形成された基板に市販の感光性ドライフィルムを張り付け、マスクを載置して、現像処理することにより、めっきレジスト５４を設けた（図１７（Ａ））。めっきレジストの厚みは、１０〜３０μｍの間を用いた。
【０１２８】
（１９）ついで、多層コア基板３０に電解めっきを施し、めっきレジスト５４非形成部に、厚さ５〜２０μｍの電解銅めっき膜５６を形成した（図１７（Ｂ））。
【０１２９】
（２０）さらに、めっきレジストを５％程度のＫＯＨで剥離除去した後、そのめっきレジスト下の無電解めっき膜を硫酸と過酸化水素との混合液でエッチング処理して溶解除去し、独立の導体回路５８及びバイアホール６０とした（図１７（Ｃ））。
【０１３０】
（２１）ついで、上記（１２）と同様の処理を行い、導体回路５８及びバイアホール６０の表面に粗化面５８α、６０αを形成した。上層の導体回路５８の厚みは５〜２５μｍで形成された。今回の厚みは１５μｍの厚みであった（図１７（Ｄ））。
【０１３１】
（２２）上記（１４）〜（２１）の工程を繰り返すことにより、さらに上層の導体回路を形成し、多層配線板を得た（図１８（Ａ））。
【０１３２】
（２３）次に、多層配線基板の両面に、ソルダーレジスト組成物７０を１２〜３０μｍの厚さで塗布し、７０℃で２０分間、７０℃で３０分間の条件で乾燥処理を行った後（図１８（Ｂ））、ソルダーレジスト開口部のパターンが描画された厚さ５ｍｍのフォトマスクをソルダーレジスト層７０に密着させて１０００ｍＪ／ｃｍ2 の紫外線で露光し、ＤＭＴＧ溶液で現像処理し、２００μｍの直径の開口７１を形成した（図１８（Ｃ））。
そして、さらに、８０℃で１時間、１００℃で１時間、１２０℃で１時間、１５０℃で３時間の条件でそれぞれ加熱処理を行ってソルダーレジスト層を硬化させ、開口を有し、その厚さが１０〜２５μｍのソルダーレジストパターン層を形成した。
【０１３３】
（２４）次に、ソルダーレジスト層７０を形成した基板を、無電解ニッケルめっき液に浸漬して、開口部７１に厚さ５μｍのニッケルめっき層７２を形成した。さらに、その基板を無電解金めっき液に浸漬して、ニッケルめっき層７２上に、厚さ０．０３μｍの金めっき層７４を形成した（図１８（Ｄ））。ニッケル−金層以外にも、スズ、貴金属層（金、銀、パラジウム、白金など）の単層を形成してもよい。
【０１３４】
（２５）この後、基板のＩＣチップを載置する面のソルダーレジスト層７０の開口７１に、スズ−鉛を含有する半田ペーストを印刷し、さらに他方の面のソルダーレジスト層の開口にスズ−アンチモンを含有する半田ペーストを印刷した後、２００℃でリフローすることにより外部端子を形成し、はんだバンプを有する多層プリント配線板を製造した（図１９）。
【０１３５】
半田バンプ７６Ｕを介してＩＣチップ９０を取り付け、チップコンデンサ９８を実装する。そして、外部端子７６Ｄを介してドータボード９４へ取り付ける（図２０）。
また、第５実施例において、１＜（コア基板の電源層の厚み／層間絶縁層の導体層の厚み）≦４０のものを適合例として、（コア基板の電源層の厚み／層間絶縁層の導体層の厚み）≦１を比較例とした。（コア基板の電源層の厚み／層間絶縁層の導体層の厚み）＞４０のものを参考例とした。
【０１３６】
（第５実施例−１）
図１９を参照して上述した第５実施例と同様であるが以下のように設定した。
コア基板の内層の導体層の厚み：５０μｍ 表層の導体層の厚み：２０μｍ
コア基板の導体回路の厚みの和：１００μｍ
層間絶縁層の導体層の厚み：１５μｍ
内層の導体層と表層の導体層で、電源層の役目を果たした。しかしながら、表層の導体層の面積は、ランド程度のものであったので、内層の導体層と比較すると面積が小さかったので、電源を降下させる効果は相殺されてしまった。そのために、コア基板の導体層の厚みの和は、内層の２層の導体層を足したものである。
【０１３７】
（第５実施例−２）
内層の導体層と表層の導体層で、電源層の役目を果たした。表層、内層の各一層ずつでのスルーホールにより、電気的な接続がなされた。
コア基板の内層の導体層の厚み：６０μｍ 外層の導体層の厚み：２０μｍ
コア基板の導体回路の厚みの和：８０μｍ
層間絶縁層の導体層の厚み：１５μｍ
内層の導体層と表層の導体層で、各１層ずつ電源層の役目を果たした。表層の導体層の面積は、内層の導体層の面積同じだった。電源を降下させる効果を有する。そのために、コア基板の導体層の厚みの和は、内層の導体層と表層の導体層を足したものである。
【０１３８】
（第５実施例−３）
内層の導体層と表層の導体層で、電源層の役目を果たした。表層、内層の各一層ずつでのスルーホールにより、電気的な接続がなされた。
コア基板の内層の導体層の厚み：７５μｍ 外層の導体層の厚み：２０μｍ
コア基板の導体回路の厚みの和：１５０μｍ
層間絶縁層の導体層の厚み：１５μｍ
内層の導体層と表層の導体層で、電源層の役目を果たした。しかしながら、表層の導体層の面積は、ランド程度のものであったので、内層の導体層と比較すると面積が小さかったので、電源を降下させる効果は相殺されてしまった。そのために、コア基板の導体層の厚みの和は、内層１層の導体層の厚みである。
【０１３９】
（第５実施例−４）
第５実施例−３と同様であるが、以下のように製造した。
コア基板の内層の導体層（電源層）の厚み：２００μｍ
表層の導体層（電源層）の厚み：２０μｍ
コア基板の導体回路の厚みの和：２００μｍ
層間絶縁層の導体層の厚み：１０μｍ
コア基板の導体回路の厚みの和は、内層の層の導体層を足したものである。
【０１４０】
（第５実施例−５）
第５実施例−３と同様であるが、以下のように製造した。
コア基板の内層の導体層（電源層）の厚み：２４０μｍ
表層の導体層（電源層）の厚み：２０μｍ
コア基板の導体回路の厚みの和：２４０μｍ
層間絶縁層の導体層の厚み：８μｍ
コア基板の導体回路の厚みの和は、内層の層の導体層を足したものである。
【０１４１】
（第５実施例−６）
第５実施例−２と同様であるが、以下のように製造した。
コア基板の内層の導体層（電源層）の厚み：２５０μｍ
表層の導体層（電源層）の厚み：２５μｍ
コア基板の導体回路の厚みの和：３００μｍ
層間絶縁層の導体層の厚み：７．５μｍ
【０１４２】
[第６実施例]コンデンサ内蔵コア基板
図２２及び図２３を参照して第６実施例に係る多層プリント配線板について説明する。
第６実施例の多層プリント配線板では、コア基板３０にチップコンデンサ２０が内蔵されている。
【０１４３】
図２２は、第６実施例に係る多層プリント配線板１０の断面図を、図２３は、図２２に示す多層プリント配線板１０にＩＣチップ９０を取り付けた状態を示している。図２２に示すように、多層プリント配線板１０では、コア基板３０が樹脂基板３０Ａ及び樹脂層３０Ｂからなる。樹脂基板３０Ａにはコンデンサ２０を収容するための開口３１ａが設けられている。コンデンサ２０の電極は、樹脂層３０Ｂに設けられたバイアホール３３により接続が取られている。コア基板３０の上面には、導体回路３４及び電源層を形成する導体層３４Ｐが形成され、また、コア基板３０の両面には、バイアホール６０及び導体回路５８が配置された層間樹脂絶縁層５０が形成されている。コア基板３０には、スルーホール３６が形成されている。層間樹脂絶縁層５０の上層にはソルダーレジスト層７０が形成されており、該ソルダーレジスト層７０の開口部７１を介して、バイアホール１６０及び導体回路１５８にバンプ７６Ｕ、７６Ｄが形成されている。
【０１４４】
図２３中に示すように、多層プリント配線板１０の上面側のハンダバンプ７６Ｕは、ＩＣチップ９０のランド９２へ接続される。更に、チップコンデンサ９８が実装される。一方、下側のハンダバンプへの接続用の導電性接続ピン９９が取り付けられている。
【０１４５】
ここで、導体層３４Ｅは、３０μｍに形成されている。この第６実施例においては、コア基板３０内にコンデンサ２０を内蔵するため、第１実施例を上回る効果が得られる。
【０１４６】
（第６実施例−１）
図２２を参照して上述した第６実施例と同様であるが以下のように設定した。
コア基板の導体層の厚み：３０μｍ コア基板の電源層の厚み：３０μｍ
層間絶縁層の導体層の厚み：１５μｍ
【０１４７】
（第６実施例−２）
第６実施例と同様であるが以下のように設定した。
コア基板の導体層の厚み：５５μｍ コア基板の電源層の厚み：５５μｍ
層間絶縁層の導体層の厚み：１５μｍ
【０１４８】
（第６実施例−３）
コア基板の導体層の厚み：７５μｍ コア基板の電源層の厚み：７５μｍ
層間絶縁層の導体層の厚み：１５μｍ
【０１４９】
（第６実施例−４）
第６実施例−１と同様であるが以下のように設定した。
コア基板の導体層（電源層）の厚み：１８０μｍ
層間絶縁層の導体層の厚み：６．０μｍ
【０１５０】
（比較例）
第１実施例〜第５実施例において、（コア基板の電源層の厚み／層間絶縁層の導体層の厚み）≦１を比較例とした。その実例として、コア基板の電源層の厚み：１５μｍ、層間絶縁層の導体層の厚み：１５μｍに設定した。
【０１５１】
（参考例）
第１実施例〜第５実施例において、（コア基板の電源層の厚み／層間絶縁層の導体層の厚み）≦４０を参とした。その実例として、コア基板の電源層の厚み：４１５μｍ、層間絶縁層の導体層の厚み：１０μｍに設定した。
参考例とは、適合例と同様な効果を得ることができるが、それ以外で不具合が発生する恐れがあり、適合例よりも若干適合されないというものである。
【０１５２】
それぞれの実施例と比較例と参考例の基板に周波数３．１ＧＨｚのＩＣチップを実装して、同じ量の電源を供給して、起動させたときの電圧の降下した量を測定した。このときの電圧降下量での平均値を示した。電源電圧１．０Ｖのときの変動した電圧降下量の平均値である。
また、それぞれの実施例と比較例と参考例のバイアス高温高湿条件（１３０、湿度８５ｗｔ％、２Ｖ印加）下における信頼性試験を行った。試験時間は、１００ｈｒ、３００ｈｒ、５００ｈｒ、１０００ｈｒで行い、ＩＣの誤動作の有無、コアの導体層のビア接続オープンの有無についてそれそれ実施例および比較例について検証をした。この結果を図２７、図２８中の図表に表す。
さらに、導体層の厚みについても検証を行った。横軸に（コアの電源層厚み／層間絶縁層厚みの比）を設定し、縦軸に最大電圧降下量（Ｖ）を設定してシュミレートした結果を図２９に示した。
【０１５３】
すべての実施例、比較例、参考例の測定結果を基に行っている。それ以外については、シュミレートで作成した。
【０１５４】
図２７、図２８より、適合例で作成したものはＩＣチップの誤動作やオープンなどなりにくい。つまり、電気接続性と信頼性が確保される。
比較例では、ＩＣチップの誤動作を引き起こしてしまうため、電気接続性に問題があるし、導体の厚みが薄いため、信頼性試験下で発生した応力を緩衝できず、ビア接続部での剥がれが生じてしまった。そのために、信頼性が低下してしまった。しかしながら、コア基板の電源層の厚み／層間絶縁層の導体層の厚みの比１．２を越えると、その効果が現れてくる。
コア基板の電源層の厚み／層間絶縁層の導体層の厚み比４０を越えると（参考例）、上層の導体回路における不具合（例えば、上層の導体回路への応力の発生やうねりによる密着性の低下を引き起こしてしまう等）のため、信頼性が低下してしまった。通常は問題ないが、材料等の要因によっては、その傾向が現れてしまうことがある。
試験の結果からも電気特性を満たすのは、１＜（コア基板の電源層の厚み／層間絶縁層の導体層の厚み）である。また、電気特性と信頼性の要因を満たすのは、１＜（コア基板の導体層の厚み／層間絶縁層の厚み）≦４０ということになる。
【０１５５】
図２７、図２８の結果により、この場合、電源電圧１．０Ｖのとき、変動許容範囲±１０％であれば、電圧の挙動が安定していることになり、ＩＣチップの誤動作などを引き起こさない。つまり、この場合、電圧降下量が０．１Ｖ以内であれば、電圧降下によるＩＣチップへの誤動作等を引き起こさないことになる。０．０９Ｖ以下であれば、安定性が増すことになる。それ故に、（コア基板の電源層の厚み／層間絶縁層の厚み）の比が１．２を越えるの良いのである。さらに、１．２≦（コア基板の電源層の厚み／層間絶縁層の厚み）≦４０の範囲であれば、数値が減少傾向にあるため、その効果が得やすいということとなる。また、４０＜（コア基板の電源層の厚み／層間絶縁層の厚み）という範囲では、電圧降下量が上昇していることから、コア部分でのビア剥離などが原因で電圧供給に問題が起こっていることとなる。材料等の選定でビア剥離を抑えれれば、上記問題は解決される。通常使用する範囲では問題にならない。
更に、５．０＜（コア基板の電源層の厚み／層間絶縁層の厚み）≦４０未満であれば、電圧降下量がほぼ同じであることから、安定しているということとなる。つまり、この範囲が、最も望ましい比率範囲であるということが言える。
【０１５６】
【発明の効果】
本願発明により、ＩＣチップ〜基板〜電源の導体における抵抗を低減させることができ、伝達損失が低減される。そのために、伝達される信号や電源が所望の能力が発揮される。そのために、ＩＣチップの機能、動作などが正常に作動するために、誤作動やエラーを発生することがない。ＩＣチップ〜基板〜アースの導体における抵抗を低減させることができ、信号線、電源線でのノイズの重畳を軽減し、誤作動やエラーを防ぐことができる。
また、本願発明により、ＩＣチップの初期起動時に発生する電源不足（電圧降下）の度合いを小さくなることもわかり、高周波領域のＩＣチップ、特に３ＧＨｚ以上のＩＣチップを実装したとしても、問題なく起動することができることが分かった。そのため、電気的な特性や電気接続性をも向上させることができるのである。
さらに、プリント基板の回路内での抵抗を従来のプリント基板に比べても、小さくすることができる。そのために、バイアスを付加して、高温高湿下で行う信頼性試験（高温高湿バイアス試験）を行っても、破壊する時間も長くなるので、信頼性も向上することができる。
【図面の簡単な説明】
【図１】本発明の第１実施例の多層プリント配線板を製造方法を示す工程図である。
【図２】第１実施例の多層プリント配線板を製造方法を示す工程図である。
【図３】第１実施例の多層プリント配線板を製造方法を示す工程図である。
【図４】第１実施例の多層プリント配線板を製造方法を示す工程図である。
【図５】第１実施例の多層プリント配線板を製造方法を示す工程図である。
【図６】第１実施例に係る多層プリント配線板の断面図である。
【図７】第１実施例に係る多層プリント配線板にＩＣチップを載置した状態を示す断面図である。
【図８】第３実施例に係る多層プリント配線板の断面図である。
【図９】第３実施例に係る多層プリント配線板にＩＣチップを載置した状態を示す断面図である。
【図１０】第４実施例に係る多層プリント配線板の断面図である。
【図１１】第４実施例に係る多層プリント配線板にＩＣチップを載置した状態を示す断面図である。
【図１２】本発明の第５実施例の多層プリント配線板を製造方法を示す工程図である。
【図１３】第５実施例の多層プリント配線板を製造方法を示す工程図である。
【図１４】第５実施例の多層プリント配線板を製造方法を示す工程図である。
【図１５】第５実施例の多層プリント配線板を製造方法を示す工程図である。
【図１６】第５実施例の多層プリント配線板を製造方法を示す工程図である。
【図１７】第５実施例の多層プリント配線板を製造方法を示す工程図である。
【図１８】第５実施例の多層プリント配線板を製造方法を示す工程図である。
【図１９】第５実施例に係る多層プリント配線板の断面図である。
【図２０】第５実施例に係る多層プリント配線板にＩＣチップを載置した状態を示す断面図である。
【図２１】第５実施例の変形例に係る多層プリント配線板にＩＣチップを載置した状態を示す断面図である。
【図２２】第６実施例に係る多層プリント配線板の断面図である。
【図２３】第６実施例に係る多層プリント配線板にＩＣチップを載置した状態を示す断面図である。
【図２４】ＩＣチップの動作中における電圧変化を示したグラフである。
【図２５】ＩＣチップの動作中における電圧変化を示したグラフである。
【図２６】ＩＣチップの動作中における電圧変化を示したグラフである。
【図２７】実施例と比較例との試験結果を示す図表である。
【図２８】実施例と比較例との試験結果を示す図表である。
【図２９】（コアの電源層厚み／層間絶縁層厚みの比）に対する最大電圧降下量（Ｖ）をシュミレートした結果を示したグラフである。
【符号の説明】
１２ 金属層（金属板）
１４ 樹脂層
１６ 導体回路
１６Ｐ 導体層
１６Ｅ 導体層
１８ 樹脂層
３０ 基板
３２ 銅箔
３４ 導体回路
３４Ｐ 導体層
３４Ｅ 導体層
３６ スルーホール
４０ 樹脂充填層
５０ 層間樹脂絶縁層
５８ 導体回路
６０ バイアホール
７０ ソルダーレジスト層
７１ 開口
７６Ｕ、７６Ｄ 半田バンプ
９０ ＩＣチップ
９４ ドータボード
９８ チップコンデンサ
【発明の属する技術分野】
この発明は、多層プリント配線板に係り、高周波のＩＣチップ、特に３ＧＨｚ以上の高周波領域でのＩＣチップを実装したとしても誤作動やエラーなどが発生することなく、電気特性や信頼性を向上させることができる多層プリント配線板に関することを提案する。
【０００２】
【従来の技術】
ＩＣチップ用のパッケージを構成するビルドアップ式の多層プリント配線板では、スルーホールが形成されたコア基板の両面もしくは片面に、層間絶縁樹脂を形成し、層間導通のためのバイアホールをレーザもしくはフォトエッチングにより開口させて、層間樹脂絶縁層を形成させる。そのバイアホール上にめっきなどにより導体層を形成し、エッチングなどを経て、パターンを形成し、導体回路を作り出させる。さらに、層間絶縁層と導体層を繰り返し形成させることにより、ビルドアップ多層プリント配線板が得られる。必要に応じて、表層には半田バンプ、外部端子（ＰＧＡ／ＢＧＡなど）を形成させることにより、ＩＣチップを実装することができる基板やパッケージ基板となる。ＩＣチップはＣ４（フリップチップ）実装を行うことにより、ＩＣチップと基板との電気的接続を行っている。
【０００３】
ビルドアップ式の多層プリント配線板の従来技術としては、特許文献１、特許文献２などがある。ともに、スルーホールを充填樹脂で充填されたコア基板上に、ランドが形成されて、両面にバイアホールを有する層間絶縁層を施して、アディテイブ法により導体層を施し、ランドと接続することにより、高密度化、微細配線を形成された多層プリント配線板を得られる。
【０００４】
【特許文献１】
特開平6-260756号公報
【特許文献２】
特開平6-275959号公報
【０００５】
【発明が解決しようとする課題】
しかしながら、ＩＣチップが高周波になるにつれて、誤動作やエラーの発生の頻度が高くなってきた。特に周波数が３ＧＨｚを越えたあたりから、その度合いが高くなってきている。５ＧＨｚを越えると全く動かなくなることもあった。そのために、該ＩＣチップをＣＰＵとして備えるコンピュータで、機能すべきはずの動作、例えば、画像の認識、スイッチの切り替え、外部へのデータの伝達などの所望の機能や動作を行えなくなってしまった。
【０００６】
それらのＩＣチップ、基板をそれぞれ非破壊検査や分解したいところＩＣチップ、基板自体には、短絡やオープンなどの問題は発生しておらず、周波数の小さい（特に１ＧＨｚ未満）ＩＣチップを実装した場合には、誤動作やエラーの発生はなかった。
【０００７】
本発明は、上述した課題を解決するためになされたものであり、その目的とするところは、高周波領域のＩＣチップ、特に３ＧＨｚを越えても誤動作やエラーの発生しないプリント基板もしくはパッケージ基板を構成し得る多層プリント配線板を提案することにある。
【０００８】
【課題を解決するための手段】
発明者らは、上記目的の実現に向け鋭意研究した結果、以下に示す内容を要旨構成とする発明に想到した。すなわち、
本願発明は、コア基板上に、層間絶縁層と導体層が形成されて、バイアホールを介して、電気的な接続を行われる多層プリント配線板において、コア基板の導体層の厚みは、層間絶縁層上の導体層の厚みよりも厚いことを特徴とする多層プリント配線板にある。
【０００９】
第１の効果として、コア基板の電源層の導体層が厚くすることにより、コア基板の強度が増す、それによりコア基板自体を薄くしたとしても、反りや発生した応力を基板自体で緩和することが可能となる。
【００１０】
第２の効果として、導体層を厚くすることにより、導体自体の体積を増やすことができる。その体積を増やすことにより、導体での抵抗が低減することができる。そのため流れる信号線などの電気的な伝達などを阻害しなくなる。従って、伝達される信号などに損失を起こさない。それは、コアとなる部分の基板だけを厚くすることにより、その効果を奏する。
【００１１】
第３の効果として、導体層を電源層として用いることで、ＩＣチップへの電源の供給能力が向上させることができる。また、導体層をアース層として用いることで、ＩＣチップへの信号、電源に重畳するノイズを低減させることができる。その根拠としては、第２の効果で述べた導体の抵抗の低減が、電源の供給も阻害しなくなる。そのため、該多層プリント基板上にＩＣチップを実装したときに、ＩＣチップ〜基板〜電源までのループインダクタンスを低減することができる。そのために、初期動作における電源不足が小さくなるため、電源不足が起き難くなり、そのためにより高周波領域のＩＣチップを実装したとしても、初期起動における誤動作やエラーなどを引き起こすことがない。
【００１２】
また、ＩＣチップ〜基板〜コンデンサもしくは電源層〜電源を経て、ＩＣチップに電源を供給する場合にも、同様の効果を奏する。前述のループインダクタンスを低減することができる。それ故に、コンデンサもしくは誘電体層の電源の供給に損失を起こさない。そもそもＩＣチップは、瞬時的に電力を消費して、複雑な演算処理や動作が行われる。電源層からのＩＣチップへの電力供給により、高周波領域のＩＣチップを実装したとしても、初期動作における電源不足（電圧降下の発生という状況）に対して、大量のコンデンサを実装することなく、電源の供給をすることができる。そもそも高周波領域のＩＣチップを用いるためには初期動作時の電源不足（電圧降下）が発生するが、従来のＩＣチップでは供給されていたコンデンサもしくは誘電体層の容量で足りていた。
【００１３】
特に、コア基板の電源層として用いられる導体層の厚みが、コア基板の片面もしくは両面上の層間絶縁層上に導体層の厚みより、厚いときに、上記の３つの効果を最大限にさせることができるのである。この場合の層間絶縁層上の導体層とは、絶縁層の中に心材を含浸されていない樹脂で形成された層間樹脂絶縁層に、層間を接続させるための非貫通孔であるバイアホールを形成したものにめっき、スパッタなどを経て形成された導体層を主として意味する。これ以外にも特に限定されないがバイアホールを形成されたものであれば、上記の導体層に該当する。
【００１４】
コア基板の電源層は、基板の表層、内層もしくは、その両方に配置させてもよい。内層の場合は、２層以上に渡り多層化してもよい。基本的には、コア基板の電源層は層間絶縁層の導体層よりも厚くなっていれば、その効果を有するのである。
ただ、内層に形成することが望ましい。内層に形成されるとＩＣチップと外部端もしくはコンデンサとの中間に電源層が配置される。そのため、双方の距離が均一であり、阻害原因が少なくなり、電源不足が抑えられるからである。
【００１５】
また、本発明では、コア基板上に、層間絶縁層と導体層が形成されて、バイアホールを介して、電気的な接続を行われる多層プリント配線板において、
コア基板上の導体層の厚みをα１、層間絶縁層上の導体層の厚みをα２に対して、α２＜α１≦４０α２であることを特徴とする多層プリント配線板にある。
【００１６】
α１≦α２の場合は、電源不足に対する効果が全くない。つまり、いいかえると初期動作時に発生する電圧降下に対して、その降下度を抑えるということが明確にならないということである。
α１＞４０α２を＞越えた場合についても検討を行ったが、基本的には電気特性は、４０α２とほぼ同等である。つまり、本願の効果の臨界点であると理解できる。これ以上厚くしても、電気的な効果の向上は望めない。ただ、この厚みを越えると、コア基板の表層に導体層を形成した場合にコア基板と接続を行うランド等が形成するのに困難が生じてしまう。さらに上層の層間絶縁層を形成すると、凹凸が大きくなってしまい、層間絶縁層にうねりを生じてしまうために、インピーダンスを整合することが出来なくなってしまうことがある。しかしながら、その範囲（α１＞４０α２）でも問題がないときもある。
【００１７】
導体層の厚みα１は、１．２α２≦α１≦４０α２であることがさらに望ましい。その範囲であれば、電源不足（電圧降下）によるＩＣチップの誤動作やエラーなどが発生しないことが確認されている。
【００１８】
この場合のコア基板とは、ガラスエポキシ樹脂などの芯材が含浸した樹脂基板、セラミック基板、金属基板、樹脂、セラミック、金属を複合して用いた複合コア基板、それらの基板の内層に（電源用）導体層が設けられた基板、３層以上の多層化した導体層が形成された多層コア基板を用いたもの等をさす。
【００１９】
電源層の導体の厚みを、厚くするために、金属を埋め込まれた基板上に、めっき、スパッタなどの一般的に行われる導体層を形成するプリント配線板の方法で形成したものを用いてもよい。
【００２０】
多層コア基板の場合であれば、コア基板の表層の導体層と内層の導体層をそれぞれ足した厚みが、コアの導体層の厚みとなる。この場合、表層の導体層と内層の導体層とが電気的な接続があり、かつ、２箇所以上での電気的な接続があるものであるときに適用される。つまり、多層化しても、コア基板の導体層の厚みを厚くすることが本質であり、効果自体はなんら変わりないのである。また、パッド、ランド程度の面積であれば、その面積の導体層の厚みは、足した厚みとはならない。導体層とは、電源層あるひはアース層であることが望ましい。
この場合は、３層（表層＋内層）からなるコア基板でもよい。３層以上の多層コア基板でもよい。
必要に応じて、コア基板の内層にコンデンサや誘電体層、抵抗などの部品を埋め込み、形成させた電子部品収納コア基板を用いてもよい。
【００２１】
さらに、コア基板の内層の導体層を厚くしたとき、ＩＣチップの直下に該当の導体層を配置したほうがよい。ＩＣチップの直下に配設させることにより、ＩＣチップと電源層との距離を最短にすることができ、そのために、よりループインダクタンスを低減することができるのである。そのためにより効率よく電源供給がなされることとなり、電圧不足が解消されるのである。このときも、コア基板上の導体層の厚みをα１、層間絶縁層上の導体層の厚みをα２に対して、α２＜α１≦４０α２であることが望ましい。
【００２２】
本願発明でのコア基板とは、以下のように定義される。芯材等が含浸された樹脂などの硬質基材であり、その両面もしくは片面に、芯材などを含まない絶縁樹脂層を用いて、フォトビアもしくはレーザによりバイアホールを形成して、導体層を形成して、層間の電気接続を行うときのものである。相対的に、コア基板の厚みは、樹脂絶縁層の厚みよりも厚い。基本的には、コア基板は電源層を主とする導体層が形成されて、その他信号線などは表裏の接続を行うためだけに形成されている。
【００２３】
なお、同一厚みの材料で形成されたもので、積層された多層プリント配線板であるならば、プリント基板における導体層として電源層を有する層もしくは基板をコア基板として定義される。
【００２４】
更に、多層コア基板は、内層に相対的に厚い導体層を、表層に相対的に薄い導体層を有し、内層の導体層が、主として電源層用の導体層又はアース用の導体層であることが好適である。（相対的に厚い、薄いとは、全ての導体層の厚みを比較して、その傾向がある場合、この場合は、内層は他の導体層と比較すると相対的に厚いということとなり、表層はその逆であると言うことを示している。）
即ち、内層側に厚い導体層を配置させることにより、その厚みを任意に変更したとしても、その内層の導体層を覆うように、樹脂層を形成させることが可能となるため、コアとしての平坦性が得られる。そのため、層間絶縁層の導体層にうねりを生じさせることがない。多層コア基板の表層に薄い導体層を配置しても、内層の導体層と足した厚みでコアの導体層として十分な導体層の厚みを確保することができる。これらを、電源層用の導体層又はアース用の導体層として用いることで、多層プリント配線板の電気特性を改善することが可能になる。
【００２５】
コア基板の内層の導体層の厚みを、層間絶縁層上の導体層よりも厚くする。これにより、多層コア基板の表面に導体層を配置しても、内層の厚い導体層と足すことで、コアの導体層として十分な厚みを確保できる。つまり、大容量の電源が供給されたとしても、問題なく、起動することができるため、誤作動や動作不良を引き起こさない。このときも、コア基板上の導体層の厚みをα１、層間絶縁層上の導体層の厚みをα２に対して、α２＜α１≦４０α２であることが望ましい。
【００２６】
多層コア基板にしたとき、内層の導体層は，導体層の厚みを相対的に厚くし、かつ、電源層として用いて、表層の導体層は、内層の導体層を挟むようにし、形成され、かつ、信号線として用いられている場合であることも望ましい。この構造により、前述の電源強化を図ることができる。
【００２７】
さらに、コア基板内で導体層と導体層との間に信号線を配置することでマイクロストリップ構造を形成させることができるために、インダクタンスを低下させ、インピーダンス整合を取ることができるのである。そのために、電気特性も安定化することができるのである。また、表層の導体層を相対的に薄くすることがさらに望ましい構造となるのである。コア基板は、スルーホールピッチを６００μｍ以下にしてもよい。
【００２８】
多層コア基板は、電気的に接続された金属板の両面に、樹脂層を介在させて内層の導体層が、更に、当該内層の導体層の外側に樹脂層を介在させて表面の導体層が形成されて成ることが好適である。中央部に電気的に隔絶された金属板を配置することで、十分な機械的強度を確保することができる。更に、金属板の両面に樹脂層を介在させて内層の導体層を、更に、当該内層の導体層の外側に樹脂層を介在させて表面の導体層を形成することで、金属板の両面で対称性を持たせ、ヒートサイクル等において、反り、うねりが発生することを防げる。
【００２９】
図２４は、縦軸にＩＣチップへ供給される電圧、横軸には時間経過を示している。図２４は、１ＧＨｚ以上の高周波ＩＣチップ電源用のコンデンサを備えないプリント配線板をモデルにしたものである。線Ａは、１ＧＨｚのＩＣチップへの電圧の経時変化を示したものであり、線Ｂは、３ＧＨｚのＩＣチップへの電圧の経時変化を示したものである。その経時変化は、ＩＣチップが起動し始めたとき、瞬時に大量の電源が必要となる。その供給が不足していると電圧が降下する（Ｘ点、Ｘ'点）。その後、供給する電源が徐々に充足されるので、電圧効果は解消される。しかしながら、電圧が降下したときには、ＩＣチップの誤作動やエラーを引き起こしやすくなる。つまり、電源の供給不足によるＩＣチップの機能が十分に機能、起動しないがために起こる不具合である。この電源不足（電圧降下）はＩＣチップの周波数は増えるにつれて、大きくなってくる。そのために、電圧降下を解消するためには、時間が掛かってしまい、所望の機能、起動を行うために、タイムラグが生じてしまう。
【００３０】
前述の電源不足（電圧降下）を補うために、外部のコンデンサと接続させて、該コンデンサ内に蓄積された電源を放出することにより、電源不足もしくは電圧降下を小さくすることができる。
図２５には、コンデンサを備えたプリント基板をモデルにしたものである。線Ｃは、小容量のコンデンサを実装して、１ＧＨｚのＩＣチップにおける電圧の経時変化を示したものである。コンデンサを実装していない線Ａに比べると電圧降下の度合いが小さくなってきている。さらに、線Ｄは、線Ｃで行ったものに比べて大容量のコンデンサを実装して、線Ｃ同様に経時変化を示したものである。さらに線Ｃと比較しても、電圧降下の度合いが小さくなってきている。それにより、短時間で所望のＩＣチップも機能、起動を行うことができるのである。しかしながら、図２４に示したように、ＩＣチップがより高周波領域になると、より多くのコンデンサ容量が必要になってしまい、そのためにコンデンサの実装する領域を設定する必要となるため、電圧の確保が困難になってしまい、動作、機能を向上することができないし、高密度化という点でも難しくなってしまう。
【００３１】
コア基板の導体層および電源の導体層の厚みα１、層間絶縁層上の導体層の厚みα２としたときグラフを図２６に示す。図２６中に、線Ｃは、小容量のコンデンサを実装して、１ＧＨｚのＩＣチップで、α１＝α２における電圧の経時変化を示している。また、線Ｆは、小容量のコンデンサを実装して、１ＧＨｚのＩＣチップで、α１＝１．５α２における電圧の経時変化を示し、線Ｅは、小容量のコンデンサを実装して、１ＧＨｚのＩＣチップで、α１＝２．０α２における電圧の経時変化を示している。コアの導体層の厚みが厚くなるにつれて、電源不足もしくは電圧降下が小さくなってきている。そのために、ＩＣチップの機能、動作の不具合の発生が少なくなるということがいえる。コア基板の導体層および電源層の導体層の厚みを厚くすることにより、導体層の体積が増すことになる。体積が増すと導体抵抗が低減させるので、伝達される電源における電圧、電流への損失がなくなる。そのために、ＩＣチップ〜電源間での伝達損失が小さくなり、電源の供給が行われるので、誤動作やエラーなどを引き起こさない。この場合は、特に電源層の導体層の厚みによる要因が大きく、コア基板における電源層の導体層の厚みを他の層間絶縁層上の導体回路よりも厚くすることにより、その効果を奏する。
【００３２】
また、コア基板の片面もしくは両面の表層の形成された導体層および電源の導体層を厚くした場合だけでなく、３層以上の多層コア基板にした場合、内層に導体層あるいは内層に電源層用の導体層を形成したコア基板にした場合でも同様の効果を奏することがわかった。つまり、電源不足もしくは電圧降下を小さくする効果があるのである。なお、多層コア基板の場合は、コア基板のすべての層の導体層および電源層の導体層の厚みが、層間絶縁層上の導体層の厚みよりも厚いときでも、コア基板のすべての層の導体層および電源層の導体層の厚みが、層間絶縁層上の導体層の厚みと同等もしくはそれ以下のときでも、全ての層の導体の厚みを足した厚みの総和が、層間絶縁層上の導体層の厚みより、厚くなったときに、その効果を奏する。この場合は、それぞれの導体層の面積の差がない。つまり、ほぼ同一な面積比である場合に、その効果を奏する。例えば、２層の導体層において、片方がベタ層の大面積であるのに対して、もう一方は、バイアホール及びそのランド程度である場合には、もう一方の層の導体層の効果は相殺されてしまう。
【００３３】
さらに、コア基板内にコンデンサや誘電体層、抵抗などの電子部品を内蔵した基板であっても、その効果は顕著に表れる。内蔵させることにより、ＩＣチップとコンデンサもしくは誘電体層との距離を短くすることができる。そのために、ループインダクタンスを低減することができる。電源不足もしくは電圧降下を小さくすることができる。例えば、コンデンサや誘電体層を内蔵したコア基板においても、コアの基板の導体層および電源層の導体層の厚みを層間絶縁層上の導体層の厚みよりも厚くすることにより、メインの電源と内蔵されたコンデンサや誘電体層の電源との双方の導体抵抗を減らすことができるので、伝達損失を低減することができ、コンデンサを内蔵した基板の効果をいっそう発揮されるようになる。
【００３４】
コア基板の材料は、樹脂基板で検証を行ったが、セラミック、金属コア基板でも同様の効果を奏することがわかった。また、導体層の材質も銅からなる金属で行ったが、その他の金属でも、効果が相殺されて、誤動作やエラーが発生が増加するということは確認されていないことから、コア基板の材料の相違もしくは導体層を形成する材質の相違には、その効果の影響はないものと思われる。より望ましいのは、コア基板の導体層と層間絶縁層の導体層とは、同一金属で形成されることである。電気特性、熱膨張係数などの特性や物性が変わらないことから、本願の効果を奏される。
【００３５】
【発明の実施の形態】
【実施例】
[第１実施例]ガラスエポキシ樹脂基板
先ず、本発明の第１実施例に係る多層プリント配線板１０の構成について、図１〜図７を参照して説明する。図６は、該多層プリント配線板１０の断面図を、図７は、図６に示す多層プリント配線板１０にＩＣチップ９０を取り付け、ドータボード９４へ載置した状態を示している。図６に示すように、多層プリント配線板１０では、コア基板３０の表面に導体回路３４、導体層３４Ｐ、裏面に導体回路３４、導体層３４Ｅが形成されている。上側の導体層３４Ｐは、電源用のプレーン層として形成され、下側の導体層３４Ｅは、アース用のプレーン層として形成されている。コア基板３０の表面と裏面とはスルーホール３６を介して接続されている。更に、該導体層３４Ｐ、３４Ｅの上にバイアホール６０及び導体回路５８の形成された層間樹脂絶縁層５０と、バイアホール１６０及び導体回路１５８の形成された層間樹脂絶縁層１５０とが配設されている。該バイアホール１６０及び導体回路１５８の上層にはソルダーレジスト層７０が形成されており、該ソルダーレジスト層７０の開口部７１を介して、バイアホール１６０及び導体回路１５８にバンプ７６Ｕ、７６Ｄが形成されている。
【００３６】
図７中に示すように、多層プリント配線板１０の上面側のハンダバンプ７６Ｕは、ＩＣチップ９０のランド９２へ接続される。更に、チップコンデンサ９８が実装される。一方、下側のハンダバンプ７６Ｄは、ドータボード９４のランド９６へ接続されている。
【００３７】
ここで、コア基板３０上の導体層３４Ｐ、３４Ｅは、厚さ１〜２５０μｍに形成され、層間樹脂絶縁層５０上の導体回路５８及び層間樹脂絶縁層１５０上の導体回路１５８は５〜２５μｍ（望ましい範囲１０〜２０μｍ）に形成されている。
【００３８】
第１実施例の多層プリント配線板では、コア基板３０の電源層（導体層）３４Ｐ、導体層３４Ｅが厚くなることにより、コア基板の強度が増す、それによりコア基板自体の厚みを薄くしたとしても、反りや発生した応力を基板自体で緩和することが可能となる。
【００３９】
また、導体層３４Ｐ、３４Ｅを厚くすることにより、導体自体の体積を増やすことができる。その体積を増やすことにより、導体での抵抗が低減することができる。
【００４０】
更に、導体層３４Ｐを電源層として用いることで、ＩＣチップ９０への電源の供給能力が向上させることができる。そのため、該多層プリント基板上にＩＣチップを実装したときに、ＩＣチップ〜基板〜電源までのループインダクタンスを低減することができる。そのために、初期動作における電源不足が小さくなるため、電源不足が起き難くなり、そのためにより高周波領域のＩＣチップを実装したとしても、初期起動における誤動作やエラーなどを引き起こすことがない。更に、導体層３４Ｅをアース層として用いることで、ＩＣチップの信号、電力供給にノイズが重畳しなくなり、誤動作やエラーを防ぐことができる。
【００４１】
引き続き、図６を参照して上述した多層プリント配線板１０の製造方法について図１〜図５を参照して説明する。
（第１実施例−１）
Ａ．層間樹脂絶縁層の樹脂フィルムの作製ビスフェノールＡ型エポキシ樹脂（エポキシ当量４５５、油化シェルエポキシ社製エピコート１００１）２９重量部、クレゾールノボラック型エポキシ樹脂（エポキシ当量２１５、大日本インキ化学工業社製 エピクロンＮ−６７３）３９重量部、トリアジン構造含有フェノールノボラック樹脂（フェノール性水酸基当量１２０、大日本インキ化学工業社製 フェノライトＫＡ−７０５２）３０重量部をエチルジグリコールアセテート２０重量部、ソルベントナフサ２０重量部に攪拌しながら加熱溶解させ、そこへ末端エポキシ化ポリブタジエンゴム（ナガセ化成工業社製 デナレックスＲ−４５ＥＰＴ）１５重量部と２−フェニル−４、５−ビス（ヒドロキシメチル）イミダゾール粉砕品１．５重量部、微粉砕シリカ２．５重量部、シリコン系消泡剤０．５重量部を添加しエポキシ樹脂組成物を調製した。
得られたエポキシ樹脂組成物を厚さ３８μｍのＰＥＴフィルム上に乾燥後の厚さが５０μｍとなるようにロールコーターを用いて塗布した後、８０〜１２０℃で１０分間乾燥させることにより、層間樹脂絶縁層用樹脂フィルムを作製した。
【００４２】
Ｂ．樹脂充填材の調製
ビスフェノールＦ型エポキシモノマー（油化シェル社製、分子量：３１０、ＹＬ９８３Ｕ）１００重量部、表面にシランカップリング剤がコーティングされた平均粒径が１．６μｍで、最大粒子の直径が１５μｍ以下のＳｉＯ2 球状粒子（アドテック社製、ＣＲＳ １１０１−ＣＥ）１７０重量部およびレベリング剤（サンノプコ社製 ペレノールＳ４）１．５重量部を容器にとり、攪拌混合することにより、その粘度が２３±１℃で４４〜４９Ｐａ・ｓの樹脂充填材を調製した。なお、硬化剤として、イミダゾール硬化剤（四国化成社製、２Ｅ４ＭＺ−ＣＮ）６．５重量部を用いた。充填材用樹脂としては、他のエポキシ樹脂（例えば、ビスフェノールＡ型、ノボラック型など）、ポリイミド樹脂、フェノール樹脂などの熱硬化性樹脂を用いてもよい。
【００４３】
Ｃ．多層プリント配線板の製造
（１）厚さ０．２〜０．８ｍｍのガラスエポキシ樹脂またはＢＴ（ビスマレイミドトリアジン）樹脂からなる絶縁性基板３０の両面に５〜２５０μｍの銅箔３２がラミネートされている銅張積層板３０Ａを出発材料とした（図１（Ａ））。まず、この銅張積層板をドリル削孔し、無電解めっき処理および電解めっき処理を施し、パターン状にエッチングすることにより、基板の両面に導体回路３４、導体層３４Ｐ、３４Ｅとスルーホール３６を形成した（図１（Ｂ））。
【００４４】
（２）スルーホール３６および下層導体回路３４を形成した基板３０を水洗いし、乾燥した後、ＮａＯＨ（１０ｇ／ｌ）、ＮａＣｌＯ2 （４０ｇ／ｌ）、Ｎａ3 ＰＯ4 （６ｇ／ｌ）を含む水溶液を黒化浴（酸化浴）とする黒化処理、および、ＮａＯＨ（１０ｇ／ｌ）、ＮａＢＨ4 （６ｇ／ｌ）を含む水溶液を還元浴とする還元処理を行い、そのスルーホール３６内に粗化面３６αを形成すると共に、導体回路３４、導体層３４Ｐ、３４Ｅの全表面に粗化面３４αを形成した（図１（Ｃ））。
【００４５】
（３）上記Ｂに記載した樹脂充填材を調製した後、下記の方法により調製後２４時間以内に、スルーホール３６内、および、基板の導体回路非形成部に樹脂充填材４０の層を形成した（図１（Ｄ））。
即ち、スルーホールおよび導体回路非形成部に相当する部分が開口した版を有する樹脂充填用マスクを基板上に載置し、スキージを用いてスルーホール内、凹部となっている下層導体回路非形成部、および、下層導体回路の外縁部に樹脂充填材を充填し、１００℃／２０分の条件で乾燥させた。
【００４６】
（４）上記（３）の処理を終えた基板の片面を、＃６００のベルト研磨紙（三共理化学製）を用いたベルトサンダー研磨により、導体層３４Ｐ、３４Ｅの外縁部やスルーホール３６のランドの外縁部に樹脂充填材４０が残らないように研磨し、次いで、上記ベルトサンダー研磨による傷を取り除くため、導体層３４Ｐ、３４Ｅの全表面（スルーホールのランド表面を含む）にバフ研磨を行った。このような一連の研磨を基板の他方の面についても同様に行った。次いで、１００℃で１時間、１５０℃で１時間の加熱処理を行って樹脂充填材４０を硬化した（図２（Ａ））。
【００４７】
このようにして、スルーホール３６や導体回路非形成部に形成された樹脂充填材４０の表層部および導体層３４Ｐ、３４Ｅの表面を平坦化し、樹脂充填材４０と導体層３４Ｐ、３４Ｅの側面とが粗化面を介して強固に密着し、またスルーホール３６の内壁面と樹脂充填材とが粗化面を介して強固に密着した基板を得た。即ち、この工程により、樹脂充填材の表面と下層導体回路の表面とが略同一平面となる。
コア基板の導体層の厚みはコア基板の導体層の厚みは１〜２５０μｍの間で形成されて、コア基板上に形成された電源層の導体層の厚みは、１〜２５０μｍの間で形成された。このとき、実施例１−１では、銅箔の厚み４０μｍのものを用いて、コア基板の導体層の厚みは３０μｍ、コア基板上に形成された電源層の導体層の厚みは３０μｍであった。しかしながら、導体層の厚みは上記厚みの範囲を超えてもよい。
【００４８】
（５）上記基板を水洗、酸性脱脂した後、ソフトエッチングし、次いで、エッチング液を基板の両面にスプレイで吹きつけて、導体回路３４、導体層３４Ｐ、３４Ｅの表面とスルーホール３６のランド表面と内壁とをエッチングすることにより、導体回路の全表面に粗化面３６βを形成した（図２（Ｂ））。エッチング液としては、イミダゾール銅（ＩＩ）錯体１０重量部、グリコール酸７．３重量部、塩化カリウム５重量部からなるエッチング液（メック社製、メックエッチボンド）を使用した。
【００４９】
（６）基板の両面に、Ａで作製した基板より少し大きめの層間樹脂絶縁層用樹脂フィルム５０γを基板上に載置し、圧力０．４５ＭＰａ、温度８０℃、圧着時間１０秒の条件で仮圧着して裁断した後、さらに、以下の方法により真空ラミネーター装置を用いて貼り付けることにより層間樹脂絶縁層を形成した（図２（Ｃ））。すなわち、層間樹脂絶縁層用樹脂フィルムを基板上に、真空度６７Ｐａ、圧力０．４７ＭＰａ、温度８５℃、圧着時間６０秒の条件で本圧着し、その後、１７０℃で４０分間熱硬化させた。
【００５０】
（７）次に、層間樹脂絶縁層上に、厚さ１．２ｍｍの貫通孔が形成されたマスクを介して、波長１０．４μｍのＣＯ2 ガスレーザにて、ビーム径４．０ｍｍ、トップハットモード、パルス幅８．１μ秒、マスクの貫通孔の径１．０ｍｍ、１ショットの条件で層間樹脂絶縁層２に、直径６０〜１００μｍの間でのバイアホール用開口５０ａを形成した（図２（Ｄ））。今回は直径６０μｍと７５μｍで形成した。
【００５１】
（８）バイアホール用開口６を形成した基板を、６０ｇ／ｌの過マンガン酸を含む８０℃の溶液に１０分間浸漬し、層間樹脂絶縁層２の表面に存在するエポキシ樹脂粒子を溶解除去することにより、バイアホール用開口５０ａの内壁を含む層間樹脂絶縁層５０の表面に粗化面５０αを形成した（図２（Ｅ））。
【００５２】
（９）次に、上記処理を終えた基板を、中和溶液（シプレイ社製）に浸漬してから水洗いした。
さらに、粗面化処理（粗化深さ３μｍ）した該基板の表面に、パラジウム触媒を付与することにより、層間樹脂絶縁層の表面およびバイアホール用開口の内壁面に触媒核を付着させた。すなわち、上記基板を塩化パラジウム（ＰｂＣｌ2 ）と塩化第一スズ（ＳｎＣｌ2 ）とを含む触媒液中に浸漬し、パラジウム金属を析出させることにより触媒を付与した。
【００５３】
（１０）次に、以下の組成の無電解銅めっき水溶液中に、触媒を付与した基板を浸漬して、粗面全体に厚さ０．３〜３．０μｍの無電解銅めっき膜を形成し、バイアホール用開口５０ａの内壁を含む層間樹脂絶縁層５０の表面に無電解銅めっき膜５２が形成された基板を得た（図３（Ａ））。
〔無電解めっき水溶液〕
ＮｉＳＯ4 ０．００３ ｍｏｌ／ｌ
酒石酸 ０．２００ ｍｏｌ／ｌ
硫酸銅 ０．０３２ ｍｏｌ／ｌ
ＨＣＨＯ ０．０５０ ｍｏｌ／ｌ
ＮａＯＨ ０．１００ ｍｏｌ／ｌ
α、α′−ビピリジル １００ ｍｇ／ｌ
ポリエチレングリコール（ＰＥＧ） ０．１０ ｇ／ｌ
〔無電解めっき条件〕
３４℃の液温度で４５分
【００５４】
（１１）無電解銅めっき膜５２が形成された基板に市販の感光性ドライフィルムを張り付け、マスクを載置して、１１０ｍＪ／ｃｍ2 で露光し、０．８％炭酸ナトリウム水溶液で現像処理することにより、厚さ２５μｍのめっきレジスト５４を設けた（図３（Ｂ））。
【００５５】
（１２）ついで、基板を５０℃の水で洗浄して脱脂し、２５℃の水で水洗後、さらに硫酸で洗浄してから、以下の条件で電解めっきを施し、めっきレジスト５４非形成部に、厚さ２０μｍの電解銅めっき膜５６を形成した（図３（Ｃ））。
〔電解めっき液〕
硫酸 ２．２４ ｍｏｌ／ｌ
硫酸銅 ０．２６ ｍｏｌ／ｌ
添加剤 １９．５ ｍｌ／ｌ
（アトテックジャパン社製、カパラシドＧＬ）
〔電解めっき条件〕
電流密度 １ Ａ／ｄｍ2
時間 ６５ 分
温度 ２２±２ ℃
【００５６】
（１３）さらに、めっきレジスト３を５％ＫＯＨで剥離除去した後、そのめっきレジスト下の無電解めっき膜を硫酸と過酸化水素との混合液でエッチング処理して溶解除去し、独立の導体回路５８及びバイアホール６０とした（図３（Ｄ））。
【００５７】
（１４）ついで、上記（５）と同様の処理を行い、導体回路５８及びバイアホール６０の表面に粗化面５８α、６０αを形成した。上層の導体回路５８の厚みは１５μｍの厚みであった（図４（Ａ））。ただし、上層の導体回路の厚みは、５〜２５μｍの間で形成してもよい。
【００５８】
（１５）上記（６）〜（１４）の工程を繰り返すことにより、さらに上層の導体回路を形成し、多層配線板を得た（図４（Ｂ））。
【００５９】
（１６）次に、ジエチレングリコールジメチルエーテル（ＤＭＤＧ）に６０重量％の濃度になるように溶解させた、クレゾールノボラック型エポキシ樹脂（日本化薬社製）のエポキシ基５０％をアクリル化した感光性付与のオリゴマー（分子量：４０００）４５．６７重量部、メチルエチルケトンに溶解させた８０重量％のビスフェノールＡ型エポキシ樹脂（油化シェル社製、商品名：エピコート１００１）１６．０重量部、イミダゾール硬化剤（四国化成社製、商品名：２Ｅ４ＭＺ−ＣＮ）１．６重量部、感光性モノマーである２官能アクリルモノマー（日本化薬社製、商品名：Ｒ６０４）４．５重量部、同じく多価アクリルモノマー（共栄化学社製、商品名：ＤＰＥ６Ａ）１．５重量部、分散系消泡剤（サンノプコ社製、Ｓ−６５）０．７１重量部を容器にとり、攪拌、混合して混合組成物を調製し、この混合組成物に対して光重合開始剤としてベンゾフェノン（関東化学社製）１．８重量部、光増感剤としてのミヒラーケトン（関東化学社製）０．２重量部、を加えることにより、粘度を２５℃で２．０Ｐａ・ｓに調整したソルダーレジスト組成物を得た。
なお、粘度測定は、Ｂ型粘度計（東京計器社製、ＤＶＬ−Ｂ型）で６０ｍｉｎ-1の場合はローターＮｏ．４、６ｍｉｎ-1の場合はローターＮｏ．３によった。
【００６０】
（１７）次に、多層配線基板の両面に、上記ソルダーレジスト組成物７０を２０μｍの厚さで塗布し、７０℃で２０分間、７０℃で３０分間の条件で乾燥処理を行った後（図４（Ｃ））、ソルダーレジスト開口部のパターンが描画された厚さ５ｍｍのフォトマスクをソルダーレジスト層７０に密着させて１０００ｍＪ／ｃｍ2 の紫外線で露光し、ＤＭＴＧ溶液で現像処理し、２００μｍの直径の開口７１を形成した（図５（Ａ））。
そして、さらに、８０℃で１時間、１００℃で１時間、１２０℃で１時間、１５０℃で３時間の条件でそれぞれ加熱処理を行ってソルダーレジスト層を硬化させ、開口を有し、その厚さが１５〜２５μｍのソルダーレジストパターン層を形成した。上記ソルダーレジスト組成物としては、市販のソルダーレジスト組成物を使用することもできる。
【００６１】
（１８）次に、ソルダーレジスト層７０を形成した基板を、塩化ニッケル（２．３×１０-1ｍｏｌ／ｌ）、次亜リン酸ナトリウム（２．８×１０-1ｍｏｌ／ｌ）、クエン酸ナトリウム（１．６×１０-1ｍｏｌ／ｌ）を含むｐＨ＝４．５の無電解ニッケルめっき液に２０分間浸漬して、開口部７１に厚さ５μｍのニッケルめっき層７２を形成した。さらに、その基板をシアン化金カリウム（７．６×１０-3ｍｏｌ／ｌ）、塩化アンモニウム（１．９×１０-1ｍｏｌ／ｌ）、クエン酸ナトリウム（１．２×１０-1ｍｏｌ／ｌ）、次亜リン酸ナトリウム（１．７×１０-1ｍｏｌ／ｌ）を含む無電解金めっき液に８０℃の条件で７．５分間浸漬して、ニッケルめっき層７２上に、厚さ０．０３μｍの金めっき層７４を形成した（図５（Ｂ））。ニッケル−金層以外にも、スズ、貴金属層（金、銀、パラジウム、白金など）の単層を形成してもよい。
【００６２】
（１９）この後、基板のＩＣチップを載置する面のソルダーレジスト層７０の開口７１に、スズ−鉛を含有するはんだペーストを印刷し、さらに他方の面のソルダーレジスト層の開口にスズ−アンチモンを含有するはんだペーストを印刷した後、２００℃でリフローすることによりはんだバンプ（はんだ体）を形成し、はんだバンプ７６Ｕ、７６Ｄを有する多層プリント配線板を製造した（図６）。
【００６３】
半田バンプ７６Ｕを介してＩＣチップ９０を取り付け、チップコンデンサ９８を実装する。そして、半田バンプ７６Ｄを介してドータボード９４へ取り付ける（図７）。
【００６４】
（第１実施例−２）
図６を参照して上述した第１実施例−１と同様であるが以下の様に製造した。
コア基板の導体層の厚み：５５μｍ コア基板の電源層の厚み：５５μｍ
層間絶縁層の導体層の厚み：１５μｍ
【００６５】
（第１実施例−３）
第１実施例−１と同様であるが、以下のように製造した。
コア基板の導体層の厚み：７５μｍ コア基板の電源層の厚み：７５μｍ
層間絶縁層の導体層の厚み：１５μｍ
【００６６】
（第１実施例−４）
第１実施例と同様であるが、以下のように製造した。
コア基板の導体層の厚み：１８０μｍ コア基板の電源層の厚み：１８０μｍ
層間絶縁層の導体層の厚み：６μｍ
【００６７】
（第１実施例−５）
第１実施例と同様であるが、以下のように製造した。
コア基板の導体層の厚み：１８μｍ コア基板の電源層の厚み：１８μｍ
層間絶縁層の導体層の厚み：１５μｍ
【００６８】
なお、第１実施例において、１＜（コア基板の電源層の導体層の厚み／層間絶縁層の導体層の厚み）≦４０のものを適合例として、（コア基板の電源層の導体層の厚み／層間絶縁層の導体層の厚み）≦１を比較例とした。また、（コア基板の電源層の導体層の厚み／層間絶縁層の導体層の厚み）＞４０のものを参考例とした。
【００６９】
[第２実施例]セラミック基板
第２実施例に係る多層プリント配線板について説明する。
図６を参照して上述した第１実施例では、コア基板が絶縁樹脂で形成されていた。これに対して、第２実施例では、コア基板がセラミック、ガラス、ＡＬＮ、ムライトなどからなる無機系硬質基板であるが、他の構成は図６を参照して上述した第１実施例と同様であるため、図示及び説明は省略する。
【００７０】
第２実施例の多層プリント配線板においても、コア基板３０上の導体層３４Ｐ、３４Ｐ及びコア基板内の導体層２４は、銅、タングステムなどの金属で形成され、層間樹脂絶縁層５０上の導体回路５８及び層間樹脂絶縁層１５０上の導体回路１５８は銅で形成されている。この第２実施例においても第１実施例と同様な効果を得ている。このとき、コア基板の導体層の厚み、コア基板の電源層の厚み、層間絶縁層の厚みも第１実施例と同様に形成された。また、第２実施例において、１＜（コア基板の電源層の導体層の厚み／層間絶縁層の導体層の厚み）≦４０のものを適合例として、（コア基板の電源層の導体層の厚み／層間絶縁層の導体層の厚み）≦１を比較例とした。また、（コア基板の電源層の導体層の厚み／層間絶縁層の導体層の厚み）＞４０のものを参考例とした。
【００７１】
（第２実施例−１）
上述した第２実施例と同様であるが以下の様に製造した。
コア基板の導体層の厚み：３０μｍ コア基板の電源層の厚み：３０μｍ
層間絶縁層の導体層の厚み：１５μｍ
【００７２】
（第２実施例−２）
上述した第２実施例と同様であるが以下の様に製造した。
コア基板の導体層の厚み：５０μｍ コア基板の電源層の厚み：５０μｍ
層間絶縁層の導体層の厚み：１５μｍ
【００７３】
（第２実施例−３）
上述した第２実施例と同様であるが以下の様に製造した。
コア基板の導体層の厚み：７５μｍ コア基板の電源層の厚み：７５μｍ
層間絶縁層の導体層の厚み：１５μｍ
【００７４】
（第２実施例−４）
上述した第２実施例と同様であるが以下の様に製造した。
コア基板の導体層の厚み：１８０μｍ コア基板の電源層の厚み：１８０μｍ
層間絶縁層の導体層の厚み：６μｍ
【００７５】
[第３実施例]金属コア基板
図８及び図９を参照して第３実施例に係る多層プリント配線板について説明する。
図６を参照して上述した第１実施例では、コア基板が樹脂板で形成されていた。これに対して、第３実施例では、コア基板が金属板から成る。
【００７６】
図８は、第３実施例に係る多層プリント配線板１０の断面図を、図９は、図８に示す多層プリント配線板１０にＩＣチップ９０を取り付け、ドータボード９４へ載置した状態を示している。図８に示すように、多層プリント配線板１０では、コア基板３０は金属板からなり、電源層として用いられる。コア基板３０の両面には、バイアホール６０及び導体回路５８が配置された層間樹脂絶縁層５０が形成され、層間樹脂絶縁層５０の上には、バイアホール１６０及び導体回路１５８が配置された層間樹脂絶縁層１５０が形成されている。コア基板３０の通孔３３内には、スルーホール３６が形成され、バイアホールの両端には蓋めっき層３７が配置されている。該バイアホール１６０及び導体回路１５８の上層にはソルダーレジスト層７０が形成されており、該ソルダーレジスト層７０の開口部７１を介して、バイアホール１６０及び導体回路１５８にバンプ７６Ｕ、７６Ｄが形成されている。
【００７７】
図９中に示すように、多層プリント配線板１０の上面側のハンダバンプ７６Ｕは、ＩＣチップ９０のランド９２へ接続される。更に、チップコンデンサ９８が実装される。一方、下側のハンダバンプ７６Ｄは、ドータボード９４のランド９６へ接続されている。
【００７８】
ここで、コア基板３０は、２００〜６００μｍに形成されている。金属板の厚みは、１５〜３００μｍの間で形成された。層間絶縁層の導体層の厚みは、５〜２５μｍの間で形成してもよい。しかしながら、金属層の厚みは上述の範囲を超えてもよい。
この第３実施例においても、第１実施例と同様な効果を得ている。
【００７９】
（第３実施例−１）
図８を参照して上述した第３実施例と同様であるが以下のように設定した。
コア基板の厚み：５５０μｍ コア基板の電源層の厚み：３５μｍ
層間絶縁層の導体層の厚み：１５μｍ
【００８０】
（第３実施例−２）
第３実施例と同様であるが以下のように設定した。
コア基板の厚み：６００μｍ コア基板の電源層の厚み：５５μｍ
層間絶縁層の導体層の厚み：１５μｍ
【００８１】
（第３実施例−３）
第３実施例と同様であるが以下のように設定した。
コア基板の厚み：５５０μｍ コア基板の電源層の厚み：１００μｍ
層間絶縁層の導体層の厚み：１０μｍ
【００８２】
（第３実施例−４）
第３実施例と同様であるが以下のように設定した。
コア基板の厚み：５５０μｍ コア基板の電源層の厚み：１８０μｍ
層間絶縁層の導体層の厚み：６μｍ
【００８３】
（第３実施例−５）
第３実施例と同様であるが以下のように設定した。
コア基板の厚み：５５０μｍ コア基板の電源層の厚み：２４０μｍ
層間絶縁層の導体層の厚み：６μｍ
【００８４】
なお、第３実施例において、１＜（コア基板の電源層の導体層の厚み／層間絶縁層の導体層の厚み）≦４０のものを適合例として、（コア基板の電源層の導体層の厚み／層間絶縁層の導体層の厚み）≦１を比較例とした。また、（コア基板の電源層の導体層の厚み／層間絶縁層の導体層の厚み）＞４０のものを参考例とした。
【００８５】
[第４実施例]多層コア基板
図１０及び図１１を参照して第４実施例に係る多層プリント配線板について説明する。
図６を参照して上述した第１実施例では、コア基板が単板で形成されていた。これに対して、第４実施例では、コア基板が積層板からなり、積層板内に導体層が設けられている。
【００８６】
図１０は、第４実施例に係る多層プリント配線板１０の断面図を、図１１は、図１０に示す多層プリント配線板１０にＩＣチップ９０を取り付け、ドータボード９４へ載置した状態を示している。図１０に示すように、多層プリント配線板１０では、コア基板３０の表面及び裏面に導体回路３４、導体層３４Ｐが形成され、コア基板３０内に導体層２４が形成されている。導体層３４Ｐ及び導体層２４は、電源用のプレーン層として形成されている。導体層３４Ｐと導体層２４とは導電ポスト２６により接続されている。（この場合の導電ポストとは、スルーホール、非貫通孔などのバイアホール（含むブラインドスルーホール、ブラインドバイアホール）スルーホールもしくはバイアホール導電性材料で充填したもの意味する。）更に、該導体層３４Ｐの上にバイアホール６０及び導体回路５８の形成された層間樹脂絶縁層５０と、バイアホール１６０及び導体回路１５８の形成された層間樹脂絶縁層１５０とが配置されている。該バイアホール１６０及び導体回路１５８の上層にはソルダーレジスト層７０が形成されており、該ソルダーレジスト層７０の開口部７１を介して、バイアホール１６０及び導体回路１５８にバンプ７６Ｕ、７６Ｄが形成されている。
【００８７】
図１１中に示すように、多層プリント配線板１０の上面側のハンダバンプ７６Ｕは、ＩＣチップ９０のランド９２へ接続される。更に、チップコンデンサ９８が実装される。一方、下側のハンダバンプ７６Ｄは、ドータボード９４のランド９６へ接続されている。
【００８８】
ここで、コア基板３０上の導体回路３４、導体層３４Ｐ、３４Ｐ及びコア基板内の導体層２４が形成され、層間樹脂絶縁層５０上の導体回路５８及び層間樹脂絶縁層１５０上の導体回路１５８が形成されている。コア基板の導体層３４Ｐおよび導体層２４の厚みはコア基板の導体層の厚みは１〜２５０μｍの間で形成されて、コア基板上に形成された電源層としての役目を果たすの導体層の厚みは、１〜２５０μｍの間で形成された。この場合の導体層の厚みは、コア基板の電源層の厚みの総和である。内層である導体層３４、表層である導体層２４、その双方を足したものであるという意味である。信号線の役目を果たしているものとを足すことではない。この第４実施例においても、３層の導体層３４Ｐ、３４Ｐ、２４の厚みを合わせることで、第１実施例と同様な効果を得ている。電源層の厚みは上述の範囲を超えてもよい。
なお、第４実施例において、１＜（コア基板の電源層の導体層の厚みの総和／層間絶縁層の導体層の厚み）≦４０のものを適合例として、（コア基板の電源層の導体層の厚みの総和／層間絶縁層の導体層の厚み）≦１を比較例とした。（コア基板の電源層の導体層の厚みの総和／層間絶縁層の導体層の厚み）＞４０のものを参考例とした。
【００８９】
（第４実施例−１）
図１０を参照して上述した第４実施例と同様であるが以下のように設定した。
コア基板の導体層（電源層）の厚み：１５μｍ
中間導体層（電源層）の厚み：２０μｍ
コア基板の電源層の厚みの和：５０μｍ
層間絶縁層の導体層の厚み：１５μｍ
【００９０】
（第４実施例−２）
第４実施例と同様であるが、以下のように製造した。
コア基板の導体層（電源層）の厚み：２０μｍ
中間導体層（電源層）の厚み：２０μｍ
コア基板の電源層の厚みの和：６０μｍ
層間絶縁層の導体層の厚み：１５μｍ
【００９１】
（第４実施例−３）
第４実施例と同様であるが、以下のように製造した。
コア基板の導体層（電源層）の厚み：２５μｍ
中間導体層（電源層）の厚み：２５μｍ
コア基板の電源層の厚みの和：７５μｍ
層間絶縁層の導体層の厚み：１５μｍ
【００９２】
（第４実施例−４）
第４実施例と同様であるが、以下のように製造した。
コア基板の導体層（電源層）の厚み：５０μｍ
中間導体層（電源層）の厚み：１００μｍ
コア基板の電源層の厚みの和：２００μｍ
層間絶縁層の導体層の厚み：１０μｍ
【００９３】
（第４実施例−５）
第４実施例と同様であるが、以下のように製造した。
コア基板の導体層（電源層）の厚み：５５μｍ
中間導体層（電源層）の厚み：２５０μｍ
コア基板の電源層の厚みの和：３６０μｍ
層間絶縁層の導体層の厚み：１２μｍ
【００９４】
（第４実施例−６）
第４実施例と同様であるが、以下のように製造した。
コア基板の導体層（電源層）の厚み：５５μｍ
中間導体層（電源層）の厚み：２５０μｍ
コア基板の電源層の厚みの和：３６０μｍ
層間絶縁層の導体層の厚み：９μｍ
【００９５】
[第５実施例] 多層コア基板
図１２〜図２０を参照して本発明の第５実施例に係る多層プリント配線板について説明する。
先ず、第５実施例に係る多層プリント配線板１０の構成について、図１９、図２０を参照して説明する。図１９は、該多層プリント配線板１０の断面図を、図２０は、図１９に示す多層プリント配線板１０にＩＣチップ９０を取り付け、ドータボード９４へ載置した状態を示している。図１９に示すように、多層プリント配線板１０では多層コア基板３０を用いている。多層コア基板３０の表面側に導体回路３４、導体層３４Ｐ、裏面に導体回路３４、導体層３４Ｅが形成されている。上側の導体層３４Ｐは、電源用のプレーン層として形成され、下側の導体層３４Ｅは、アース用のプレーン層として形成されている。更に、多層コア基板３０の内部の表面側に、内層の導体回路１６、導体層１６Ｅ、裏面に導体回路１６、導体層１６Ｐが形成されている。上側の導体層１６Ｅは、アース用のプレーン層として形成され、下側の導体層１６Ｐは、電源用のプレーン層として形成されている。電源用のプレーン層との接続は、スルーホールやバイアホールにより行われる。プレーン層は、片側だけの単層であっても、２層以上に配置したものでもよい。２層〜４層で形成されることが望ましい。４層以上では電気的な特性の向上が確認されていないことからそれ以上多層にしてもその効果は４層と同等程度である。特に、２層で形成されることが、多層コア基板の剛性整合という点において基板の伸び率が揃えられるので反りが出にくいからである。多層コア基板３０の中央には、電気的に隔絶された金属板１２が収容されている。（該金属板１２は、心材としての役目も果たしているが、スルーホールやバイアホールなどどの電気な接続がされていない。主として、基板の反りに対する剛性を向上させているのである。）該金属板１２に、絶縁樹脂層１４を介して表面側に、内層の導体回路１６、導体層１６Ｅ、裏面に導体回路１６、導体層１６Ｐが、更に、絶縁樹脂層１８を介して表面側に導体回路３４、導体層３４Ｐが、裏面に導体回路３４、導体層３４Ｅが形成されている。多層コア基板３０は、スルーホール３６を介して表面側と裏面側との接続が取られている。
【００９６】
多層コア基板３０の表面の導体層３４Ｐ、３４Ｅの上には、バイアホール６０及び導体回路５８の形成された層間樹脂絶縁層５０と、バイアホール１６０及び導体回路１５８の形成された層間樹脂絶縁層１５０とが配設されている。該バイアホール１６０及び導体回路１５８の上層にはソルダーレジスト層７０が形成されており、該ソルダーレジスト層７０の開口部７１を介して、バイアホール１６０及び導体回路１５８にバンプ７６Ｕ、７６Ｄが形成されている。
【００９７】
図２０中に示すように、多層プリント配線板１０の上面側のハンダバンプ７６Ｕは、ＩＣチップ９０のランド９２へ接続される。更に、チップコンデンサ９８が実装される。一方、下側の外部端子７６Ｄは、ドータボード９４のランド９６へ接続されている。この場合における外部端子とは、ＰＧＡ、ＢＧＡ，半田バンプ等を指している。
【００９８】
ここで、コア基板３０表層の導体層３４Ｐ、３４Ｅは、厚さ１０〜６０μｍに形成され、内層の導体層１６Ｐ、１６Ｅは、厚さ１０〜２５０μｍに形成され、層間樹脂絶縁層５０上の導体回路５８及び層間樹脂絶縁層１５０上の導体回路１５８は１０〜２５μｍに形成されている。
【００９９】
第５実施例の多層プリント配線板では、コア基板３０の表層の電源層（導体層）３４Ｐ、導体層３４、内層の電源層（導体層）１６Ｐ、導体層１６Ｅおよび金属板１２を厚くすることにより、コア基板の強度が増す。それによりコア基板自体を薄くしたとしても、反りや発生した応力を基板自体で緩和することが可能となる。
【０１００】
また、導体層３４Ｐ、３４Ｅ、導体層１６Ｐ、１６Ｅを厚くすることにより、導体自体の体積を増やすことができる。その体積を増やすことにより、導体での抵抗を低減することができる。
【０１０１】
更に、導体層３４Ｐ、１６Ｐを電源層として用いることで、ＩＣチップ９０への電源の供給能力が向上させることができる。そのため、該多層プリント基板上にＩＣチップを実装したときに、ＩＣチップ〜基板〜電源までのループインダクタンスを低減することができる。そのために、初期動作における電源不足が小さくなるため、電源不足が起き難くなり、そのためにより高周波領域のＩＣチップを実装したとしても、初期起動における誤動作やエラーなどを引き起こすことがない。更に、導体層３４Ｅ、１６Ｅをアース層として用いることで、ＩＣチップの信号、電力供給にノイズが重畳しなくなり、誤動作やエラーを防ぐことができる。コンデンサを実装することにより、コンデンサ内の蓄積されている電源を補助的に用いることができるので、電源不足を起しにくくなる。特に、ＩＣチップの直下に配設させることにより、その効果（電源不足を起しにくくする）は顕著によくなる。その理由として、ＩＣチップの直下であれば、多層プリント配線板での配線長を短くすることができるからである。
【０１０２】
第５実施例では、多層コア基板３０は、内層に厚い導体層１６Ｐ、１６Ｅを、表面に薄い導体層３４Ｐ、３４Ｅを有し、内層の導体層１６Ｐ、１６Ｅと表面の導体層３４Ｐ、３４Ｅとを電源層用の導体層、アース用の導体層として用いる。即ち、内層側に厚い導体層１６Ｐ、１６Ｅを配置しても、導体層を覆う樹脂層が形成されている。そのために、導体層が起因となって凹凸を相殺させることで多層コア基板３０の表面を平坦にすることができる。このため、層間絶縁層５０、１５０の導体層５８、１５８にうねりを生じせしめないように、多層コア基板３０の表面に薄い導体層３４Ｐ、３４Ｅを配置しても、内層の導体層１６Ｐ、１６Ｅと足した厚みでコアの導体層として十分な厚みを確保することができる。うねりが生じないために、層間絶縁層上の導体層のインピーダンスに不具合が起きない。導体層１６Ｐ、３４Ｐを電源層用の導体層として、導体層１６Ｅ、３４Ｅをアース用の導体層として用いることで、多層プリント配線板の電気特性を改善することが可能になる。
【０１０３】
更に、コア基板内で導体層３４Ｐと導体層１６Ｐとの間の信号線１６（導体層１６Ｅと同層）を配置することでマイクロストリップ構造を形成させることができる。同様に、導体層１６Ｅと導体層３４Ｅとの間の信号線１６（導体層１６Ｐと同層）を配置することでマイクロストリップ構造を形成させることができる。マイクロストリップ構造を形成させることにより、インダクタンスも低下し、インピーダンス整合を取ることができるのである。そのために、電気特性も安定化することができる。
【０１０４】
即ち、コア基板の内層の導体層１６Ｐ、１６Ｅの厚みを、層間絶縁層５０、１５０上の導体層５８、１５８よりも厚くする。これにより、多層コア基板３０の表面に薄い導体層３４Ｅ、３４Ｐを配置しても、内層の厚い導体層１６Ｐ、１６Ｅと足すことで、コアの導体層として十分な厚みを確保できる。その比率は、１＜（コアの内層の導体層／層間絶縁層の導体層）≦４０であることが望ましい。１．２≦（コアの内層の導体層／層間絶縁層の導体層）≦３０であることがさらに望ましい。
【０１０５】
多層コア基板３０は、電気的に隔絶された金属板１２の両面に、樹脂層１４を介在させて内層の導体層１６Ｐ、１６Ｅが、更に、当該内層の導体層１６Ｐ、１６Ｅの外側に樹脂層１８を介在させて表面の導体層３４Ｐ、３４Ｅが形成されて成る。中央部に電気的に隔絶された金属板１２を配置することで、十分な機械的強度を確保することができる。更に、金属板１２の両面に樹脂層１４を介在させて内層の導体層１６Ｐ、１６Ｅを、更に、当該内層の導体層１６Ｐ、１６Ｅの外側に樹脂層１８を介在させて表面の導体層３４Ｐ、３４Ｅを形成することで、金属板１２の両面で対称性を持たせ、ヒートサイクル等において、反り、うねりが発生することを防げる。
【０１０６】
図２１は、第５実施例の改変例を示している。この改変例では、ＩＣチップ９０の直下にコンデンサ９８を配置してある。このため、ＩＣチップ９０とコンデンサ９８との距離が近く、ＩＣチップ９０へ供給する電源の電圧降下を防ぐことができる。
【０１０７】
引き続き、図１９に示す多層プリント配線板１０の製造方法について図１２〜図１８を参照して説明する。
（１）金属層の形成
図１２（Ａ）に示す厚さ５０〜４００μｍの間の内層金属層（金属板）１２に、表裏を買通する開口１２ａを設ける（図１２（Ｂ））。金属層の材質としては、銅、ニッケル、亜鉛、アルミニウム、鉄などの金属が配合されているものを用いることができる。開口１２ａは、パンチング、エッチング、ドリリング、レーザなどによって穿設する。場合によっては、開口１２ａを形成した金属層１２の全面に電解めっき、無電解めっき、置換めっき、スパッタによって、金属膜１３を被覆してもよい（図１２（Ｃ））。なお、金属板１２は、単層でも、２層以上の複数層でもよい。また、金属膜１３は、開口１２ａの角部において、曲面を形成するほうが望ましい。それにより、応力の集中するポイントがなくなり、その周辺でのクラックなどの不具合が引き起こしにくい。
【０１０８】
（２）内層絶縁層の形成
金属層１２の全体を覆い、開口１２ａ内を充填するために、絶縁樹脂を用いる。形成方法としては、例えば、厚み３０〜２００μｍ程度のＢステージ状の樹脂フィルムを金属板１２で挟んでから、熱圧着してから硬化させ絶縁樹脂層１４を形成することができる（図１２（Ｄ））。場合によっては、塗布、塗布とフィルム圧着の混合、もしくは閑口部分だけを塗布して、その後、フィルムで形成してもよい。
材料としては、ポリイミド樹脂、エポキシ樹脂、フェノール樹脂、ＢＴ樹脂等の熱硬化性樹脂をガラスクロス等の心材に含浸させたプリプレグを用いることが望ましい。それ以外にも樹脂を用いてもよい。
【０１０９】
（３）金属箔の貼り付け
樹脂層１４で覆われた金属層１２の両面に、内層金属層１６αを形成させる（図１２（Ｅ））。その一例として、厚み１２〜２７５μｍの金属箔を積層させた。金属箔を形成させる以外の方法として、片面銅張積層板を積層させる。金属箔上に、めっきなどで形成される。
【０１１０】
（４）内層金属層の回路形成
２層以上にしてもよい。アディティブ法により金属層を形成してもよい。
テンティング法、エッチング工程等を経て、内層金属層１６αから内層導体層１６、１６Ｐ、１６Ｅを形成させた（図１２（Ｆ））。このときの内層導体層の厚みは、１０〜２５０μｍで形成させた。しかしながら、上述の範囲を超えてもよい。
【０１１１】
（５）外層絶縁層の形成
内層導体層１６、１６Ｐ、１６Ｅの全体を覆い、および外層金属その回路間の隙間を充填するために、絶縁樹脂を用いる。形成方法としては、例えば、厚み３０〜２００μｍ程度のＢステージ状の樹脂フィルムを金属板で挟んでから、熱圧着してから硬化させ、外層絶縁樹脂層１８を形成する（図１３（Ａ））。場合によっては、塗布、塗布とフィルム圧着の混合、もしくは開口部分だけを塗布して、その後、フィルムで形成してもよい。加圧することで表面を平坦にすることができる。
【０１１２】
（６）最外層の金属箔の貼り付け
外層絶縁樹脂層１８で覆われた基板の両面に、最外層の金属層３４βを形成させる（図１３（Ｂ））。その一例として、厚み１０〜２７５μｍの金属箔を積層させる。金属箔を形成させる以外の方法として、片面銅張積層板を積層させる。金属箔上に、めっきなどで２層以上にしてもよい。アディティブ法により金属層を形成してもよい。
【０１１３】
（７）スルーホール形成
基板の表裏を貫通する開口径５０〜４００μｍのスルーホール用通孔３６αを形成する（図１３（Ｃ））。形成方法としては、ドリル、レーザもしくはレーザとドリルの複合により形成させる（最外層の絶縁層の開口をレーザで行い、場合によっては、そのレーザでの開口をターゲットマークとして用いて、その後、ドリルで開口して貫通させる）。形状としては、直線状の側壁を有するものであることが望ましい。場合によっては、テーパ状であってもよい。
【０１１４】
スルーホールの導電性を確保するために、スルーホール用通孔３６α内にめっき膜２２を形成し、表面を粗化した後（図１３（Ｄ））、充填樹脂２３を充填することが望ましい（図１３（Ｅ））。充填樹脂としては、電気的な絶縁されている樹脂材料、（例えば 樹脂成分、硬化剤、粒子等が含有されているもの）、金属粒子による電気的な接続を行っている導電性材料（例えば、金、銅などの金属粒子、樹脂材料、硬化剤などが含有されているもの。）のいずれかを用いることができる。
めっきとしては、電解めっき、無電解めっき、パネルめっき（無電解めっきと電解めっき）などを用いることができる。金属としては、銅、ニッケル、コバルト、リン、等が含有してもので形成されるのである。めっき金属の厚みとしては、５〜３０μｍの間で形成されることが望ましい。
【０１１５】
スルーホール用通孔３６α内に充填する充填樹脂２３は、樹脂材料、硬化剤、粒子などからなるものを絶縁材料を用いることが望ましい。粒子としては、シリカ、アルミナなどの無機粒子、金、銀、銅などの金属粒子、樹脂粒子などの単独もしくは複合で配合させる。粒径が０．１〜５μｍのものを同一径もしくは、複合径のもの混ぜたものを用いることができる。樹脂材料としては、エポキシ樹脂（例えば、ビスフェノール型エポキシ樹脂、ノボラック型エポキシ樹脂など）、フェノール樹脂などの熱硬化性樹脂、感光性を有する紫外線硬化樹脂、熱可塑性樹脂などが単一もしくは混合したものを用いることができる。硬化剤としては、イミダゾール系硬化剤、アミン系硬化剤などを用いることができる。それ以外にも、硬化安定剤、反応安定剤、粒子等を含まれていてもよい。導電性材料を用いてもよい。この場合は、金属粒子、樹脂成分、硬化剤などからなるものが導電性材料である導電性ペーストとなる。場合によっては、半田、絶縁樹脂などの絶縁材料の表層に導電性を有する金属膜を形成したものなどを用いてもよい。めっきでスルーホール用通孔３６α内を充填することも可能である。導電性ペーストは硬化収縮がなされるので、表層に凹部を形成してしまうことがあるからである。
【０１１６】
（８）最外層の導体回路の形成
全体にめっき膜を被覆することで、スルーホール３６の直上に蓋めっき２５を形成してもよい（図１４（Ａ））。その後、テンティング法、エッチング工程等を経て、外層の導体回路３４、３４Ｐ、３４Ｅを形成する（図１４（Ｂ））。これにより、多層コア基板３０を完成する。
このとき、図示されていないが多層コア基板の内層の導体層１６等との電気接続を、バイアホールやブラインドスルーホール、ブラインドバイアホールにより行ってもよい。
【０１１７】
その後の製造方法は、図１（Ｃ）〜図５を参照して上述した第１実施例と同様に、多層コア基板３０に層間樹脂絶縁層５０、１５０、導体回路５８、１５８を形成する。
【０１１８】
（９）導体回路３４を形成した多層コア基板３０を黒化処理、および、還元処理を行い、導体回路３４、導体層３４Ｐ、３４Ｅの全表面に粗化面３４βを形成する（図１４（Ｃ））。
【０１１９】
（１０）多層コア基板３０の導体回路非形成部に樹脂充填材４０の層を形成する（図１５（Ａ））。
【０１２０】
（１１）上記処理を終えた基板の片面を、ベルトサンダー等の研磨により、導体層３４Ｐ、３４Ｅの外縁部に樹脂充填材４０が残らないように研磨し、次いで、上記研磨による傷を取り除くため、導体層３４Ｐ、３４Ｅの全表面（スルーホールのランド表面を含む）にバフ等でさらに研磨を行った。このような一連の研磨を基板の他方の面についても同様に行った。次いで、１００℃で１時間、１５０℃で１時間の加熱処理を行って樹脂充填材４０を硬化した（図１５（Ｂ））。
また、導体回路間の樹脂充填を行わなくてもよい。この場合は、層間絶縁層などの樹脂層で絶縁層の形成と導体回路間の充填を行う。
【０１２１】
（１２）上記多層コア基板３０に、エッチング液を基板の両面にスプレイで吹きつけて、導体回路３４、導体層３４Ｐ、３４Ｅの表面とスルーホール３６のランド表面と内壁とをエッチング等により、導体回路の全表面に粗化面３６βを形成した（図１５（Ｃ））。
【０１２２】
（１３）多層コア基板３０の両面に、層間樹脂絶縁層用樹脂フィルム５０γを基板上に載置し、仮圧着して裁断した後、さらに、真空ラミネーター装置を用いて貼り付けることにより層間樹脂絶縁層を形成した（図１６（Ａ））。
【０１２３】
（１４）次に、層間樹脂絶縁層上に、厚さ１．２ｍｍの貫通孔が形成されたマスクを介して、波長１０．４μｍのＣＯ2 ガスレーザにて、ビーム径４．０ｍｍ、トップハットモード、パルス幅７．９μ秒、マスクの貫通孔の径１．０ｍｍ、１ショットの条件で層間樹脂絶縁層２に、直径８０μｍのバイアホール用開口５０ａを形成した（図１６（Ｂ））。
【０１２４】
（１５）多層コア基板３０を、６０ｇ／ｌの過マンガン酸を含む８０℃の溶液に１０分間浸漬し、バイアホール用開口５０ａの内壁を含む層間樹脂絶縁層５０の表面に粗化面５０αを形成した（図１５（Ｃ））。粗化面は０．１〜５μｍの間で形成した。
【０１２５】
（１６）次に、上記処理を終えた多層コア基板３０を、中和溶液（シプレイ社製）に浸漬してから水洗いした。さらに、粗面化処理（粗化深さ３μｍ）した該基板の表面に、パラジウム触媒を付与することにより、層間樹脂絶縁層の表面およびバイアホール用開口の内壁面に触媒核を付着させた。
【０１２６】
（１７）次に、無電解銅めっき水溶液中に、触媒を付与した基板を浸漬して、粗面全体に厚さ０．６〜３．０μｍの無電解銅めっき膜を形成し、バイアホール用開口５０ａの内壁を含む層間樹脂絶縁層５０の表面に無電解銅めっき膜５２が形成された基板を得る（図１５（Ｄ））。
【０１２７】
（１８）無電解銅めっき膜５２が形成された基板に市販の感光性ドライフィルムを張り付け、マスクを載置して、現像処理することにより、めっきレジスト５４を設けた（図１７（Ａ））。めっきレジストの厚みは、１０〜３０μｍの間を用いた。
【０１２８】
（１９）ついで、多層コア基板３０に電解めっきを施し、めっきレジスト５４非形成部に、厚さ５〜２０μｍの電解銅めっき膜５６を形成した（図１７（Ｂ））。
【０１２９】
（２０）さらに、めっきレジストを５％程度のＫＯＨで剥離除去した後、そのめっきレジスト下の無電解めっき膜を硫酸と過酸化水素との混合液でエッチング処理して溶解除去し、独立の導体回路５８及びバイアホール６０とした（図１７（Ｃ））。
【０１３０】
（２１）ついで、上記（１２）と同様の処理を行い、導体回路５８及びバイアホール６０の表面に粗化面５８α、６０αを形成した。上層の導体回路５８の厚みは５〜２５μｍで形成された。今回の厚みは１５μｍの厚みであった（図１７（Ｄ））。
【０１３１】
（２２）上記（１４）〜（２１）の工程を繰り返すことにより、さらに上層の導体回路を形成し、多層配線板を得た（図１８（Ａ））。
【０１３２】
（２３）次に、多層配線基板の両面に、ソルダーレジスト組成物７０を１２〜３０μｍの厚さで塗布し、７０℃で２０分間、７０℃で３０分間の条件で乾燥処理を行った後（図１８（Ｂ））、ソルダーレジスト開口部のパターンが描画された厚さ５ｍｍのフォトマスクをソルダーレジスト層７０に密着させて１０００ｍＪ／ｃｍ2 の紫外線で露光し、ＤＭＴＧ溶液で現像処理し、２００μｍの直径の開口７１を形成した（図１８（Ｃ））。
そして、さらに、８０℃で１時間、１００℃で１時間、１２０℃で１時間、１５０℃で３時間の条件でそれぞれ加熱処理を行ってソルダーレジスト層を硬化させ、開口を有し、その厚さが１０〜２５μｍのソルダーレジストパターン層を形成した。
【０１３３】
（２４）次に、ソルダーレジスト層７０を形成した基板を、無電解ニッケルめっき液に浸漬して、開口部７１に厚さ５μｍのニッケルめっき層７２を形成した。さらに、その基板を無電解金めっき液に浸漬して、ニッケルめっき層７２上に、厚さ０．０３μｍの金めっき層７４を形成した（図１８（Ｄ））。ニッケル−金層以外にも、スズ、貴金属層（金、銀、パラジウム、白金など）の単層を形成してもよい。
【０１３４】
（２５）この後、基板のＩＣチップを載置する面のソルダーレジスト層７０の開口７１に、スズ−鉛を含有する半田ペーストを印刷し、さらに他方の面のソルダーレジスト層の開口にスズ−アンチモンを含有する半田ペーストを印刷した後、２００℃でリフローすることにより外部端子を形成し、はんだバンプを有する多層プリント配線板を製造した（図１９）。
【０１３５】
半田バンプ７６Ｕを介してＩＣチップ９０を取り付け、チップコンデンサ９８を実装する。そして、外部端子７６Ｄを介してドータボード９４へ取り付ける（図２０）。
また、第５実施例において、１＜（コア基板の電源層の厚み／層間絶縁層の導体層の厚み）≦４０のものを適合例として、（コア基板の電源層の厚み／層間絶縁層の導体層の厚み）≦１を比較例とした。（コア基板の電源層の厚み／層間絶縁層の導体層の厚み）＞４０のものを参考例とした。
【０１３６】
（第５実施例−１）
図１９を参照して上述した第５実施例と同様であるが以下のように設定した。
コア基板の内層の導体層の厚み：５０μｍ 表層の導体層の厚み：２０μｍ
コア基板の導体回路の厚みの和：１００μｍ
層間絶縁層の導体層の厚み：１５μｍ
内層の導体層と表層の導体層で、電源層の役目を果たした。しかしながら、表層の導体層の面積は、ランド程度のものであったので、内層の導体層と比較すると面積が小さかったので、電源を降下させる効果は相殺されてしまった。そのために、コア基板の導体層の厚みの和は、内層の２層の導体層を足したものである。
【０１３７】
（第５実施例−２）
内層の導体層と表層の導体層で、電源層の役目を果たした。表層、内層の各一層ずつでのスルーホールにより、電気的な接続がなされた。
コア基板の内層の導体層の厚み：６０μｍ 外層の導体層の厚み：２０μｍ
コア基板の導体回路の厚みの和：８０μｍ
層間絶縁層の導体層の厚み：１５μｍ
内層の導体層と表層の導体層で、各１層ずつ電源層の役目を果たした。表層の導体層の面積は、内層の導体層の面積同じだった。電源を降下させる効果を有する。そのために、コア基板の導体層の厚みの和は、内層の導体層と表層の導体層を足したものである。
【０１３８】
（第５実施例−３）
内層の導体層と表層の導体層で、電源層の役目を果たした。表層、内層の各一層ずつでのスルーホールにより、電気的な接続がなされた。
コア基板の内層の導体層の厚み：７５μｍ 外層の導体層の厚み：２０μｍ
コア基板の導体回路の厚みの和：１５０μｍ
層間絶縁層の導体層の厚み：１５μｍ
内層の導体層と表層の導体層で、電源層の役目を果たした。しかしながら、表層の導体層の面積は、ランド程度のものであったので、内層の導体層と比較すると面積が小さかったので、電源を降下させる効果は相殺されてしまった。そのために、コア基板の導体層の厚みの和は、内層１層の導体層の厚みである。
【０１３９】
（第５実施例−４）
第５実施例−３と同様であるが、以下のように製造した。
コア基板の内層の導体層（電源層）の厚み：２００μｍ
表層の導体層（電源層）の厚み：２０μｍ
コア基板の導体回路の厚みの和：２００μｍ
層間絶縁層の導体層の厚み：１０μｍ
コア基板の導体回路の厚みの和は、内層の層の導体層を足したものである。
【０１４０】
（第５実施例−５）
第５実施例−３と同様であるが、以下のように製造した。
コア基板の内層の導体層（電源層）の厚み：２４０μｍ
表層の導体層（電源層）の厚み：２０μｍ
コア基板の導体回路の厚みの和：２４０μｍ
層間絶縁層の導体層の厚み：８μｍ
コア基板の導体回路の厚みの和は、内層の層の導体層を足したものである。
【０１４１】
（第５実施例−６）
第５実施例−２と同様であるが、以下のように製造した。
コア基板の内層の導体層（電源層）の厚み：２５０μｍ
表層の導体層（電源層）の厚み：２５μｍ
コア基板の導体回路の厚みの和：３００μｍ
層間絶縁層の導体層の厚み：７．５μｍ
【０１４２】
[第６実施例]コンデンサ内蔵コア基板
図２２及び図２３を参照して第６実施例に係る多層プリント配線板について説明する。
第６実施例の多層プリント配線板では、コア基板３０にチップコンデンサ２０が内蔵されている。
【０１４３】
図２２は、第６実施例に係る多層プリント配線板１０の断面図を、図２３は、図２２に示す多層プリント配線板１０にＩＣチップ９０を取り付けた状態を示している。図２２に示すように、多層プリント配線板１０では、コア基板３０が樹脂基板３０Ａ及び樹脂層３０Ｂからなる。樹脂基板３０Ａにはコンデンサ２０を収容するための開口３１ａが設けられている。コンデンサ２０の電極は、樹脂層３０Ｂに設けられたバイアホール３３により接続が取られている。コア基板３０の上面には、導体回路３４及び電源層を形成する導体層３４Ｐが形成され、また、コア基板３０の両面には、バイアホール６０及び導体回路５８が配置された層間樹脂絶縁層５０が形成されている。コア基板３０には、スルーホール３６が形成されている。層間樹脂絶縁層５０の上層にはソルダーレジスト層７０が形成されており、該ソルダーレジスト層７０の開口部７１を介して、バイアホール１６０及び導体回路１５８にバンプ７６Ｕ、７６Ｄが形成されている。
【０１４４】
図２３中に示すように、多層プリント配線板１０の上面側のハンダバンプ７６Ｕは、ＩＣチップ９０のランド９２へ接続される。更に、チップコンデンサ９８が実装される。一方、下側のハンダバンプへの接続用の導電性接続ピン９９が取り付けられている。
【０１４５】
ここで、導体層３４Ｅは、３０μｍに形成されている。この第６実施例においては、コア基板３０内にコンデンサ２０を内蔵するため、第１実施例を上回る効果が得られる。
【０１４６】
（第６実施例−１）
図２２を参照して上述した第６実施例と同様であるが以下のように設定した。
コア基板の導体層の厚み：３０μｍ コア基板の電源層の厚み：３０μｍ
層間絶縁層の導体層の厚み：１５μｍ
【０１４７】
（第６実施例−２）
第６実施例と同様であるが以下のように設定した。
コア基板の導体層の厚み：５５μｍ コア基板の電源層の厚み：５５μｍ
層間絶縁層の導体層の厚み：１５μｍ
【０１４８】
（第６実施例−３）
コア基板の導体層の厚み：７５μｍ コア基板の電源層の厚み：７５μｍ
層間絶縁層の導体層の厚み：１５μｍ
【０１４９】
（第６実施例−４）
第６実施例−１と同様であるが以下のように設定した。
コア基板の導体層（電源層）の厚み：１８０μｍ
層間絶縁層の導体層の厚み：６．０μｍ
【０１５０】
（比較例）
第１実施例〜第５実施例において、（コア基板の電源層の厚み／層間絶縁層の導体層の厚み）≦１を比較例とした。その実例として、コア基板の電源層の厚み：１５μｍ、層間絶縁層の導体層の厚み：１５μｍに設定した。
【０１５１】
（参考例）
第１実施例〜第５実施例において、（コア基板の電源層の厚み／層間絶縁層の導体層の厚み）≦４０を参とした。その実例として、コア基板の電源層の厚み：４１５μｍ、層間絶縁層の導体層の厚み：１０μｍに設定した。
参考例とは、適合例と同様な効果を得ることができるが、それ以外で不具合が発生する恐れがあり、適合例よりも若干適合されないというものである。
【０１５２】
それぞれの実施例と比較例と参考例の基板に周波数３．１ＧＨｚのＩＣチップを実装して、同じ量の電源を供給して、起動させたときの電圧の降下した量を測定した。このときの電圧降下量での平均値を示した。電源電圧１．０Ｖのときの変動した電圧降下量の平均値である。
また、それぞれの実施例と比較例と参考例のバイアス高温高湿条件（１３０、湿度８５ｗｔ％、２Ｖ印加）下における信頼性試験を行った。試験時間は、１００ｈｒ、３００ｈｒ、５００ｈｒ、１０００ｈｒで行い、ＩＣの誤動作の有無、コアの導体層のビア接続オープンの有無についてそれそれ実施例および比較例について検証をした。この結果を図２７、図２８中の図表に表す。
さらに、導体層の厚みについても検証を行った。横軸に（コアの電源層厚み／層間絶縁層厚みの比）を設定し、縦軸に最大電圧降下量（Ｖ）を設定してシュミレートした結果を図２９に示した。
【０１５３】
すべての実施例、比較例、参考例の測定結果を基に行っている。それ以外については、シュミレートで作成した。
【０１５４】
図２７、図２８より、適合例で作成したものはＩＣチップの誤動作やオープンなどなりにくい。つまり、電気接続性と信頼性が確保される。
比較例では、ＩＣチップの誤動作を引き起こしてしまうため、電気接続性に問題があるし、導体の厚みが薄いため、信頼性試験下で発生した応力を緩衝できず、ビア接続部での剥がれが生じてしまった。そのために、信頼性が低下してしまった。しかしながら、コア基板の電源層の厚み／層間絶縁層の導体層の厚みの比１．２を越えると、その効果が現れてくる。
コア基板の電源層の厚み／層間絶縁層の導体層の厚み比４０を越えると（参考例）、上層の導体回路における不具合（例えば、上層の導体回路への応力の発生やうねりによる密着性の低下を引き起こしてしまう等）のため、信頼性が低下してしまった。通常は問題ないが、材料等の要因によっては、その傾向が現れてしまうことがある。
試験の結果からも電気特性を満たすのは、１＜（コア基板の電源層の厚み／層間絶縁層の導体層の厚み）である。また、電気特性と信頼性の要因を満たすのは、１＜（コア基板の導体層の厚み／層間絶縁層の厚み）≦４０ということになる。
【０１５５】
図２７、図２８の結果により、この場合、電源電圧１．０Ｖのとき、変動許容範囲±１０％であれば、電圧の挙動が安定していることになり、ＩＣチップの誤動作などを引き起こさない。つまり、この場合、電圧降下量が０．１Ｖ以内であれば、電圧降下によるＩＣチップへの誤動作等を引き起こさないことになる。０．０９Ｖ以下であれば、安定性が増すことになる。それ故に、（コア基板の電源層の厚み／層間絶縁層の厚み）の比が１．２を越えるの良いのである。さらに、１．２≦（コア基板の電源層の厚み／層間絶縁層の厚み）≦４０の範囲であれば、数値が減少傾向にあるため、その効果が得やすいということとなる。また、４０＜（コア基板の電源層の厚み／層間絶縁層の厚み）という範囲では、電圧降下量が上昇していることから、コア部分でのビア剥離などが原因で電圧供給に問題が起こっていることとなる。材料等の選定でビア剥離を抑えれれば、上記問題は解決される。通常使用する範囲では問題にならない。
更に、５．０＜（コア基板の電源層の厚み／層間絶縁層の厚み）≦４０未満であれば、電圧降下量がほぼ同じであることから、安定しているということとなる。つまり、この範囲が、最も望ましい比率範囲であるということが言える。
【０１５６】
【発明の効果】
本願発明により、ＩＣチップ〜基板〜電源の導体における抵抗を低減させることができ、伝達損失が低減される。そのために、伝達される信号や電源が所望の能力が発揮される。そのために、ＩＣチップの機能、動作などが正常に作動するために、誤作動やエラーを発生することがない。ＩＣチップ〜基板〜アースの導体における抵抗を低減させることができ、信号線、電源線でのノイズの重畳を軽減し、誤作動やエラーを防ぐことができる。
また、本願発明により、ＩＣチップの初期起動時に発生する電源不足（電圧降下）の度合いを小さくなることもわかり、高周波領域のＩＣチップ、特に３ＧＨｚ以上のＩＣチップを実装したとしても、問題なく起動することができることが分かった。そのため、電気的な特性や電気接続性をも向上させることができるのである。
さらに、プリント基板の回路内での抵抗を従来のプリント基板に比べても、小さくすることができる。そのために、バイアスを付加して、高温高湿下で行う信頼性試験（高温高湿バイアス試験）を行っても、破壊する時間も長くなるので、信頼性も向上することができる。
【図面の簡単な説明】
【図１】本発明の第１実施例の多層プリント配線板を製造方法を示す工程図である。
【図２】第１実施例の多層プリント配線板を製造方法を示す工程図である。
【図３】第１実施例の多層プリント配線板を製造方法を示す工程図である。
【図４】第１実施例の多層プリント配線板を製造方法を示す工程図である。
【図５】第１実施例の多層プリント配線板を製造方法を示す工程図である。
【図６】第１実施例に係る多層プリント配線板の断面図である。
【図７】第１実施例に係る多層プリント配線板にＩＣチップを載置した状態を示す断面図である。
【図８】第３実施例に係る多層プリント配線板の断面図である。
【図９】第３実施例に係る多層プリント配線板にＩＣチップを載置した状態を示す断面図である。
【図１０】第４実施例に係る多層プリント配線板の断面図である。
【図１１】第４実施例に係る多層プリント配線板にＩＣチップを載置した状態を示す断面図である。
【図１２】本発明の第５実施例の多層プリント配線板を製造方法を示す工程図である。
【図１３】第５実施例の多層プリント配線板を製造方法を示す工程図である。
【図１４】第５実施例の多層プリント配線板を製造方法を示す工程図である。
【図１５】第５実施例の多層プリント配線板を製造方法を示す工程図である。
【図１６】第５実施例の多層プリント配線板を製造方法を示す工程図である。
【図１７】第５実施例の多層プリント配線板を製造方法を示す工程図である。
【図１８】第５実施例の多層プリント配線板を製造方法を示す工程図である。
【図１９】第５実施例に係る多層プリント配線板の断面図である。
【図２０】第５実施例に係る多層プリント配線板にＩＣチップを載置した状態を示す断面図である。
【図２１】第５実施例の変形例に係る多層プリント配線板にＩＣチップを載置した状態を示す断面図である。
【図２２】第６実施例に係る多層プリント配線板の断面図である。
【図２３】第６実施例に係る多層プリント配線板にＩＣチップを載置した状態を示す断面図である。
【図２４】ＩＣチップの動作中における電圧変化を示したグラフである。
【図２５】ＩＣチップの動作中における電圧変化を示したグラフである。
【図２６】ＩＣチップの動作中における電圧変化を示したグラフである。
【図２７】実施例と比較例との試験結果を示す図表である。
【図２８】実施例と比較例との試験結果を示す図表である。
【図２９】（コアの電源層厚み／層間絶縁層厚みの比）に対する最大電圧降下量（Ｖ）をシュミレートした結果を示したグラフである。
【符号の説明】
１２ 金属層（金属板）
１４ 樹脂層
１６ 導体回路
１６Ｐ 導体層
１６Ｅ 導体層
１８ 樹脂層
３０ 基板
３２ 銅箔
３４ 導体回路
３４Ｐ 導体層
３４Ｅ 導体層
３６ スルーホール
４０ 樹脂充填層
５０ 層間樹脂絶縁層
５８ 導体回路
６０ バイアホール
７０ ソルダーレジスト層
７１ 開口
７６Ｕ、７６Ｄ 半田バンプ
９０ ＩＣチップ
９４ ドータボード
９８ チップコンデンサ
Claims (7)
- 表面に導体層が形成されてなる樹脂製のコア基板と、該コア基板上に形成されてなる層間樹脂絶縁層と、該層間樹脂絶縁層上に形成されてなる導体層と、前記コア基板表面の導体層と前記層間樹脂絶縁層上の導体層とを電気的に接続するバイアホールと、を有する多層プリント配線板において、
前記コア基板が、表裏に導体層と内層に厚い導体層を有する３層以上の多層コア基板であるとともに、前記コア基板の内層の導体層は、前記層間絶縁層上の導体層よりも厚く形成されてなり、且つ、
前記コア基板の内層の導体層と表裏の導体層の内、少なくとも１層が、電源層用の導体層又はアース用の導体層であることを特徴とする多層プリント配線板。 - 表面に導体層が形成されてなる樹脂製のコア基板と、該コア基板上に形成されてなる層間樹脂絶縁層と、該層間樹脂絶縁層上に形成されてなる導体層と、前記コア基板表面の導体層と前記層間樹脂絶縁層上の導体層とを電気的に接続するバイアホールと、を有する多層プリント配線板において、
前記コア基板が、表裏に導体層と内層に厚い導体層を有する３層以上の多層コア基板であるとともに、前記コア基板の内層の導体層は、前記層間絶縁層上の導体層よりも厚く形成されてなり、且つ、
前記コア基板の内層の導体層の内、少なくとも１層は、電源層用の導体層又はアース用の導体層であり、表裏の内の少なくとも１層の導体層は信号線からなることを特徴とする多層プリント配線板。 - 前記コア基板の内層の導体層は、２層以上である請求項１又は請求項２に記載の多層プリント配線板。
- 前記コア基板は、電気的に隔絶された金属板の両面に、樹脂層を介在させて前記内層の導体層が、更に、当該内層の導体層の外側に樹脂層を介在させて前記表裏の導体層が形成されて成ることを特徴とする請求項１〜請求項３のいずれか１に記載の多層プリント配線板。
- 前記コア基板の内層の導体層は、表面及び裏面の導体層よりも厚いことを特徴とする請求項１〜請求項４のいずれか１に記載の多層プリント配線板。
- 前記コア基板の内層の各導体層が、電源用の導体層又はアース用の導体層のいずれかである請求項１〜請求項５のいずれか１に記載の多層プリント配線板。
- 前記コア基板の表面の導体層は電源用の導体層又はアース用の導体層であり、裏面の導体層は電源用の導体層又はアース用の導体層である請求項１、請求項３〜請求項６のいずれか１に記載の多層プリント配線板。
Priority Applications (14)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003064986A JP4488684B2 (ja) | 2002-08-09 | 2003-03-11 | 多層プリント配線板 |
| KR1020097001794A KR20090014425A (ko) | 2002-08-09 | 2003-03-24 | 다층프린트배선판 |
| CN2008101881858A CN101471323B (zh) | 2002-08-09 | 2003-03-24 | 多层印刷线路板 |
| EP03712876A EP1553626A4 (en) | 2002-08-09 | 2003-03-24 | MULTILAYER CONDUCTOR PLATE |
| KR1020117007312A KR20110040990A (ko) | 2002-08-09 | 2003-03-24 | 다층프린트배선판 |
| KR1020117007314A KR20110040991A (ko) | 2002-08-09 | 2003-03-24 | 다층프린트배선판 |
| EP12154254A EP2458631A2 (en) | 2002-08-09 | 2003-03-24 | Multilayer printed wiring board |
| US10/522,335 US7507913B2 (en) | 2002-08-09 | 2003-03-24 | Multilayer printed wiring board |
| CNB038189763A CN100461383C (zh) | 2002-08-09 | 2003-03-24 | 多层印刷线路板 |
| PCT/JP2003/003561 WO2004015765A1 (ja) | 2002-08-09 | 2003-03-24 | 多層プリント配線板 |
| US12/124,635 US20080296052A1 (en) | 2002-08-09 | 2008-05-21 | Multilayer printed wiring board |
| US12/649,038 US8592688B2 (en) | 2002-08-09 | 2009-12-29 | Multilayer printed wiring board |
| US13/872,650 US20130248234A1 (en) | 2002-08-09 | 2013-04-29 | Multilayer Printed Wiring Board |
| US13/936,420 US9226397B2 (en) | 2002-08-09 | 2013-07-08 | Multilayer printed wiring board having multilayer core substrate |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002233775 | 2002-08-09 | ||
| JP2003064986A JP4488684B2 (ja) | 2002-08-09 | 2003-03-11 | 多層プリント配線板 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009252024A Division JP4947121B2 (ja) | 2002-08-09 | 2009-11-02 | 多層プリント配線板 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2004134724A JP2004134724A (ja) | 2004-04-30 |
| JP2004134724A5 JP2004134724A5 (ja) | 2005-02-03 |
| JP4488684B2 true JP4488684B2 (ja) | 2010-06-23 |
Family
ID=31719878
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003064986A Expired - Lifetime JP4488684B2 (ja) | 2002-08-09 | 2003-03-11 | 多層プリント配線板 |
Country Status (6)
| Country | Link |
|---|---|
| US (5) | US7507913B2 (ja) |
| EP (2) | EP1553626A4 (ja) |
| JP (1) | JP4488684B2 (ja) |
| KR (3) | KR20110040990A (ja) |
| CN (1) | CN100461383C (ja) |
| WO (1) | WO2004015765A1 (ja) |
Families Citing this family (64)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100823767B1 (ko) * | 1999-09-02 | 2008-04-21 | 이비덴 가부시키가이샤 | 프린트배선판 및 프린트배선판의 제조방법 |
| CN101232779B (zh) * | 1999-09-02 | 2013-03-27 | 揖斐电株式会社 | 印刷布线板 |
| JP4488684B2 (ja) * | 2002-08-09 | 2010-06-23 | イビデン株式会社 | 多層プリント配線板 |
| JP4501464B2 (ja) * | 2003-04-25 | 2010-07-14 | 株式会社デンソー | 厚膜回路基板、その製造方法および集積回路装置 |
| TWI335195B (en) * | 2003-12-16 | 2010-12-21 | Ngk Spark Plug Co | Multilayer wiring board |
| CN101848597A (zh) | 2004-02-04 | 2010-09-29 | 揖斐电株式会社 | 多层印刷电路板 |
| WO2005076683A1 (ja) | 2004-02-04 | 2005-08-18 | Ibiden Co., Ltd. | 多層プリント配線板 |
| JP4605446B2 (ja) * | 2004-09-08 | 2011-01-05 | 日立化成工業株式会社 | 多層配線基板、半導体チップ搭載基板及び半導体パッケージ、並びにそれらの製造方法 |
| JP4551730B2 (ja) | 2004-10-15 | 2010-09-29 | イビデン株式会社 | 多層コア基板及びその製造方法 |
| US7536658B2 (en) * | 2004-10-29 | 2009-05-19 | Synopsys, Inc. | Power pad synthesizer for an integrated circuit design |
| US7346869B2 (en) * | 2004-10-29 | 2008-03-18 | Synopsys, Inc. | Power network analyzer for an integrated circuit design |
| US7353490B2 (en) | 2004-10-29 | 2008-04-01 | Synopsys, Inc. | Power network synthesizer for an integrated circuit design |
| US7778038B2 (en) * | 2004-12-21 | 2010-08-17 | E.I. Du Pont De Nemours And Company | Power core devices and methods of making thereof |
| JP2006216712A (ja) * | 2005-02-02 | 2006-08-17 | Ibiden Co Ltd | 多層プリント配線板 |
| JP2006216711A (ja) * | 2005-02-02 | 2006-08-17 | Ibiden Co Ltd | 多層プリント配線板 |
| JP2007027683A (ja) * | 2005-06-15 | 2007-02-01 | Ngk Spark Plug Co Ltd | 配線基板及びその製造方法 |
| US7621041B2 (en) | 2005-07-11 | 2009-11-24 | E. I. Du Pont De Nemours And Company | Methods for forming multilayer structures |
| WO2007103949A2 (en) * | 2006-03-06 | 2007-09-13 | Stablcore, Inc. | Processes for manufacturing printed wiring boards possessing electrically conductive constraining cores |
| JP2007242879A (ja) * | 2006-03-08 | 2007-09-20 | Nec Toppan Circuit Solutions Inc | サブユニット基板 |
| WO2007142138A1 (ja) * | 2006-06-08 | 2007-12-13 | Nec Corporation | ２t２mtjセルを用いたmram |
| JP2008016630A (ja) * | 2006-07-06 | 2008-01-24 | Matsushita Electric Ind Co Ltd | プリント配線板およびその製造方法 |
| JP4870584B2 (ja) * | 2007-01-19 | 2012-02-08 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| US8440916B2 (en) * | 2007-06-28 | 2013-05-14 | Intel Corporation | Method of forming a substrate core structure using microvia laser drilling and conductive layer pre-patterning and substrate core structure formed according to the method |
| US8877565B2 (en) * | 2007-06-28 | 2014-11-04 | Intel Corporation | Method of forming a multilayer substrate core structure using sequential microvia laser drilling and substrate core structure formed according to the method |
| CN101527266B (zh) * | 2008-03-06 | 2012-03-07 | 钰桥半导体股份有限公司 | 增层线路板的制作方法 |
| JP2009290135A (ja) * | 2008-05-30 | 2009-12-10 | Fujitsu Ltd | プリント配線板の製造方法および導電性接合剤 |
| JP5217640B2 (ja) * | 2008-05-30 | 2013-06-19 | 富士通株式会社 | プリント配線板の製造方法およびプリント基板ユニットの製造方法 |
| JP5217639B2 (ja) * | 2008-05-30 | 2013-06-19 | 富士通株式会社 | コア基板およびプリント配線板 |
| JP2009290124A (ja) * | 2008-05-30 | 2009-12-10 | Fujitsu Ltd | プリント配線板 |
| US20090321119A1 (en) * | 2008-06-30 | 2009-12-31 | Yasuhiro Kohara | Device mounting board, semiconductor module, mobile device, and manufacturing method of device mounting board |
| KR20110047795A (ko) * | 2009-10-30 | 2011-05-09 | 삼성전기주식회사 | 범프가 구비된 인쇄회로기판의 제조방법 |
| JP5351201B2 (ja) * | 2011-03-25 | 2013-11-27 | 株式会社東芝 | 不揮発性半導体記憶装置及びその製造方法 |
| US8895873B2 (en) * | 2011-09-28 | 2014-11-25 | Ibiden Co., Ltd. | Printed wiring board |
| US20130146345A1 (en) * | 2011-12-12 | 2013-06-13 | Kazuki KAJIHARA | Printed wiring board and method for manufacturing the same |
| JP6208411B2 (ja) * | 2012-06-15 | 2017-10-04 | 新光電気工業株式会社 | 配線基板及びその製造方法 |
| JP5994484B2 (ja) * | 2012-08-24 | 2016-09-21 | イビデン株式会社 | プリント配線板 |
| JP6036837B2 (ja) * | 2012-09-26 | 2016-11-30 | 日立化成株式会社 | 多層配線板、及び、多層配線板の製造方法 |
| JP6282425B2 (ja) * | 2012-10-29 | 2018-02-21 | 新光電気工業株式会社 | 配線基板の製造方法 |
| JP2014216375A (ja) * | 2013-04-23 | 2014-11-17 | イビデン株式会社 | プリント配線板及び多層コア基板の製造方法 |
| KR20150070810A (ko) * | 2013-12-17 | 2015-06-25 | 삼성전기주식회사 | 캐패시터 내장 기판 및 그 제조 방법 |
| US10420204B2 (en) * | 2014-03-07 | 2019-09-17 | Bridge Semiconductor Corporation | Wiring board having electrical isolator and moisture inhibiting cap incorporated therein and method of making the same |
| US11291146B2 (en) | 2014-03-07 | 2022-03-29 | Bridge Semiconductor Corp. | Leadframe substrate having modulator and crack inhibiting structure and flip chip assembly using the same |
| JP6341714B2 (ja) * | 2014-03-25 | 2018-06-13 | 新光電気工業株式会社 | 配線基板及びその製造方法 |
| JP2016063130A (ja) * | 2014-09-19 | 2016-04-25 | イビデン株式会社 | プリント配線板および半導体パッケージ |
| CN104392934A (zh) * | 2014-10-31 | 2015-03-04 | 华进半导体封装先导技术研发中心有限公司 | 封装基板的阻焊制作方法 |
| KR102268781B1 (ko) * | 2014-11-12 | 2021-06-28 | 삼성전자주식회사 | 인쇄회로기판 및 이를 포함하는 반도체 패키지 |
| CN104505383B (zh) * | 2014-12-16 | 2017-11-07 | 大连理工大学 | 减小肌肤效应的高频信号金属导线和基底之间的布局方法 |
| JP6657609B2 (ja) * | 2015-06-12 | 2020-03-04 | 凸版印刷株式会社 | 配線回路基板、半導体装置、配線回路基板の製造方法および半導体装置の製造方法 |
| KR101702446B1 (ko) | 2015-06-17 | 2017-02-03 | 주식회사 포스코 | 금속 소재의 절단부 절삭 장치 |
| US10524366B2 (en) * | 2015-07-15 | 2019-12-31 | Printed Circuits, Llc | Methods of manufacturing printed circuit boards |
| TWI611541B (zh) * | 2015-09-07 | 2018-01-11 | 鈺橋半導體股份有限公司 | 具有內建電性隔離件以及防潮蓋之線路板製備方法及其半導體組體 |
| TWI599003B (zh) * | 2015-09-07 | 2017-09-11 | 鈺橋半導體股份有限公司 | 具有內建金屬塊以及防潮蓋之散熱增益型線路板及其製備方法 |
| JP6531603B2 (ja) * | 2015-10-01 | 2019-06-19 | 富士通株式会社 | 電子部品、電子装置及び電子装置の製造方法 |
| JP2017103282A (ja) * | 2015-11-30 | 2017-06-08 | イビデン株式会社 | プリント配線板 |
| WO2017154167A1 (ja) * | 2016-03-10 | 2017-09-14 | 三井金属鉱業株式会社 | 多層積層板及びこれを用いた多層プリント配線板の製造方法 |
| US10804251B2 (en) | 2016-11-22 | 2020-10-13 | Cree, Inc. | Light emitting diode (LED) devices, components and methods |
| MY192082A (en) * | 2016-12-27 | 2022-07-26 | Intel Corp | Interconnect core |
| KR20190012485A (ko) * | 2017-07-27 | 2019-02-11 | 삼성전기주식회사 | 인쇄회로기판 및 그 제조 방법 |
| US10624213B1 (en) * | 2018-12-20 | 2020-04-14 | Intel Corporation | Asymmetric electronic substrate and method of manufacture |
| CN111508926B (zh) | 2019-01-31 | 2022-08-30 | 奥特斯(中国)有限公司 | 一种部件承载件以及制造部件承载件的方法 |
| JP2021022615A (ja) * | 2019-07-25 | 2021-02-18 | イビデン株式会社 | プリント配線板 |
| US20210392758A1 (en) * | 2019-10-31 | 2021-12-16 | Avary Holding (Shenzhen) Co., Limited. | Thin circuit board and method of manufacturing the same |
| CN110792657B (zh) * | 2019-11-20 | 2021-06-04 | 兰州理工大学 | 一种表面织构化复合型液压静音罩板材 |
| CN112867243A (zh) * | 2021-01-06 | 2021-05-28 | 英韧科技(上海)有限公司 | 多层电路板 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000156565A (ja) * | 1998-11-20 | 2000-06-06 | Ibiden Co Ltd | 多層プリント配線板の製造方法及び多層プリント配線板 |
| JP2000244130A (ja) * | 1998-12-25 | 2000-09-08 | Ngk Spark Plug Co Ltd | 配線基板、コア基板及びその製造方法 |
| JP2000299404A (ja) * | 1999-04-15 | 2000-10-24 | Shinko Electric Ind Co Ltd | 多層配線基板及びその製造方法 |
| JP2001244591A (ja) * | 2001-02-06 | 2001-09-07 | Ngk Spark Plug Co Ltd | 配線基板及びその製造方法 |
Family Cites Families (28)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE59105820D1 (de) * | 1990-04-05 | 1995-08-03 | Dyconex Ag | Herstellung von mehrschichtigen Leiterplatten mit erhöhter Leiterbahnendichte. |
| US5306670A (en) * | 1993-02-09 | 1994-04-26 | Texas Instruments Incorporated | Multi-chip integrated circuit module and method for fabrication thereof |
| JPH06260756A (ja) | 1993-03-04 | 1994-09-16 | Ibiden Co Ltd | プリント配線板の製造方法 |
| JPH06275959A (ja) | 1993-03-22 | 1994-09-30 | Hitachi Ltd | 多層配線基板とその製造方法および両面プリント配線板の製造方法 |
| TW331698B (en) * | 1996-06-18 | 1998-05-11 | Hitachi Chemical Co Ltd | Multi-layered printed circuit board |
| JP3961092B2 (ja) | 1997-06-03 | 2007-08-15 | 株式会社東芝 | 複合配線基板、フレキシブル基板、半導体装置、および複合配線基板の製造方法 |
| US6165892A (en) * | 1998-07-31 | 2000-12-26 | Kulicke & Soffa Holdings, Inc. | Method of planarizing thin film layers deposited over a common circuit base |
| US6323435B1 (en) * | 1998-07-31 | 2001-11-27 | Kulicke & Soffa Holdings, Inc. | Low-impedance high-density deposited-on-laminate structures having reduced stress |
| US6440641B1 (en) * | 1998-07-31 | 2002-08-27 | Kulicke & Soffa Holdings, Inc. | Deposited thin film build-up layer dimensions as a method of relieving stress in high density interconnect printed wiring board substrates |
| MY144573A (en) | 1998-09-14 | 2011-10-14 | Ibiden Co Ltd | Printed circuit board and method for its production |
| US6333857B1 (en) * | 1998-12-25 | 2001-12-25 | Ngk Spark Plug Co., Ltd. | Printing wiring board, core substrate, and method for fabricating the core substrate |
| JP3694601B2 (ja) | 1998-12-25 | 2005-09-14 | 京セラ株式会社 | 多層配線基板 |
| US6214445B1 (en) * | 1998-12-25 | 2001-04-10 | Ngk Spark Plug Co., Ltd. | Printed wiring board, core substrate, and method for fabricating the core substrate |
| CN101232779B (zh) | 1999-09-02 | 2013-03-27 | 揖斐电株式会社 | 印刷布线板 |
| JP3608990B2 (ja) * | 1999-10-19 | 2005-01-12 | 新光電気工業株式会社 | 多層回路基板およびその製造方法 |
| JP4468527B2 (ja) * | 1999-11-26 | 2010-05-26 | イビデン株式会社 | 多層プリント配線板およびその製造方法。 |
| JP4863546B2 (ja) | 2000-07-21 | 2012-01-25 | イビデン株式会社 | コンデンサ内蔵プリント配線板及びコンデンサ内蔵プリント配線板の製造方法 |
| JP4023076B2 (ja) * | 2000-07-27 | 2007-12-19 | 富士通株式会社 | 表裏導通基板及びその製造方法 |
| CN1196392C (zh) * | 2000-07-31 | 2005-04-06 | 日本特殊陶业株式会社 | 布线基板及其制造方法 |
| JP2002204076A (ja) * | 2000-12-28 | 2002-07-19 | Ibiden Co Ltd | 多層プリント配線板およびその製造方法 |
| JPWO2002067638A1 (ja) * | 2001-02-19 | 2004-06-24 | ソニー株式会社 | プリント配線板、多層プリント配線板、及び、多層プリント配線板の内層部における異物・ボイド検出方法 |
| US6713860B2 (en) * | 2002-02-01 | 2004-03-30 | Intel Corporation | Electronic assembly and system with vertically connected capacitors |
| JP2003023250A (ja) * | 2001-07-06 | 2003-01-24 | Denso Corp | 多層基板のおよびその製造方法 |
| WO2003030600A1 (en) * | 2001-09-28 | 2003-04-10 | Ibiden Co., Ltd. | Printed wiring board and production method for printed wiring board |
| JP4488684B2 (ja) * | 2002-08-09 | 2010-06-23 | イビデン株式会社 | 多層プリント配線板 |
| EP1633175A4 (en) * | 2003-09-29 | 2009-11-11 | Ibiden Co Ltd | INSULATION INTERIOR FOR PRINTED CONNECTION CARD, PRINTED CONNECTION CARD, AND METHOD OF MANUFACTURING THE SAME |
| CN101848597A (zh) | 2004-02-04 | 2010-09-29 | 揖斐电株式会社 | 多层印刷电路板 |
| WO2005076683A1 (ja) | 2004-02-04 | 2005-08-18 | Ibiden Co., Ltd. | 多層プリント配線板 |
-
2003
- 2003-03-11 JP JP2003064986A patent/JP4488684B2/ja not_active Expired - Lifetime
- 2003-03-24 EP EP03712876A patent/EP1553626A4/en not_active Withdrawn
- 2003-03-24 KR KR1020117007312A patent/KR20110040990A/ko not_active Application Discontinuation
- 2003-03-24 CN CNB038189763A patent/CN100461383C/zh not_active Expired - Lifetime
- 2003-03-24 WO PCT/JP2003/003561 patent/WO2004015765A1/ja active Application Filing
- 2003-03-24 KR KR1020117007314A patent/KR20110040991A/ko not_active Application Discontinuation
- 2003-03-24 KR KR1020097001794A patent/KR20090014425A/ko not_active Application Discontinuation
- 2003-03-24 US US10/522,335 patent/US7507913B2/en not_active Expired - Lifetime
- 2003-03-24 EP EP12154254A patent/EP2458631A2/en not_active Withdrawn
-
2008
- 2008-05-21 US US12/124,635 patent/US20080296052A1/en not_active Abandoned
-
2009
- 2009-12-29 US US12/649,038 patent/US8592688B2/en not_active Expired - Lifetime
-
2013
- 2013-04-29 US US13/872,650 patent/US20130248234A1/en not_active Abandoned
- 2013-07-08 US US13/936,420 patent/US9226397B2/en not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000156565A (ja) * | 1998-11-20 | 2000-06-06 | Ibiden Co Ltd | 多層プリント配線板の製造方法及び多層プリント配線板 |
| JP2000244130A (ja) * | 1998-12-25 | 2000-09-08 | Ngk Spark Plug Co Ltd | 配線基板、コア基板及びその製造方法 |
| JP2000299404A (ja) * | 1999-04-15 | 2000-10-24 | Shinko Electric Ind Co Ltd | 多層配線基板及びその製造方法 |
| JP2001244591A (ja) * | 2001-02-06 | 2001-09-07 | Ngk Spark Plug Co Ltd | 配線基板及びその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20130299218A1 (en) | 2013-11-14 |
| WO2004015765A1 (ja) | 2004-02-19 |
| KR20110040990A (ko) | 2011-04-20 |
| CN100461383C (zh) | 2009-02-11 |
| KR20090014425A (ko) | 2009-02-10 |
| US7507913B2 (en) | 2009-03-24 |
| US20130248234A1 (en) | 2013-09-26 |
| US8592688B2 (en) | 2013-11-26 |
| JP2004134724A (ja) | 2004-04-30 |
| EP1553626A1 (en) | 2005-07-13 |
| US9226397B2 (en) | 2015-12-29 |
| KR20110040991A (ko) | 2011-04-20 |
| CN1675760A (zh) | 2005-09-28 |
| EP2458631A2 (en) | 2012-05-30 |
| US20080296052A1 (en) | 2008-12-04 |
| US20100101838A1 (en) | 2010-04-29 |
| EP1553626A4 (en) | 2010-05-26 |
| US20050236177A1 (en) | 2005-10-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4488684B2 (ja) | 多層プリント配線板 | |
| JP4855075B2 (ja) | 多層プリント配線板 | |
| JP4722706B2 (ja) | 多層プリント配線板 | |
| JP4947121B2 (ja) | 多層プリント配線板 | |
| JP4475930B2 (ja) | 多層プリント配線板 | |
| JP4873827B2 (ja) | 多層プリント配線板 | |
| KR20050050077A (ko) | 다층프린트배선판 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040226 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20050901 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060208 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080930 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081126 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090908 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091102 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100330 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100330 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130409 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4488684 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140409 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |