JPH1145213A - Ｆｉｆｏメモリ監視方法及び回路 - Google Patents
Ｆｉｆｏメモリ監視方法及び回路Info
- Publication number
- JPH1145213A JPH1145213A JP9213864A JP21386497A JPH1145213A JP H1145213 A JPH1145213 A JP H1145213A JP 9213864 A JP9213864 A JP 9213864A JP 21386497 A JP21386497 A JP 21386497A JP H1145213 A JPH1145213 A JP H1145213A
- Authority
- JP
- Japan
- Prior art keywords
- data
- fifo memory
- sequence number
- parity
- monitoring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Debugging And Monitoring (AREA)
- Time-Division Multiplex Systems (AREA)
- Communication Control (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
(57)【要約】
【課題】 ＦＩＦＯメモリにおけるフレームデータの喪
失の監視及びパリティチェックによるデータの誤り監視
を行う。 【解決手段】 データ用ＦＩＦＯメモリ１に書き込むデ
ータの空きビットを用いてフレーム単位にシーケンス番
号を付加する。データ用ＦＩＦＯメモリ１の読み出しデ
ータ５からシーケンス番号が連続的に読み出されている
かどうかを監視することによりフレームデータの喪失を
監視する。また、パリティ用ＦＩＦＯメモリ８を用いて
データのパリティチェックを行うことによりデータの誤
りを監視する。両監視結果によりＦＩＦＯメモリの動作
異常の監視を行う。
失の監視及びパリティチェックによるデータの誤り監視
を行う。 【解決手段】 データ用ＦＩＦＯメモリ１に書き込むデ
ータの空きビットを用いてフレーム単位にシーケンス番
号を付加する。データ用ＦＩＦＯメモリ１の読み出しデ
ータ５からシーケンス番号が連続的に読み出されている
かどうかを監視することによりフレームデータの喪失を
監視する。また、パリティ用ＦＩＦＯメモリ８を用いて
データのパリティチェックを行うことによりデータの誤
りを監視する。両監視結果によりＦＩＦＯメモリの動作
異常の監視を行う。
Description
【０００１】
【発明の属する技術分野】本発明は、高速データ伝送装
置のデータ受信回路において、ＦＩＦＯ（FirstIn Firs
t Out）メモリを介することによって生じるフレームデ
ータの喪失及びデータ誤りを監視するＦＩＦＯメモリ監
視方法及び回路に関する。
置のデータ受信回路において、ＦＩＦＯ（FirstIn Firs
t Out）メモリを介することによって生じるフレームデ
ータの喪失及びデータ誤りを監視するＦＩＦＯメモリ監
視方法及び回路に関する。
【０００２】
【従来の技術】従来、この種のＦＩＦＯメモリ監視回路
は図４に示すような構成を採用している。即ち、ｎビッ
ト（ｎ＞１）で構成されるパラレルデータ２をＦＩＦＯ
メモリを介して出力する場合の監視方法として、データ
用ＦＩＦＯメモリ１とパリティ用ＦＩＦＯメモリ８とを
備え、垂直パリティチェックによるデータの誤り監視を
行うことによって、ＦＩＦＯメモリを介することによる
データの誤り監視を行うように構成している。
は図４に示すような構成を採用している。即ち、ｎビッ
ト（ｎ＞１）で構成されるパラレルデータ２をＦＩＦＯ
メモリを介して出力する場合の監視方法として、データ
用ＦＩＦＯメモリ１とパリティ用ＦＩＦＯメモリ８とを
備え、垂直パリティチェックによるデータの誤り監視を
行うことによって、ＦＩＦＯメモリを介することによる
データの誤り監視を行うように構成している。
【０００３】データ用ＦＩＦＯメモリ１は、ＦＩＦＯメ
モリ書き込み用フレームパルス３及びＦＩＦＯメモリ書
き込み用クロック４によりパラレルデータ２の書き込み
を行い、ＦＩＦＯメモリ読み出し用フレームパルス６及
びＦＩＦＯメモリ読み出し用クロック７によりパラレル
データ５を読み出す。
モリ書き込み用フレームパルス３及びＦＩＦＯメモリ書
き込み用クロック４によりパラレルデータ２の書き込み
を行い、ＦＩＦＯメモリ読み出し用フレームパルス６及
びＦＩＦＯメモリ読み出し用クロック７によりパラレル
データ５を読み出す。
【０００４】パリティ演算回路９では、書き込みデータ
２の垂直パリティ演算を行い、その結果をパリティ用Ｆ
ＩＦＯメモリ８に出力する。
２の垂直パリティ演算を行い、その結果をパリティ用Ｆ
ＩＦＯメモリ８に出力する。
【０００５】パリティ用ＦＩＦＯメモリ８は、データ用
ＦＩＦＯメモリ１と同様にＦＩＦＯメモリ書き込み用フ
レームパルス３及びＦＩＦＯメモリ書き込み用クロック
４により、演算回路９の出力を書き込み、ＦＩＦＯメモ
リ読み出し用フレームパルス６及びＦＩＦＯメモリ読み
出し用クロック７によってデータの読み出しを行う。
ＦＩＦＯメモリ１と同様にＦＩＦＯメモリ書き込み用フ
レームパルス３及びＦＩＦＯメモリ書き込み用クロック
４により、演算回路９の出力を書き込み、ＦＩＦＯメモ
リ読み出し用フレームパルス６及びＦＩＦＯメモリ読み
出し用クロック７によってデータの読み出しを行う。
【０００６】パリティ用ＦＩＦＯメモリ８の読み出しデ
ータとデータ用ＦＩＦＯメモリ１の読み出しデータ５を
用いることにより、パリティ監視回路１０においてデー
タの誤りの監視を行う。
ータとデータ用ＦＩＦＯメモリ１の読み出しデータ５を
用いることにより、パリティ監視回路１０においてデー
タの誤りの監視を行う。
【０００７】
【発明が解決しようとする課題】従来のＦＩＦＯメモリ
監視回路は、パリティチェックによってデータの誤り等
の監視を行うものであるが、ＦＩＦＯメモリを使用する
場合に生じやすいフレームパルスのスリップ等によるフ
レーム単位のデータの喪失のような誤動作の監視はパリ
ティチェックによっては困難である。また、ＦＩＦＯメ
モリによる前述のようなデータの喪失は２つのＦＩＦＯ
メモリの何れにおいても生じうるものであパリティチェ
ックによる監視のみでは不充分であるという点でも問題
があった。
監視回路は、パリティチェックによってデータの誤り等
の監視を行うものであるが、ＦＩＦＯメモリを使用する
場合に生じやすいフレームパルスのスリップ等によるフ
レーム単位のデータの喪失のような誤動作の監視はパリ
ティチェックによっては困難である。また、ＦＩＦＯメ
モリによる前述のようなデータの喪失は２つのＦＩＦＯ
メモリの何れにおいても生じうるものであパリティチェ
ックによる監視のみでは不充分であるという点でも問題
があった。
【０００８】（目的）本発明の目的は、ＦＩＦＯメモリ
の使用によるフレームデータの喪失を監視することにあ
る。
の使用によるフレームデータの喪失を監視することにあ
る。
【０００９】本発明の他の目的は、パリティチェックに
よるデータの誤り監視とフレームデータの喪失の監視と
を同時に行い、ＦＩＦＯメモリの使用によるデータの誤
り及び誤動作に関する総合的な監視を行うことにある。
よるデータの誤り監視とフレームデータの喪失の監視と
を同時に行い、ＦＩＦＯメモリの使用によるデータの誤
り及び誤動作に関する総合的な監視を行うことにある。
【００１０】
【課題を解決するための手段】本発明のＦＩＦＯメモリ
監視方法は、ＦＩＦＯメモリによりフレームデータの喪
失を検出するＦＩＦＯメモリ監視方法において、データ
用ＦＩＦＯメモリへの書き込み時にフレームデータ内の
空きビットにフレーム単位のシーケンス番号を付加し、
データ用ＦＩＦＯメモリの読み出し時に前記シーケンス
番号を検出してシーケンス番号が連続的に読み出されて
いるか否かによりフレームデータの正常性を監視するこ
とを特徴とする。
監視方法は、ＦＩＦＯメモリによりフレームデータの喪
失を検出するＦＩＦＯメモリ監視方法において、データ
用ＦＩＦＯメモリへの書き込み時にフレームデータ内の
空きビットにフレーム単位のシーケンス番号を付加し、
データ用ＦＩＦＯメモリの読み出し時に前記シーケンス
番号を検出してシーケンス番号が連続的に読み出されて
いるか否かによりフレームデータの正常性を監視するこ
とを特徴とする。
【００１１】また、前記データ用ＦＩＦＯメモリへの書
き込み時にデータのパリティ演算を行いパリティ演算結
果をパリティ用ＦＩＦＯメモリに書き込み、データ用Ｆ
ＩＦＯメモリからのデータの読み出し時にパリティ用Ｆ
ＩＦＯメモリから前記パリティ演算結果を読み出しデー
タ用ＦＩＦＯメモリから読み出したデータとのパリティ
監視を行うことによりデータ用ＦＩＦＯメモリにおける
データの誤りを監視することを特徴とする。
き込み時にデータのパリティ演算を行いパリティ演算結
果をパリティ用ＦＩＦＯメモリに書き込み、データ用Ｆ
ＩＦＯメモリからのデータの読み出し時にパリティ用Ｆ
ＩＦＯメモリから前記パリティ演算結果を読み出しデー
タ用ＦＩＦＯメモリから読み出したデータとのパリティ
監視を行うことによりデータ用ＦＩＦＯメモリにおける
データの誤りを監視することを特徴とする。
【００１２】更に、本発明のＦＩＦＯメモリ監視回路
は、データ用ＦＩＦＯメモリと、データ用ＦＩＦＯメモ
リのデータ書き込み側におけるフレームデータ単位でシ
ーケンス番号を挿入するシーケンス番号挿入回路と、デ
ータ用ＦＩＦＯメモリのデータ読み出し側における挿入
されたシーケンス番号を抽出しその連続性を監視するシ
ーケンス番号監視回路とを有することを特徴とする。そ
して、前記データ用ＦＩＦＯメモリへのフレームデータ
の書き込み及び読み出しに同期して入力側フレームデー
タのパリティ演算結果の書き込み及び出力側フレームデ
ータのパリティ監視演算用の前記パリティ演算結果の読
み出しを行うパリティ用ＦＩＦＯメモリを有し、フレー
ムデータの喪失に加えてパリティチェックによるデータ
の誤り監視を行うことを特徴とする。
は、データ用ＦＩＦＯメモリと、データ用ＦＩＦＯメモ
リのデータ書き込み側におけるフレームデータ単位でシ
ーケンス番号を挿入するシーケンス番号挿入回路と、デ
ータ用ＦＩＦＯメモリのデータ読み出し側における挿入
されたシーケンス番号を抽出しその連続性を監視するシ
ーケンス番号監視回路とを有することを特徴とする。そ
して、前記データ用ＦＩＦＯメモリへのフレームデータ
の書き込み及び読み出しに同期して入力側フレームデー
タのパリティ演算結果の書き込み及び出力側フレームデ
ータのパリティ監視演算用の前記パリティ演算結果の読
み出しを行うパリティ用ＦＩＦＯメモリを有し、フレー
ムデータの喪失に加えてパリティチェックによるデータ
の誤り監視を行うことを特徴とする。
【００１３】（作用）ＦＩＦＯメモリに書き込むデータ
の空きビットを用いてフレーム単位にシーケンス番号を
付加する。ＦＩＦＯメモリ読み出しデータからシーケン
ス番号が連続的に読み出されているかどうかを監視する
ことによりフレームデータの喪失を監視する。また、パ
リティ用ＦＩＦＯメモリを用いてデータのパリティチェ
ックを行うことによりデータの誤りを監視する。両監視
結果によりＦＩＦＯメモリの動作異常の監視を高精度に
行う。
の空きビットを用いてフレーム単位にシーケンス番号を
付加する。ＦＩＦＯメモリ読み出しデータからシーケン
ス番号が連続的に読み出されているかどうかを監視する
ことによりフレームデータの喪失を監視する。また、パ
リティ用ＦＩＦＯメモリを用いてデータのパリティチェ
ックを行うことによりデータの誤りを監視する。両監視
結果によりＦＩＦＯメモリの動作異常の監視を高精度に
行う。
【００１４】
［１］構成の説明 次に、本発明の実施の形態の構成について、図１を参照
して詳細に説明する。
して詳細に説明する。
【００１５】データ用ＦＩＦＯメモリ１の書き込み側
は、ｎビットで構成されるパラレルデータ（ｎ＞１）に
フレーム単位に付加するシーケンス番号を生成するシー
ケンス番号生成回路１２と、データの空きビット位置を
示すパルスを生成するＦＩＦＯメモリ書き込み側パルス
生成回路１３と、データの空きビット位置にシーケンス
番号を挿入するシーケンス番号挿入回路１１とで構成さ
れる。
は、ｎビットで構成されるパラレルデータ（ｎ＞１）に
フレーム単位に付加するシーケンス番号を生成するシー
ケンス番号生成回路１２と、データの空きビット位置を
示すパルスを生成するＦＩＦＯメモリ書き込み側パルス
生成回路１３と、データの空きビット位置にシーケンス
番号を挿入するシーケンス番号挿入回路１１とで構成さ
れる。
【００１６】パリティ用ＦＩＦＯメモリ８の書き込み側
は、シーケンス番号を付加したデータについて垂直パリ
ティ演算を行い、その結果をパリティ用ＦＩＦＯメモリ
８に出力するパリティ演算回路９と、データ用ＦＩＦＯ
メモリ１の読み出し側は、読み出しデータ５のシーケン
ス番号挿入位置を示すＦＩＦＯメモリ読み出し側パルス
生成回路１４と、読み出しデータに付加されたシーケン
ス番号を監視するシーケンス番号監視回路１５とで構成
される。
は、シーケンス番号を付加したデータについて垂直パリ
ティ演算を行い、その結果をパリティ用ＦＩＦＯメモリ
８に出力するパリティ演算回路９と、データ用ＦＩＦＯ
メモリ１の読み出し側は、読み出しデータ５のシーケン
ス番号挿入位置を示すＦＩＦＯメモリ読み出し側パルス
生成回路１４と、読み出しデータに付加されたシーケン
ス番号を監視するシーケンス番号監視回路１５とで構成
される。
【００１７】また、パリティ用ＦＩＦＯメモリ８の読み
出し側は、パリティ用ＦＩＦＯメモリ８の読み出しデー
タとデータ用ＦＩＦＯメモリ１の読み出しデータ５とを
用いてパリティチェックを行うパリティ監視回路１０で
構成される。
出し側は、パリティ用ＦＩＦＯメモリ８の読み出しデー
タとデータ用ＦＩＦＯメモリ１の読み出しデータ５とを
用いてパリティチェックを行うパリティ監視回路１０で
構成される。
【００１８】更に、監視結果出力側の構成は、シーケン
ス番号監視回路１５及びパリティ監視回路１０並びに各
出力結果からＦＩＦＯメモリの監視結果を出力する監視
結果出力回路１６とで構成される。
ス番号監視回路１５及びパリティ監視回路１０並びに各
出力結果からＦＩＦＯメモリの監視結果を出力する監視
結果出力回路１６とで構成される。
【００１９】［２］動作の説明 次に、図２及び図３を参照して本発明の実施の形態の動
作について説明する。
作について説明する。
【００２０】データの書き込み動作においては、データ
用ＦＩＦＯメモリ１及びパリティ用ＦＩＦＯメモリ８
は、ＦＩＦＯメモリ書き込み用フレームパルス３及びＦ
ＩＦＯメモリ書き込み用クロック４によりデータの書き
込みを行い、ＦＩＦＯメモリ読み出し用フレームパルス
６及びＦＩＦＯメモリ読み出し用クロック７によりデー
タの読み出しを行う。
用ＦＩＦＯメモリ１及びパリティ用ＦＩＦＯメモリ８
は、ＦＩＦＯメモリ書き込み用フレームパルス３及びＦ
ＩＦＯメモリ書き込み用クロック４によりデータの書き
込みを行い、ＦＩＦＯメモリ読み出し用フレームパルス
６及びＦＩＦＯメモリ読み出し用クロック７によりデー
タの読み出しを行う。
【００２１】図２に示すように、データ用ＦＩＦＯメモ
リ１に書込データ（ｎビットパラレル；ｎ＞１）（ａ）
を書き込む際に、該書込データ（ａ）に対しＦＩＦＯメ
モリ書き込み側パルス生成回路１３は、書込データ
（ａ）の空きビット位置においてローレベルとなるパル
ス信号（ｃ）を生成する。また、シーケンス番号生成回
路１２は、書込データ（ａ）にフレーム単位に付加する
シーケンス番号（ｂ）を生成する。
リ１に書込データ（ｎビットパラレル；ｎ＞１）（ａ）
を書き込む際に、該書込データ（ａ）に対しＦＩＦＯメ
モリ書き込み側パルス生成回路１３は、書込データ
（ａ）の空きビット位置においてローレベルとなるパル
ス信号（ｃ）を生成する。また、シーケンス番号生成回
路１２は、書込データ（ａ）にフレーム単位に付加する
シーケンス番号（ｂ）を生成する。
【００２２】シーケンス番号挿入回路１１では、ＦＩＦ
Ｏメモリ書き込み側パルス生成回路１３で生成した空き
ビット位置を示すパルス信号（ｃ）を用いて、シーケン
ス番号監視回路１５で生成したシーケンス番号（ｂ）を
挿入する。このシーケンス番号を付加したメモリ書込デ
ータ（ｄ）をデータ用ＦＩＦＯメモリ１に書き込む。
Ｏメモリ書き込み側パルス生成回路１３で生成した空き
ビット位置を示すパルス信号（ｃ）を用いて、シーケン
ス番号監視回路１５で生成したシーケンス番号（ｂ）を
挿入する。このシーケンス番号を付加したメモリ書込デ
ータ（ｄ）をデータ用ＦＩＦＯメモリ１に書き込む。
【００２３】また、シーケンス番号を付加したメモリ書
込データ（ｄ）に対して、パリティ演算回路９にて垂直
演算を行い、その出力をパリティ用ＦＩＦＯメモリ８に
書き込む。
込データ（ｄ）に対して、パリティ演算回路９にて垂直
演算を行い、その出力をパリティ用ＦＩＦＯメモリ８に
書き込む。
【００２４】次に、図３に示すように、データ用ＦＩＦ
Ｏメモリ１の読み出しの際は、ＦＩＦＯメモリ読み出し
側パルス生成回路１４で生成したシーケンス番号の挿入
位置を示すパルス信号（ｇ）、（ｇ'）を用いて、シー
ケンス番号監視回路１５にてメモリ読出データ（ｅ）、
（ｅ'）のシーケンス番号を抽出して正常であるかどう
かを監視する。また、パリティ用ＦｌＦＯメモリ８の読
み出しデータとデータ用ＦＩＦＯメモリ１の読出データ
５とによりパリティ監視回路１０にてチェックを行う。
そして、シーケンス番号監視回路１５及びパリティ監視
回路１０の各監視結果は監視結果出力回路１６に出力さ
れる。
Ｏメモリ１の読み出しの際は、ＦＩＦＯメモリ読み出し
側パルス生成回路１４で生成したシーケンス番号の挿入
位置を示すパルス信号（ｇ）、（ｇ'）を用いて、シー
ケンス番号監視回路１５にてメモリ読出データ（ｅ）、
（ｅ'）のシーケンス番号を抽出して正常であるかどう
かを監視する。また、パリティ用ＦｌＦＯメモリ８の読
み出しデータとデータ用ＦＩＦＯメモリ１の読出データ
５とによりパリティ監視回路１０にてチェックを行う。
そして、シーケンス番号監視回路１５及びパリティ監視
回路１０の各監視結果は監視結果出力回路１６に出力さ
れる。
【００２５】次に、本発明のフレームの喪失等の異常監
視についてさらに具体的に動作を説明する。
視についてさらに具体的に動作を説明する。
【００２６】まず、ＦＩＦＯメモリの書込及び読出動作
が正常な場合は、図３（１）のタイムチャートに示すよ
うに、パルス信号（ｇ）によりメモリ読出データ（ｅ）
から抽出されるシーケンス番号は、書込時のシーケンス
番号（ｆ）と一致し連続番号として検出されるから、シ
ーケンス監視回路１５の監視結果（ｈ）は正常状態を示
しフレームデータの喪失がないことを確認できる。
が正常な場合は、図３（１）のタイムチャートに示すよ
うに、パルス信号（ｇ）によりメモリ読出データ（ｅ）
から抽出されるシーケンス番号は、書込時のシーケンス
番号（ｆ）と一致し連続番号として検出されるから、シ
ーケンス監視回路１５の監視結果（ｈ）は正常状態を示
しフレームデータの喪失がないことを確認できる。
【００２７】また、ＦＩＦＯメモリの異常動作によりフ
レームデータの喪失が生じるような場合は、図３（２）
のタイムチャートに示すように、抽出されるシーケンス
番号は、欠落が生じ挿入時のシーケンス番号（ｆ'）と
一致せず不連続番号として検出されるから、シーケンス
監視回路１５の監視結果（ｈ'）は不連続番号位置から
異常状態を示す出力となりフレームデータの喪失の誤動
作が検出される。
レームデータの喪失が生じるような場合は、図３（２）
のタイムチャートに示すように、抽出されるシーケンス
番号は、欠落が生じ挿入時のシーケンス番号（ｆ'）と
一致せず不連続番号として検出されるから、シーケンス
監視回路１５の監視結果（ｈ'）は不連続番号位置から
異常状態を示す出力となりフレームデータの喪失の誤動
作が検出される。
【００２８】更に、ＦＩＦＯメモリによるデータ誤りを
検出するためにパリティ用ＦｌＦＯメモリ８を併用する
ことにより、データの誤りチェックに加えて何れかのＦ
ＩＦＯメモリにおけるデータの喪失等の誤動作を監視す
ることが可能となる。
検出するためにパリティ用ＦｌＦＯメモリ８を併用する
ことにより、データの誤りチェックに加えて何れかのＦ
ＩＦＯメモリにおけるデータの喪失等の誤動作を監視す
ることが可能となる。
【００２９】シーケンス番号監視回路１５及びパリティ
監視回路１０の監視結果は、その組み合わせ等により監
視結果出力回路１５において障害情況を綜合的に判定さ
れる。つまり、パリティ監視回路１０の監視結果は、Ｆ
ＩＦＯメモリを介することによって生じる前記データ誤
り率の監視を可能にするとともに、フレームデータの喪
失又は前記パリティ演算結果のデータの喪失の何れによ
る誤動作においてもデータの誤り率は増大して異常状態
の監視を可能とし、他方、シーケンス番号監視回路１５
の監視結果は、フレームデータの喪失の異常状態の監視
のみを可能とすることから、各監視回路の動作の相互監
視を含めた、より高精度の監視を行うことを可能とす
る。
監視回路１０の監視結果は、その組み合わせ等により監
視結果出力回路１５において障害情況を綜合的に判定さ
れる。つまり、パリティ監視回路１０の監視結果は、Ｆ
ＩＦＯメモリを介することによって生じる前記データ誤
り率の監視を可能にするとともに、フレームデータの喪
失又は前記パリティ演算結果のデータの喪失の何れによ
る誤動作においてもデータの誤り率は増大して異常状態
の監視を可能とし、他方、シーケンス番号監視回路１５
の監視結果は、フレームデータの喪失の異常状態の監視
のみを可能とすることから、各監視回路の動作の相互監
視を含めた、より高精度の監視を行うことを可能とす
る。
【００３０】
【発明の効果】以上説明した通り、本発明によれば、フ
レームデータをその空きビットにフレーム単位のシーケ
ンス番号を付加してＦＩＦＯメモリに書き込むので、Ｆ
ＩＦＯメモリの読み出し側でシーケンス番号が連続的に
読み出されているか否かを検出することによりフレーム
データがＦＩＦＯメモりにおいて喪失するような誤動作
を確実に監視することができる。
レームデータをその空きビットにフレーム単位のシーケ
ンス番号を付加してＦＩＦＯメモリに書き込むので、Ｆ
ＩＦＯメモリの読み出し側でシーケンス番号が連続的に
読み出されているか否かを検出することによりフレーム
データがＦＩＦＯメモりにおいて喪失するような誤動作
を確実に監視することができる。
【００３１】また、ＦＩＦＯメモリの入力側フレームデ
ータと出力側フレームデータとの間でパリティチェック
による監視を行うパリティ用ＦＩＦＯメモリの併用によ
り、ＦＩＦＯメモリを介することにより生じるデータ誤
りを検出することができ、更に、パリティチェックによ
る誤り率による監視結果とシーケンス番号による監視結
果によりＦＩＦＯメモリをより高精度に監視することを
可能とする。
ータと出力側フレームデータとの間でパリティチェック
による監視を行うパリティ用ＦＩＦＯメモリの併用によ
り、ＦＩＦＯメモリを介することにより生じるデータ誤
りを検出することができ、更に、パリティチェックによ
る誤り率による監視結果とシーケンス番号による監視結
果によりＦＩＦＯメモリをより高精度に監視することを
可能とする。
【００３２】
【図１】本発明の一実施の形態を説明するブロック図で
ある。
ある。
【図２】ＦＩＦＯメモリ書き込み側でシーケンス番号を
挿入する動作を説明するタイムチャートである。
挿入する動作を説明するタイムチャートである。
【図３】ＦＩＦＯメモリ読み出し側でシーケンス番号を
監視する動作を説明するタイムチャートである。
監視する動作を説明するタイムチャートである。
【図４】従来のＦＩＦＯメモリ監視回路の一例を示すブ
ロック図である。
ロック図である。
１ データ用ＦＩＦＯメモリ ２ 書き込みデータ ３ ＦＩＦＯメモリ書き込み用フレームパルス ４ ＦＩＦＯメモリ書き込み用クロック ５ 読み出しデータ ６ ＦＩＦＯメモリ読み出し用フレームパルス ７ ＦＩＦＯメモリ読み出し用クロック ８ パリティ用ＦＩＦＯメモリ ９ パリティ演算回路 １０ パリティ監視回路 １１ シーケンス番号挿入回路 １２ シーケンス番号生成回路 １３ ＦＩＦＯメモリ書き込み側パルス生成回路 １４ ＦＩＦＯメモリ読み出し側パルス生成回路 １５ シーケンス番号監視回路 １６ 監視結果出力回路
Claims (5)
- 【請求項１】 データ用ＦＩＦＯメモリを介することに
よって生じるフレームデータの喪失を検出するＦＩＦＯ
メモリ監視方法において、 データ用ＦＩＦＯメモリへの書き込み時にフレームデー
タ内の空きビットにフレーム単位のシーケンス番号を付
加し、データ用ＦＩＦＯメモリの読み出し時に前記シー
ケンス番号を検出してシーケンス番号が連続的に読み出
されているか否かによりフレームデータの正常性を監視
することを特徴とするＦＩＦＯメモリ監視方法。 - 【請求項２】 データ用ＦＩＦＯメモリへの書き込み時
にデータのパリティ演算を行いパリティ演算結果をパリ
ティ用ＦＩＦＯメモリに書き込み、データ用ＦＩＦＯメ
モリからのデータの読み出し時にパリティ用ＦＩＦＯメ
モリから前記パリティ演算結果を読み出しデータ用ＦＩ
ＦＯメモリから読み出したデータとのパリティ監視を行
うことによりデータ用ＦＩＦＯメモリにおけるデータの
誤りを監視することを特徴とする請求項１記載のＦＩＦ
Ｏメモリ監視方法。 - 【請求項３】 データ用ＦＩＦＯメモリと、データ用Ｆ
ＩＦＯメモリのデータ書き込み側におけるフレームデー
タ単位でシーケンス番号を挿入するシーケンス番号挿入
回路と、データ用ＦＩＦＯメモリのデータ読み出し側に
おける挿入されたシーケンス番号を抽出しその連続性を
監視するシーケンス番号監視回路とを有することを特徴
とするＦＩＦＯメモリ監視回路。 - 【請求項４】 フレームデータ単位でシーケンス番号を
生成するシーケンス番号生成回路と、フレームデータの
空きビット位置を示すパルスを生成する書き込み側パル
ス生成回路とを有し、前記シーケンス番号挿入回路はフ
レームデータに空きビット位置を示すパルスにより前記
シーケンス番号を挿入することを特徴とする請求項３記
載のＦＩＦＯメモリ監視回路。 - 【請求項５】 データ用ＦＩＦＯメモリへのフレームデ
ータの書き込み及び読み出しに同期して入力側フレーム
データのパリティ演算結果の書き込み及び出力側フレー
ムデータのパリティ監視演算用の前記パリティ演算結果
の読み出しを行うパリティ用ＦＩＦＯメモリを有し、フ
レームデータの喪失に加えてパリティチェックによるデ
ータの誤り監視を行うことを特徴とする請求項３又は４
記載のＦＩＦＯメモリ監視回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9213864A JPH1145213A (ja) | 1997-07-25 | 1997-07-25 | Ｆｉｆｏメモリ監視方法及び回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9213864A JPH1145213A (ja) | 1997-07-25 | 1997-07-25 | Ｆｉｆｏメモリ監視方法及び回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1145213A true JPH1145213A (ja) | 1999-02-16 |
Family
ID=16646291
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9213864A Pending JPH1145213A (ja) | 1997-07-25 | 1997-07-25 | Ｆｉｆｏメモリ監視方法及び回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1145213A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007215142A (ja) * | 2006-02-13 | 2007-08-23 | Fujitsu Ltd | フレームバッファ監視方法及び装置 |
| WO2007099584A1 (ja) * | 2006-02-28 | 2007-09-07 | Fujitsu Limited | エラー検出装置 |
-
1997
- 1997-07-25 JP JP9213864A patent/JPH1145213A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007215142A (ja) * | 2006-02-13 | 2007-08-23 | Fujitsu Ltd | フレームバッファ監視方法及び装置 |
| JP4651555B2 (ja) * | 2006-02-13 | 2011-03-16 | 富士通株式会社 | フレームバッファ監視方法及び装置 |
| WO2007099584A1 (ja) * | 2006-02-28 | 2007-09-07 | Fujitsu Limited | エラー検出装置 |
| JP4834722B2 (ja) * | 2006-02-28 | 2011-12-14 | 富士通株式会社 | 演算処理装置及び演算処理装置の制御方法 |
| US8196028B2 (en) | 2006-02-28 | 2012-06-05 | Fujitsu Limited | Error detection device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6011495B2 (ja) | エラ−検査システム | |
| KR950010770B1 (ko) | 광폭의 데이터전송장치에 있어서 에러검출 및 정정회로 | |
| JPH07182247A (ja) | エラー検出および補正ユニットを有する先入先出バッファシステム | |
| JPH1145213A (ja) | Ｆｉｆｏメモリ監視方法及び回路 | |
| US8942300B1 (en) | Integrated digitizer system with streaming interface | |
| JPH0323732A (ja) | フレーム同期処理方式 | |
| JP2806856B2 (ja) | 誤り検出訂正回路の診断装置 | |
| JPH02308345A (ja) | 端末装置のデータ収集システム | |
| JPH0766346B2 (ja) | 事象記録方式 | |
| JPH09198321A (ja) | メモリ監視回路 | |
| JPH11149422A (ja) | データ保持方式 | |
| JPH05130173A (ja) | 検査信号監視処理方式 | |
| JPH0689236A (ja) | ランダムアクセスメモリ監視回路 | |
| JPH0546498A (ja) | 伝送データ分析装置 | |
| JPH11219323A (ja) | データパス故障検出方法及び情報処理装置 | |
| JPH06162370A (ja) | アラーム検出保護回路 | |
| JP2002260397A (ja) | 誤動作検出回路、誤動作検出機能を有したｆｉｆｏメモリ、及び誤動作検出方法 | |
| JPH07160586A (ja) | メモリ監視方法及びメモリ監視回路 | |
| JPS61115143A (ja) | スキヤンパスの誤動作検出回路 | |
| JPS6316776B2 (ja) | ||
| JPH05158654A (ja) | データ転送方式 | |
| JPH0981421A (ja) | 障害情報採取システム | |
| JPH1040126A (ja) | 回路データ用モニタ装置 | |
| JPH036628A (ja) | 自己診断回路 | |
| JPS6119051B2 (ja) |