JPH05158654A - データ転送方式 - Google Patents

Abstract

(57)【要約】 【目的】 本発明は、ＦＩＦＯを介してデータを転送す
るデータ転送方式に関し、データ受渡しのためのビット
を生成してデータに付加してＦＩＦＯに書き込み、読み
出し時にこの付加したビットをチェックし、データ転送
時の余データの書き込みやデータ抜けを高速に検出する
ことを目的とする。 【構成】 ＦＩＦＯ１と、受渡しデータ生成手段３と、
エラー検出手段５とを備え、データ転送元から送られて
きた転送データに受渡しデータ生成手段３が生成した受
渡しデータを付加してＦＩＦＯ１に書き込み、エラー検
出手段５がこのＦＩＦＯ１から読み出した転送データに
付加されている受渡しデータと、生成したエラーチェッ
クデータとを比較してエラーを検出するように構成す
る。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、ＦＩＦＯを介してデー
タを転送するデータ転送方式であって、データ転送時に
余分なデータの書き込みやデータ抜けを検出するデータ
転送方式に関するものである。

【０００２】

【従来の技術】従来、２つの回路間でデータの受渡しを
非同期に行うＦＩＦＯ(FIRST IN FIRST OUT)を用いた方
式がある。このＦＩＦＯを用いたデータ転送方式は、図
９の（イ）、（ロ）に示すように、回路Ａがデータ１、
２、３・・・とＦＩＦＯに順次書き込む（ＷＲＩＴ
Ｅ）。一方、回路ＢがＦＩＦＯからデータ１、２、３・
・・というように順次読み出す（ＲＥＡＤ）。

【０００３】この際、データのエラーを検出するため
に、一般にパリティビットを生成して付加し、読み出し
時にチェックして転送データのエラーをチェックするよ
うにしていた。以下図９の構成および動作を簡単に説明
する。

【０００４】図９の（イ）は、従来の回路構成例を示
す。図９の（イ）において、回路Ａは、データを非同期
に回路Ｂに渡そうとするデータ転送元の回路である。

【０００５】回路Ｂは、回路Ａからデータを非同期に受
け取るデータ転送先の回路である。ＦＩＦＯは、図示の
ように回路Ａがデータを書き込んだ順序で回路Ｂが順次
データを読み出すことができるファーストインファース
トアウトのメモリであって、回路Ａから回路Ｂに非同期
にデータを転送するためのメモリである。

【０００６】図９の（ロ）は、図９の（イ）のＦＩＦＯ
の内部のデータの流れの様子を模式的に表したものであ
る。ここで、データ転送元の回路Ａがデータ１、２、
３、４、５を順次書き込み（ＷＲＩＴＥ）、非同期にデ
ータ転送先の回路Ｂがデータ１、２、３、４、５を順次
読み出す（ＲＥＡＤ）ようにしている。これにより、回
路Ａ→ＦＩＦＯ→回路Ｂのルートでデータが非同期に転
送されることとなる。

【０００７】

【発明が解決しようとする課題】上述した図９の（イ）
のＦＩＦＯを用いた回路構成のもとで、従来のパリティ
ビットをデータ１、２、３・・・に付加して書き込み、
読み出し時にパリティビットを用いてデータエラーをチ
ェックしたのでは、図９の（ハ）に示すようにＦＩＦＯ
内部で余データ（余分なデータ）が書き込まれたり、あ
るいは図９の（ニ）に示すようにＦＩＦＯ内部で読み出
し時にデータ抜けが発生したりしても、当該余データや
抜けたデータ自身にデータ化けが生じていないときには
エラーチェックできないという問題があった。これを防
止するために、データの先頭などにデータ転送数を記述
して、正常なバイト数が送られたかチェックする方法が
あるが、チェックのためにレジスタにバイト数を設定し
たり、転送バイト数を計測してチェックしたりする処理
ための時間が必要となり、データ転送処理などの処理が
遅くなってしまうという問題があった。

【０００８】本発明は、データ受渡しのためのビットを
生成してデータに付加してＦＩＦＯに書き込み、読み出
し時にこの付加したビットをチェックし、データ転送時
の余データの書き込みやデータ抜けを高速に検出するこ
とを目的としている。

【０００９】

【課題を解決するための手段】図１は、本発明の原理ブ
ロック図を示す。図１において、ＦＩＦＯ１は、転送デ
ータをファーストインファーストアウトに書き込んで読
み出すメモリである。

【００１０】受渡しデータ生成手段３は、ＦＩＦＯ１に
書き込む転送データに付加する受渡しデータを順次生成
するものである。エラー検出手段５は、ＦＩＦＯ１から
読み出した転送データに付加されている受渡しデータと
この転送データに対応づけて生成したチェックデータと
を比較してエラー検出するものである。

【００１１】

【作用】本発明は、図１に示すように、データ転送元か
ら送られてきた転送データに受渡しデータ生成手段３が
生成した受渡しデータを付加してＦＩＦＯ１に書き込
み、エラー検出手段５がこのＦＩＦＯ１から読み出した
転送データに付加されている受渡しデータと生成したチ
ェックデータとを比較してエラーを検出するようにして
いる。

【００１２】この際に、転送データが並列データのシリ
アルデータである場合に、当該並列データに並列に受渡
しデータとして少なくとも１ビットを順次付加するよう
にしている。

【００１３】また、転送データがシリアルデータである
場合に、当該シリアルデータ毎に任意の箇所に受渡しデ
ータとして少なくとも１ビットを付加するようにしてい
る。従って、データ転送（データ受渡し）のための受渡
しデータを生成してデータに付加してＦＩＦＯ１に書き
込み、読み出し時にこの付加した受渡しデータをチェッ
クすることにより、データ転送時の余データの書き込み
やデータ抜けを高速に検出することが可能となる。

【００１４】

【実施例】次に、図１ないし図８を用いて本発明の実施
例の構成および動作を順次詳細に説明する。

【００１５】図１において、ＦＩＦＯ１は、転送データ
をファーストインファーストアウトに書き込んで読み出
すメモリである。このＦＩＦＯ１によって例えばある回
路Ａから他の回路Ｂに非同期でデータ転送することがで
きる。このＦＩＦＯ１に書き込むデータが、並列データ
（例えば３２ビット）の場合、当該並列データに受渡し
データを少なくとも１ビットを一緒に順次書き込む。ま
た、シリアルデータの場合、シリアルデータ毎に任意の
箇所に受渡しデータとして少なくとも１ビットを付加し
て書込む。

【００１６】ＦＩＦＯ書込手段２は、転送データをＦＩ
ＦＯ１に書き込むものである。受渡しデータ生成手段３
は、ＦＩＦＯ１に書き込む転送データに付加する受渡し
データを順次生成するものである。

【００１７】ＦＩＦＯ読出手段４は、ＦＩＦＯ１から転
送データを順次読み出すものである。エラー検出手段５
は、ＦＩＦＯ１から読み出した転送データに付加されて
いる受渡しデータと、この転送データに対応づけて生成
したチェックデータとを比較してエラー、例えば転送デ
ータ中に書き込まれた余データや、転送データに抜けが
発生したことを検出するものである。

【００１８】図２は、本発明の概念説明図を示す。ここ
では、１ビットデータを受渡しデータとした場合につい
て説明する。図２の（イ）は、正常時のＷＲＩＴＥおよ
びＲＥＡＤの様子を模式的に表示したものである。

【００１９】（１） 転送データである、データ１、デ
ータ２、データ３、データ４、データ５に、受渡しビッ
トとして１、０、１、０、１と交互に変化するデータを
付加して図示ＦＩＦＯ内部に示すようにＦＩＦＯ１に書
き込む（ＷＲＩＴＥ）。

【００２０】（２） ＦＩＦＯ１からデータ１、データ
２、データ３、データ４、データ５というように順次転
送データを読み出すと共に、受渡しビットを１、０、
１、０、１というように読み出す。ここでは、読み出し
た受渡しビットが１と０を交互に変化するため、読み出
したデータを正常と判断する。

【００２１】図２の（ロ）は、異常時のＷＲＩＴＥおよ
びＲＥＡＤの様子を模式的に表示したものである。図２
の（ロ）の上段は、余分なデータを書込み時のＦＩＦＯ
内部を模式的に表す。

【００２２】（１） ここでは、データ１、データ２、
データ３、余データ、データ４、データ５が順次ＦＩＦ
Ｏ１に書き込む。このとき余データは、０あるいは１の
いずれかである。

【００２３】（２） ＦＩＦＯ１からデータ１、データ
２、データ３、余データ、データ４、データ５というよ
うに順次転送データを読み出すと共に、受渡しビットを
１、０、１、？、０、１というように読み出す。ここ
で、？が１のとき、 １、０、１、１、０、１ となり、１１が連続してエラーと判定する。

【００２４】？が０のとき、 １、０、１、０、０、１ となり、００が連続してエラーと判定する。

【００２５】図２の（ロ）の下段は、読み出し時にデー
タ抜けした時のＦＩＦＯから読み出したデータを模式的
に表す。 （１） ここでは、データ１、データ２、データ３、デ
ータ４、データ５が順次ＦＩＦＯ１に書き込んだ状態
で、読み出し時にデータ３が消えてしまい、 データ１、データ２、データ４、データ５ と読み出す。このときにデータに付加されている受渡し
ビットは、 １、０、１、１、０ となり１１と連続し、エラーと判定する。

【００２６】以上のように、転送しようとするデータ
１、２、３、４・・・に１、０、１、０、１・・・とい
う交互に変化する受渡しビットを付加してＦＩＦＯ１に
書き込む。ＦＩＦＯ１から読み出したデータ１、２、
３、４・・・に付加されている受渡しビットが１、０、
１、０、１・・・というように交互に変化していれば正
常と判定し、一方、００、１１というように連続した場
合には余データがＦＩＦＯ１に書き込まれた、あるいは
ＦＩＦＯ１から読み出した時にデータ抜けが発生したの
で、エラーと判定する。

【００２７】図３は、本発明の１実施例構成図を示す。
図中点線を用いて各機能を表す回路の概略を示す（ＦＩ
ＦＯ書込手段１１とＦＩＦＯ読出手段１３は一部重複し
ているが説明の便宜上、図示点線のようにする）。

【００２８】図３において、ＦＩＦＯ書込手段１１は、
入力データおよび受渡しデータをＦＩＦＯ１に書き込む
ものである。書込みは、−ＤＲＥＱ（データリクエス
ト）をＮＯＴ（反転回路）でＤＲＥＱにしてこれをＤ−
ＦＦに入力し、これの出力とＤＲＥＱをＡＮＤに入力し
て遅延させ、出力として遅延させたＤＲＤＹ（データレ
ディイー）を生成する。ＡＤＤＲＥＳＳ（アドレス）を
ＤＥＣ（デコーダ）でデコードしてＷＲＩＴＥ ＡＤＤ
ＳＥＬ（ライトアドレスセレクト）のとき、これをＮＡ
ＮＤ２１に入力、更に、ＷＲＩＴＥとＤＲＤＹの２つ、
合計３つを入力し、全てがＨのときに−ＷＥ（ライトイ
ネーブル）を生成する。そして、この−ＷＥをＦＩＦＯ
１に入力し、入力データと受渡しデータを一緒にＦＩＦ
Ｏ１に書き込む（図４の、、）。

【００２９】受渡しデータ生成手段１２は、入力データ
（転送データ）に付加する１ビットの受渡しデータを生
成するものである。ここでは、−ＷＥをＪＫ−ＦＦ２３
のＫ端子に入力、ＪをＨレベルに保持し、当該−ＷＥで
トグル動作をさせ（図８のＪＫ−ＦＦの真理値表参
照）、当該−ＷＥ毎に１、０、１、０の受渡しデータを
生成するものである。

【００３０】ＦＩＦＯ読出手段１３は、ＦＩＦＯ１から
データ（転送データ）および受渡しデータを読み出すも
のである。ここでは、ＡＤＤＲＥＳＳ（アドレス）をＤ
ＥＣ（デコーダ）でデコードしてＲＥＡＤ ＡＤＤＳＥ
Ｌ（リードアドレスセレクト）のとき、これをＮＡＮＤ
２２に入力、更に、ＲＥＡＤとＤＲＤＹの２つ、合計３
つを入力し、全てがＨのときに−ＲＥ（リードイネーブ
ル）を生成する。そして、この−ＲＥをＦＩＦＯ１に入
力し、出力データと受渡しデータを一緒にＦＩＦＯ１か
ら読み出す（図５の、、）。

【００３１】チェックデータ発生回路１４は、チェック
データを生成する回路である。ここでは、１、０、１、
０・・・の１ビットのチェックデータを生成するもので
ある。チェックデータの生成は、−ＲＥをＮＯＴ（反転
回路）で反転したＲＥと、ＤＲＤＹ（データレディー）
をＮＡＮＤ２４に入力し、両者がＨレベル（アクティ
ブ）のとき、ＪＫ−ＦＦ２５のＫ端子に入力し、トグル
動作によって１、０、１０・・・と交互に１、０を生成
する。これにより、ＦＩＦＯ１に−ＲＥを入力してデー
タおよび受渡しデータを読み出す毎に、１と０が交互に
変化するチェックデータを生成する。

【００３２】コンペア回路１５は、チェックデータとＦ
ＩＦＯ１から読み出した受渡しデータの両者をＥＯＲ
（排他論理和回路）に入力して当該両者が等しくないと
きにＨレベル（エラーを表す）を出力し、この出力と、
ＮＡＮＤ２４からの信号をＮＯＴで反転した信号をＡＮ
Ｄ２６に入力し、結果として両者が等しくないときにＨ
レベルのエラー信号を出力する。

【００３３】エラーラッチ回路１６は、コンペア回路１
５によってコンペアしたエラー信号をラッチするもので
ある。ここでは、ＡＮＤ２６からのエラー信号をＪＫ−
ＦＦ２７によって保持する。そして、チェックデータ生
成回路１４によって生成したチェックデータと、ＦＩＦ
Ｏ１から読み出した受渡しデータとが等しくないときに
ＥＲＲ（エラー信号）をＪＫ−ＦＦ２７のＱ端子から送
出する。

【００３４】次に、図４のタイムチャートに示す順序に
従い、図３のデータ書込み時の動作を詳細に説明する。
図４のは、−ＤＲＥＱ（データリクエスト）をＮＯ
Ｔ、Ｄ−ＦＦ、ＡＮＤによって遅延させる。

【００３５】は、ＮＡＮＤ２１によって、ＤＲＤＹ
（データレディー）、ＷＲＩＴＥ ＡＤＤＳＥＬ（ライ
トセレクト）、ＷＲＩＴＥの３つがＨレベルとなったこ
とに対応して、−ＷＥ（ライトイネーブル）を生成す
る。

【００３６】は、−ＷＥに対応してＪＫ−ＦＦ２３で
トグル動作によって生成した受渡しデータ（０あるいは
１）をＦＩＦＯ１に入力および入力データをＦＩＦＯ１
に入力し、ＣＬＯＣＫの立ち上がりでこれら両者を当該
ＦＩＦＯ１に書き込む。

【００３７】以上によって、転送しようとする入力デー
タに対して順次１、０、１、０・・・というトグル動作
によって発生させた受渡しデータをＦＩＦＯ１に順次書
き込むことが可能となる。

【００３８】また、は、−ＷＥ信号のノイズにより、
ＦＩＦＯ１に余分な書込みが発生した様子を示す。ここ
で、図６を用いて図４のの−ＷＥ信号のノイズによ
り、ＦＩＦＯ１に余分な書込みが発生したときの受渡し
データについて説明する。

【００３９】図６に示すように、図４において、データ
の書込みの順序は、データ１、データ２、−ＷＥ信号の
ノイズによる余データ、データ３、−ＷＥ信号のノイズ
による余データという順序にＦＩＦＯ１に書き込まれ
る。この際、データと受渡しデータは、 データ、データ、余データ、データ、余データ：データ １ ０ ０ １ １：受渡しデータ となる。ここでは、受渡しデータが００、１１と連続
し、この部分に余分のデータが書き込まれたこととな
る。正常なときは、１０１０・・・とトグル的に変化す
る。

【００４０】従って、ＦＩＦＯ１から読み出したときに
００、１１と受渡しデータが連続することとなり、容易
にエラー検出することが可能となる。次に、図５のタイ
ムチャートに示す順序に従い、図３のデータ読み出し時
の動作を詳細に説明する。

【００４１】図５のは、−ＤＲＥＱ（データリクエス
ト）をＮＯＴ、Ｄ−ＦＦ、ＡＮＤによって遅延させる。
は、ＮＡＮＤ２２によって、ＤＲＤＹ（データレディ
ー）、ＲＥＡＤ ＡＤＤＳＥＬ（リードセレクト）、Ｒ
ＥＡＤの３つがＨレベルとなったことに対応して、−Ｒ
Ｅ（リードイネーブル）を生成する。

【００４２】は、−ＲＥをＦＩＦＯ１に入力して出力
データおよび受渡しデータを読み出す。この際、−ＲＥ
に対応してＪＫ−ＦＦ２５でトグル動作によって生成し
たチェックデータ（０あるいは１）と、ＦＩＦＯ１から
読み出した受渡しデータとをＥＯＲに入力し、一致しな
いときにエラーを出力する。

【００４３】以上によって、ＦＩＦＯ１から読み出した
データに付加されている受渡しデータと、生成したチェ
ックデータとを比較して一致したときに正常なデータと
して送出し、一方、一致しないときにエラーとして検出
する。

【００４４】また、は、−ＲＥ信号のノイズにより、
ＦＩＦＯ１から読み出すデータに抜けが発生する様子を
示す。ここで、図７を用いて図５のの−ＲＥ信号のノ
イズにより、ＦＩＦＯ１からデータが抜けたときの受渡
しデータについて説明する。

【００４５】図７に示すように、図５において、データ
の読み出し順序は、データ１、データ２、−ＲＥ信号の
ノイズによりデータ３が消えてデータ４という順序にＦ
ＩＦＯ１から読み出される。この際、データと受渡しデ
ータは、 となる。ここでは、受渡しデータが００と連続し、この
部分のデータが消えたりして何らかのエラーが発生した
ことが判明する。正常なときは、１０１０・・・とトグ
ル的に変化する。

【００４６】従って、ＦＩＦＯ１から読み出したときに
００、１１と受渡しデータが連続した場合、例えば正常
にＦＩＦＯ１に書き込まれても読み出し時に−ＲＥのノ
イズによりデータ抜けが発生した場合に容易にエラー検
出することが可能となる。また、ＦＩＦＯ１からの読み
出しは正常でも、書込み時に−ＷＥによって余分なデー
タを書き込んだ場合にも同様にエラー検出することが可
能となる。

【００４７】図８は、ＪＫ−ＦＦの真理値表を示す。こ
こで、左側の○を付与したものがトグル的に動作する場
合であって、−ＷＥ毎に１、０、１、０・・・と変化す
る受渡しデータを生成するときの真理値表である。他
は、図示のような真理値を持つ。

【００４８】

【発明の効果】以上説明したように、本発明によれば、
データ転送のための受渡しデータを生成してデータに付
加してＦＩＦＯ１に書き込み、読み出し時にこの付加し
た受渡しデータをチェックする構成を採用しているた
め、データ転送時の余データの書き込みやデータ抜けを
高速かつ容易に検出することができる。これにより、シ
リアルデータのＦＩＦＯに対する余分な書込みや、デー
タ抜けを高速に検出でき、装置の誤ったデータの出力や
誤動作を未然に防止することができる。

【図面の簡単な説明】

【図１】本発明の原理ブロック図である。

【図２】本発明の概念説明図である。

【図３】本発明の１実施例構成図である。

【図４】図３の回路のＦＩＦＯ書込み時のタイムチャー
トである。

【図５】図３の回路のＦＩＦＯ読出し時のタイムチャー
トである。

【図６】図４の動作説明図である。

【図７】図５の動作説明図である。

【図８】ＪＫ−ＦＦ真理値表である。

【図９】従来技術の説明図である。

【符号の説明】

１：ＦＩＦＯ ２、１１：ＦＩＦＯ書込手段 ３、１２：受渡しデータ生成手段 ４、１３：ＦＩＦＯ読出手段 ５：エラー検出手段 １４：チェックデータ発生回路 １５：コンペア回路 １６：エラーラッチ回路

Claims (3)

【特許請求の範囲】
1. 【請求項１】 ＦＩＦＯを介してデータを転送するデー
   タ転送方式において、 転送データをファーストインファーストアウトに書き込
   んで読み出すＦＩＦＯ（１）と、 このＦＩＦＯ（１）に書き込む転送データに付加する受
   渡しデータを順次生成する受渡しデータ生成手段（３）
   と、 上記ＦＩＦＯ（１）から読み出した転送データに付加さ
   れている受渡しデータとこの転送データに対応づけて生
   成したチェックデータとを比較してエラー検出するエラ
   ー検出手段（５）とを備え、 データ転送元から送られてきた転送データに上記受渡し
   データ生成手段（３）が生成した受渡しデータを付加し
   て上記ＦＩＦＯ（１）に書き込み、上記エラー検出手段
   （５）がこのＦＩＦＯ（１）から読み出した転送データ
   に付加されている受渡しデータと、生成したエラーチェ
   ックデータとを比較してエラーを検出するように構成し
   たことを特徴とするデータ転送方式。
2. 【請求項２】 上記転送データが並列データである場合
   に、当該並列データに並列に上記受渡しデータとして少
   なくとも１ビットを付加したことを特徴とする請求項第
   １項記載のデータ転送方式。
3. 【請求項３】 上記転送データがシリアルデータである
   場合に、当該シリアルデータ毎に任意の箇所に上記受渡
   しデータとして少なくとも１ビットを付加したことを特
   徴とする請求項第１項記載のデータ転送方式。