JPS6316776B2 - - Google Patents

Info

Publication number
JPS6316776B2
JPS6316776B2 JP57218029A JP21802982A JPS6316776B2 JP S6316776 B2 JPS6316776 B2 JP S6316776B2 JP 57218029 A JP57218029 A JP 57218029A JP 21802982 A JP21802982 A JP 21802982A JP S6316776 B2 JPS6316776 B2 JP S6316776B2
Authority
JP
Japan
Prior art keywords
circuit
data
conversion
code
error detection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP57218029A
Other languages
English (en)
Other versions
JPS59108150A (ja
Inventor
Masahiro Takano
Tokuhiro Tsukyama
Shinichi Arai
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP57218029A priority Critical patent/JPS59108150A/ja
Publication of JPS59108150A publication Critical patent/JPS59108150A/ja
Publication of JPS6316776B2 publication Critical patent/JPS6316776B2/ja
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/22Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2205Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
    • G06F11/2215Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested to test error correction or detection circuits
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/07Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Detection And Correction Of Errors (AREA)

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は、診断方式に関し、特に符号変換回路
と誤り検出・訂正回路の診断に好適な診断方式に
関するものである。
〔従来技術〕
従来、コンピユータ等の情報処理装置に用いら
れるメイン・メモリや外部メモリ、あるいはデー
タ伝送系では、符号変換回路、誤り検出・訂正回
路が用いられており、信頼性の改善に役立つてい
る。これらの符号変換回路や誤り検出・訂正回路
を診断する方法として、従来から擬似的な誤りを
発生させることにより、符号変換機能、誤り検出
機能および誤り訂正機能をテストする方法が提案
されている。
従来の診断方式の一例として、磁気テープ制御
装置の診断を、第1図により説明する。
第1図には、磁気テープ制御装置20の内部デ
ータ・パスと磁気テープ装置6が示されている。
6250RPIのGCR(Group Coded Recording)方
式では、4ビツトのデータを5ビツトのデータに
変換し、この5ビツトの記録情報をNRZI方式で
磁気テープ上に書き込む。5ビツトに変換された
データ中では、“0”が2ビツトしか連続しない
ように構成され、PE方式と同じように自己同期
方式の復調回路が使用できるようになつている。
書き込みデータWDは、セレクタ2を通じて
ECC生成回路1で発生したエラー修正用のECC
(Error Correcting Code)バイトを付加した後、
4−5変換回路3により符号変換され、さらに変
調回路4によりNRZI符号に変調されて磁気テー
プ装置6に送り込まれる。一方、磁気テープ装置
6で読み取られたデータは、磁気テープ制御装置
20の復調回路7で復調され、5−4変換回路8
で逆変換された後、誤り検出・訂正回路9に送ら
れる。ここで、誤りが検出された場合には、
ECCを用いて誤り訂正が行われる。6250RPIの
GCR方式では、7バイトのデータに1バイトの
ECCを付加し、2トラツクにわたつて同時に発
生した誤りでも、修正できるようにしている。
第1図において、誤り検出・訂正回路9の診断
を行う場合、マイクロプロセツサ10の出力によ
りアンド回路9を制御して、変調回路4の出力を
強制的に閉じ、磁気テープ装置6への出力に擬似
的に障害を発生させ、これを入力とすることによ
り、磁気テープ装置6、復調回路7、および5−
4変換回路8を経由して、誤り検出・訂正回路9
で上記擬似障害を検出・訂正させている。しか
し、この方法では、(1)変調回路4の出力側にアン
ド回路5を設ける必要があり、ハードウエアが増
加する。(2)アンド回路5を閉じる指示は、診断実
行中にマイクロプロセツサ10により行われる
が、このマイクロプロセツサ10はプログラム制
御で動作するため、マイクロプロセツサ8の処理
速度がデータ転送速度より遅くなり、データと同
期をとることが難しく、1つのデータ・ブロツク
中の任意のデータに対して擬似障害を起すことが
困難である。(3)上記(2)の理由によつて、通常は、
データ転送を行う前からアンド回路5を閉じるこ
とになるが、これではデータ・ブロツクの始めか
ら擬似障害が発生することになる。つまり、障害
が発生したトラツクについては、全くデータが入
力されないので、5−4変換回路8は動作せず、
したがつて、5−4変換回路8の内部の誤り検出
に関係する部分の診断ができない。等の欠点があ
る。
また、誤り検出・訂正回路9の診断を行う他の
方法としては、第1図の一部を変更して第2図の
ように構成し、ECCを任意に設定する方法があ
る。すなわち、第1図のECC生成回路1とセレ
クタ2の間に別個のセレクタ12を接続し、診断
時には、書き込みデータWDを入力するととも
に、セレクタ12でECCレジスタ11側を選択
し、データWDに付加されるECCをデータから生
成するかわりに、マイクロプロセツサ10で任意
に発生し、これをECCレジスタ11にセツトし
てセレクタ2でデータにこれを付加する。このよ
うに、任意にECCを設定することにより、擬似
的に障害を発生させ診断を行う方法であつて、こ
れは、誤り検出・訂正にECCを用いることを利
用したものである。しかし、この方法では、(1)
ECを任意に設定するためセレクタ12、ECCレ
ジスタ11等のハードウエアが必要である。(2)1
つのブロツク中の任意の部分で障害を起させるた
めには、ECCの付加されるタイミングと同期を
とつて、ECCを設定する必要がある。(3)データ
自体に擬似障害を起すことができない。等の欠点
がある。
さらに、誤り検出・訂正回路の診断を行う他の
方法としては、第2図のマイクロプロセツサ10
のかわりに保安パネルより任意のECCを発生す
る方法(特開昭55−162162号公報参照)、あるい
は、書き込みデータをそのまま読み取り回路にバ
イパスさせ、媒体を使用せずに読取り時の回路の
診断を行う方法(特開昭53−122341号公報参照)、
あるいはECC発生回路に診断データを与えて、
エラーを含むECCを発生させ、誤り検出・訂正
回路、ECC発生回路の診断を行う方法(特開昭
52−94744号公報参照)等がある。
しかし、いずれも前記と同じ欠点を有している
ため、最良の改善策とは云えない。
〔発明の目的〕
本発明の目的は、これら従来の欠点を解消する
ため、データの流れに同期をとることなく、デー
タ中の任意の箇所に擬似的な障害を起し、符号変
換回路および誤り検出・訂正回路の故障診断を簡
単な回路で実現できる診断方式を提供することに
ある。
〔発明の概要〕
本発明の診造方式は、ECCが付加されたデー
タを符号変換して出力するとともに、入力したデ
ータを符号逆変換して誤り検出・訂正を行う装置
において、符号変換回路に外部の指示により未定
義の符号パターンに変換して出力する回路を設
け、かつ装置の出力を入力に戻す通路を形成し
て、符号逆変換回路および誤り検出・訂正回路の
診断を行うことに特徴がある。
〔発明の実施例〕
以下、本発明を磁気テープ制御装置の自己診断
に適用した場合を例にとつて説明する。第3図
は、本発明の実施例を示す磁気テープ制御装置内
のブロツク図である。
第3図において、チヤネル・バツフア16は、
自己診断実行時のライト・データを格納するメモ
リであつて、電源投入に伴なう起動信号Sにより
マイクロプロセツサ10が診断プログラムを実行
し、メモリ13から読み出されたテスト・データ
がセレクタ15を通してこのチヤネル・バツフア
16に書き込まれる。このテスト・データは、チ
ヤネル・バツフア16から順次出されて、ECC
付加回路17でECCが付加され、4−5変換回
路23で符号変換された後、変調回路4で変調さ
れる。自己診断時には、変調回路4の出力をセレ
クタ14を通してそのまま復調回路7へ入力し、
5−4変換回路8、誤り検出・訂正回路9を経由
したデータをマイクロプロセツサ10に取り込
み、上記チヤネル・バツフア16へ書き込んだ時
のデータとコンベアを行うことで上記各回路の診
断を行い、故障があれば装置外部へ、LEDの点
滅等により報告する。なお、磁気テープでは、9
トラツクで記録するため、3〜9の各回路は、1
データ9ビツト(データ8ビツト+パリテイ1ビ
ツト)分のデータを並列に処理できるよう9回路
分の論理を備えている。
4−5変換回路23は、各々のトラツクについ
て、シリアルに入力した4ビツトのデータを一定
の規則のもとに符号変換を行い、5ビツトのデー
タとしてシリアルに出力する。この4−5変換に
は、変換後の5ビツトには0が3つ以上続くパタ
ーンが存在しないという規則があるため、従来の
4−5変換回路においては、0が3つ以上続くパ
ターンが出力されることはなかつた。これに対
し、本実施例の4−5変換回路23は、マイクロ
プロセツサ10からの指示線24を持ち、この指
示線24が“0”の時は従来と同様の4−5変換
を行うが、指示線24が“1”で、かつ入力デー
タ4ビツトのうち前半の3ビツトが“0”である
時は出力5ビツトの全てを“0”、即ち通常の4
−5変換では未定義のパターンを出力する。
第5図に、GCR変換図を示す。第5図に示す
ように、データ0000〜1111の値は4−5変換回路
23で、11001〜01111のレコード値に変換され
る。レコード値は“0”が2ビツトしか連続しな
いので、NRZI方式でテープに書き込んでも、PE
方式と同じように自己同期方式の復調回路7が使
用できる。なお、データ値4ビツトは、各トラツ
クでデータ・サブグループAとBで8ビツトを形
成し、サブグループBの最後のビツトをECCビ
ツトにする。トラツク4にはパリテイ・ビツト8
ビツトを配列する。また、レコード値5ビツト
は、ストレージ・サブグループAとBで10ビツト
を形成して、磁気テープに書き込まれる。
第3図の実施例では、自己診断時にデータ値の
うち☆印の“0001”を入力したとき“11011”に
変換されずに“00000”に変換されるようにする。
5−4変換回路8は、4−5変換と逆の動作を
行い、入力5ビツトを4ビツトの出力に変換す
る。この回路8は、通常でも上記の様な未定義パ
ターンの5ビツトを入力した場合には、出力4ビ
ツト全てが“0”となるパターンを出力し、同時
に未定義パターンを入力した事を後段の誤り検
出・訂正回路9へ報告する。
上記の様な回路で自己診断を行う場合、マイク
ロプロセツサ10は、診断用にチヤネルバツフア
16にセツトする一連のデータの中で、擬似障害
を起したいトラツクの該当個所にだけ“0001”と
いう4ビツトのパターンを予め入れておく。そし
て、指示線24を“1”としライト(WR)の指
示を出す。これにより、チヤネルバツフア16の
データが17〜9を経由する動作が開始される
が、この時4−5変換回路23は上記の“0001”
というパターンを入力すると“00000”なるパタ
ーンを出力する。このデータは、回路4〜7を経
由して5−4変換回路8に与えられ、未定義パタ
ーンとして“0000”なるデータに変換され、同時
に未定義パターンを入力したことが誤り検出・訂
正回路9に報告される。この場合、書き込まれた
パターン“0001”と読み出されたパターン
“0000”が異なるので、5−4変換回路8ならび
に誤り検出・訂正回路9が正常であれば、障害が
1トラツクだけの時にはパリテイビツトとECC
を用いて、2トラツクの時にはさらに上記の未定
義パターンを入力したという情報をも用いて、回
路9により誤りが検出され訂正されて、マイクロ
プロセツサ10は書き込んだデータと全く同じデ
ータを受け取ることができる。
このように指示線24と特定のデータパターン
により、データ中に擬似的に障害を発生させ、5
−4変換回路と誤り検出・訂正回路の診断を行う
ことができる。しかも与えるデータの中に予め特
定のパターンを入れておくことで、その部分だけ
に擬似障害を発生させることができるため、回路
16〜4の間のデータの流れに同期をとることな
く、1つのデータブロツク中の任意のトラツクの
任意の部分に擬似障害を発生させることが可能で
ある。
本実施例における4−5変換回路23は第4図
に示すごとく、従来の4−5変換の部分26に簡
単なハードウエアを追加するだけで実現できる。
すなわち、第4図において、通常は、マイクロプ
ロセツサ10からの指示ODは“0”であるた
め、入力4ビツト(IN4B)の値にかかわらずナ
ンド回路29の出力は“1”となり、アンド回路
27を開くことによつて4−5変換部26で第5
図に示すレコード値(OUT5B)に変換され、そ
のまま出力される。自己診断時には、マイクロプ
ロセツサ10からの指示ODは“1”となるた
め、入力4ビツト(IN4B)の前3ビツトが
“0”のときのみインバータ28により“1”に
逆転され、ナンド回路29の出力が“0”となつ
てアンド回路27を閉じる。これによつて、4−
5変換部26の出力変換値にかかわらず、出力
(OUT5B)はオール“0”となる。
なお、従来の4−5変換部26をP−ROMで
実現すれば、第4図に示すような論理回路の追加
は不要となり、単にP−ROM中の“0001”に対
応する値を“00000”に設定しておくだけでよい。
このようにして、自己診断時に、擬似障害を含
むトラツクのデータが誤り検出・訂正回路9を通
つて、チヤネル・バツフア16に再び格納される
と、マイクロプロセツサ10の診断プログラムに
より書き込んだデータと格納されたデータとを比
較し、一致すれば、5−4変換回路8と誤り検
出・訂正回路9の機能が正常であることを判別で
きる。すなわち、6250RPIのチエツク・キヤラク
タには、ECCキヤラクタ、Auxiliary CRCキヤ
ラクタおよびCRCキヤラクタがある。これらの
うち、ECCキヤラクタは各データ・グループの
最後のビツト(4トラツク目はパリテイ・ビツト
のため除かれる)を用いて作成され、誤り訂正回
路9は、このECCキヤラクタと各キヤラクタの
パリテイおよび各トラツクのエラー・ポインタに
より、2トラツク同時の誤り修正を行う。したが
つて、5−4変換回路8が、未定義パターンの入
力によりこれを“0000”のデータに変換して誤り
検出・訂正回路9に報告すると、訂正回路9はそ
の誤りトラツク“0000”が誤りのため、正しいビ
ツト“0001”に修正してチヤネル・バツフア16
に格納するので、比較が一致したときには、両回
路8,9ともに正常動作することになる。これに
対して、5−4変換回路8が異常のときには、未
定義パターンが入力しても何らかのデータに変換
して出力する。誤りトラツクが1トラツクの時に
はそれでも修正されるので、故障は検出されない
が、同様にして2トラツクに誤りを生じさせれ
ば、未定義パターンを入力したという情報が得ら
れないために訂正できないことから正しいビツト
“0001”に修正されないままチヤネル・バツフア
16に格納される。
また、5−4変換回路8で正常で“0000”を出
力しても、誤り検出・訂正回路9が異常動作すれ
ば、やはり正しいビツト“0001”に修正されな
い。修正不可能な場合、外部に誤り表示を行うこ
とも勿論可能である。
このように、チヤネル・バツフア16に再び格
納されたデータと最初に格納されたデータが不一
致のときには、5−4変換回路8あるいは誤り検
出・訂正回路9のいずれか一方、または両方が障
害ないし誤動作したことになる。
なお、第3図の磁気テープ制御装置において、
通常時、チヤネルCHからのコマンドや書き込み
データが送られてくると、セレクタ15をチヤネ
ルCH側に選択してチヤネル・バツフア16にこ
れを格納する。また、磁気テープから読み取つた
データは、5−4変換回路8、誤り検出・訂正回
路9を通り、セレクタ15を誤り検出・訂正回路
9側に選択することにより、バイパスしてチヤネ
ル・バツフア16に一旦格納された後、チヤネル
CHに送出される。
従来は、マイクロプロセツサ10のプログラム
制御によりデータの流れに外部から同期をとつて
擬似障害を発生させていたのに対して、本発明で
は、プログラム制御によりデータの中に擬似パタ
ーンを発生させておき、そのパターンがチヤネ
ル・バツフア16に格納された後、順次読み出さ
れる前に、診断動作の開始指示(OD)を指示線
24を介して送出するので、同期をとることな
く、擬似障害を発生することができる。
〔発明の効果〕
以上説明したように、本発明によれば、データ
の流れに同期をとることなく、一連のデータの任
意の箇所で擬似障害を発生させて、符号変換回路
および誤り検出・訂正回路の診断を行うことがで
き、かつ符号変換回路にP−ROM等を用いるこ
とにより、簡単に実現することができる。
なお、実施例では、磁気テープ制御装置に適用
した場合を説明したが、主メモリ制御装置、他の
外部メモリ制御装置、および通信システム等にも
適用可能である。
【図面の簡単な説明】
第1図は従来の磁気テープ制御装置のブロツク
図、第2図は第1図の一部を変更したブロツク
図、第3図は本発明の実施例を示す磁気テープ制
御装置のブロツク図、第4図は第3図の符号変換
回路の具体的構成図、第5図はGCR方式の符号
変換例を示す図である。 1:ECC生成回路、4:変調回路、7:復調
回路、8:5−4変換回路、9:誤り検出・訂正
回路、10:マイクロプロセツサ、13:メモ
リ、2,12,14,15:セレクタ、16:チ
ヤネル・バツフア、17:ECC付加回路、3,
23:4−5変換回路、26:変換部。

Claims (1)

  1. 【特許請求の範囲】 1 ECCが付加されたデータを符号変換して出
    力するとともに、入力したデータを符号逆変換し
    て誤り検出・訂正を行う装置において、外部から
    の指示があつたときだけ、未定義の符号パターン
    に変換して出力する符号変換回路、および上記出
    力を符号逆変換の入力側に戻す回路を設けて、符
    号逆変換回路と誤り検出・訂正回路の正常動作の
    診断を行うことを特徴とする診断方式。 2 前記符号変換回路は、P−ROMで構成され
    ることを特徴とする特許請求の範囲第1項記載の
    診断方式。
JP57218029A 1982-12-13 1982-12-13 診断方式 Granted JPS59108150A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57218029A JPS59108150A (ja) 1982-12-13 1982-12-13 診断方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57218029A JPS59108150A (ja) 1982-12-13 1982-12-13 診断方式

Publications (2)

Publication Number Publication Date
JPS59108150A JPS59108150A (ja) 1984-06-22
JPS6316776B2 true JPS6316776B2 (ja) 1988-04-11

Family

ID=16713517

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57218029A Granted JPS59108150A (ja) 1982-12-13 1982-12-13 診断方式

Country Status (1)

Country Link
JP (1) JPS59108150A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020174768A1 (ja) * 2019-02-26 2020-09-03 日立建機株式会社 作業機械

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03260841A (ja) * 1990-03-12 1991-11-20 Fujitsu Ltd コード変換装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020174768A1 (ja) * 2019-02-26 2020-09-03 日立建機株式会社 作業機械

Also Published As

Publication number Publication date
JPS59108150A (ja) 1984-06-22

Similar Documents

Publication Publication Date Title
US6018817A (en) Error correcting code retrofit method and apparatus for multiple memory configurations
US4827478A (en) Data integrity checking with fault tolerance
JPH05166304A (ja) アレイディスク装置のデータチェック方法
US4224681A (en) Parity processing in arithmetic operations
JPS6316776B2 (ja)
JP2806856B2 (ja) 誤り検出訂正回路の診断装置
JPS62242258A (ja) 記憶装置
JP4357373B2 (ja) 高信頼性制御装置
JPS60246066A (ja) 読取回路の診断方式
JPH05165734A (ja) 主記憶装置の固定障害診断装置
JPS5835284B2 (ja) デ−タバスチェック方式
SU744737A1 (ru) Устройство дл контрол пам ти
JP3045532B2 (ja) メモリ装置
JPS62246179A (ja) 情報記録装置
JPS62226353A (ja) Ras回路付記憶装置
SU940242A1 (ru) Устройство дл контрол блоков оперативной пам ти
JPS6352522A (ja) コ−ド変換回路検査方式
SU951407A1 (ru) Устройство дл контрол блоков коррекции ошибок в пам ти
JPH0746484B2 (ja) エラ−修正回路の診断方式
JPS61202381A (ja) デイスク制御装置
SU974410A1 (ru) Устройство дл записи и воспроизведени информации из блоков оперативной пам ти с коррекцией ошибки
JPS598061A (ja) エラ−訂正・検出回路の診断方法
JPS6013492B2 (ja) 誤り検出訂正方式
JPS59139459A (ja) 論理装置の診断方式
JPS63174141A (ja) 情報処理装置の試験診断方式