JP4834722B2 - 演算処理装置及び演算処理装置の制御方法 - Google Patents
演算処理装置及び演算処理装置の制御方法 Download PDFInfo
- Publication number
- JP4834722B2 JP4834722B2 JP2008502571A JP2008502571A JP4834722B2 JP 4834722 B2 JP4834722 B2 JP 4834722B2 JP 2008502571 A JP2008502571 A JP 2008502571A JP 2008502571 A JP2008502571 A JP 2008502571A JP 4834722 B2 JP4834722 B2 JP 4834722B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- identification information
- buffer
- read
- arithmetic processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/0706—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment
- G06F11/073—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment in a memory management context, e.g. virtual memory or cache management
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/0751—Error or fault detection not based on redundancy
- G06F11/0763—Error or fault detection not based on redundancy by bit configuration check, e.g. of formats or tags
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Memory System Of A Hierarchy Structure (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Debugging And Monitoring (AREA)
Description
上記課題を解決するために、本発明に係るエラー検出装置は、記憶装置からデータを読み出すための命令を保持する命令保持手段と、前記命令保持手段に保持されている命令に従って前記記憶装置からデータを取得するとともに、識別情報を生成する第1の処理手段と、前記記憶装置から取得したデータに前記識別情報を付与して一時記憶装置へ書き込むとともに、その識別情報を前記命令保持手段に返送する第2の処理手段と、前記命令保持手段に保持されている命令に対応する読出し要求および前記命令保持手段に返送された識別情報を受け取ったときに、その読出し要求に従って前記一時記憶装置から対応するデータを読み出し、その読み出したデータに付与されている識別情報と前記受け取った識別情報とを比較する比較手段と、前記比較手段により比較される識別情報が互いに一致しなかった場合にはエラーを検出し、上位に報告するエラー報告手段を備えた構成とする。
図1は、本実施形態に係るCPUチップの構成図である。CPUチップ1は、プロセッサコア2、キャッシュ装置3およびシステムバス制御部4を含む。プロセッサコア2は、一般的には2以上のプロセッサコアから構成され、命令を生成する。キャッシュ装置3は、プロセッサコア2からの命令に基づいてデータを格納する。システムバス制御部4は、プロセッサコア2からの命令に基づいて、キャッシュ装置3に格納されているデータを読み出して、システムバスに対して読み出したデータを送出する。キャッシュ装置3から読み出したデータは、システムバス制御部4内のバッファに一時的に格納されてからシステムバスに向けて送出される。
データバッファ部52は、上記の通り、キャッシュ装置3から読み出したデータをCPUチップ1の外部(システムバス)に送出するときに一時的に格納しておく仮記憶手段である。選択回路53は、パケット生成器43から入力された情報に基づいて、データバッファ部52に格納されているデータを読み出す。比較回路54は、選択回路53が読み出したデータに付与されたマジックIDと、パケット生成器43が読み出しを要求しているデータについてのマジックIDとを比較し、2つのマジックIDが互いに一致するときは、比較回路54は選択回路53に対してデータ転送を許可する許可通知を送信し、選択回路53は、読み出したデータをパケット生成器43に転送する。2つのマジックIDが互いに一致しないときは、エラーを上位に報告する。
まず、ステップS8で、データバッファ制御部44からキャッシュ装置3に対して、データ要求が送信される。実施例においては、上記の通り、64バイトをひとまとまりとするデータは更に8分割され、8バイトごとキャッシュ装置3から読み出される。ステップS9で、データバッファ制御部44において、キャッシュ装置3から読み出したデータを待ち、ステップS10で、8バイトに分割されたデータのうち何番目のデータであるかを示す変数kを初期化する。変数kは、64バイトのデータにおけるオフセットと対応付けられている。
図8は、ネットワーク制御装置の構成図である。ネットワーク制御装置10は、データ受信部11、データ転送制御部12およびデータ送信部13を含んで構成される。図8に示すネットワーク制御装置10は、例えば通信システムにおいて利用され、ある装置から受信したデータを更に他の装置に対して転送する。
Claims (4)
- 記憶装置から読出したデータを保持するデータバッファと、
前記データバッファにデータを書込む書込み要求を保持するコマンドキューと、
前記データバッファにデータを書込む際に、書込むデータを識別する識別情報を生成する識別情報生成部と、
前記データバッファに書込んだデータを読出す読出し要求を出力するとともに、前記読出し要求により読出したデータを含んだパケットを生成するパケット生成部と、
前記コマンドキューに保持された書込み要求に従って、前記記憶装置から読出したデータに、前記生成された識別情報を付与して前記データバッファに書込むとともに、前記付与した識別情報を前記コマンドキューに送信するバッファ制御部と、
前記コマンドキューに送信した識別情報を前記パケット生成部を介して受信するとともに、前記パケット生成部が出力した読出し要求を受信した場合、前記受信した読出し要求に従って前記データバッファから読出したデータに付与された識別情報と、前記パケット生成部を介して受信した識別情報とを比較する比較部と、
前記データバッファから読出したデータに付与された識別情報と、前記パケット生成部を介して受信した識別情報とが一致する場合、前記データバッファから読出したデータを、前記パケット生成部に出力する出力部を有することを特徴とする演算処理装置。 - 演算処理装置はさらに、
前記データバッファから読出したデータに付与された識別情報と、前記パケット生成部を介して受信した識別情報とが一致しない場合、エラーを出力する報告部を有することを特徴とする請求項1記載の演算処理装置。 - 記憶装置から読出したデータを保持するデータバッファと、前記データバッファにデータを書込む書込み要求を保持するコマンドキューとを有する演算処理装置の制御方法において、
前記演算処理装置が有する識別情報生成部が、前記データバッファにデータを書込む際に、書込むデータを識別する識別情報を生成し、
前記演算処理装置が有するパケット生成部が、前記データバッファに書込んだデータを読出す読出し要求を出力するとともに、前記読出し要求により読出したデータを含んだパケットを生成し、
前記演算処理装置が有するバッファ制御部が、前記コマンドキューに保持された書込み要求に従って、前記記憶装置から読出したデータに、前記生成された識別情報を付与して前記データバッファに書込むとともに、前記付与した識別情報を前記コマンドキューに送信し、
前記コマンドキューに送信した識別情報を前記パケット生成部を介して受信するとともに、前記パケット生成部が出力した読出し要求を受信した場合、前記演算処理装置が有する比較部が、前記受信した読出し要求に従って前記データバッファから読出したデータに付与された識別情報と、前記パケット生成部を介して受信した識別情報とを比較し、
前記演算処理装置が有する出力部が、前記データバッファから読出したデータに付与された識別情報と、前記パケット生成部を介して受信した識別情報とが一致する場合、前記データバッファから読出したデータを、前記パケット生成部に出力することを特徴とする演算処理装置の制御方法。 - 演算処理装置の制御方法はさらに、
前記演算処理装置が有する報告部が、前記データバッファから読出したデータに付与された識別情報と、前記パケット生成部を介して受信した識別情報とが一致しない場合、エラーを出力することを特徴とする請求項3記載の演算処理装置の制御方法。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2006/303673 WO2007099584A1 (ja) | 2006-02-28 | 2006-02-28 | エラー検出装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2007099584A1 JPWO2007099584A1 (ja) | 2009-07-16 |
JP4834722B2 true JP4834722B2 (ja) | 2011-12-14 |
Family
ID=38458707
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008502571A Expired - Fee Related JP4834722B2 (ja) | 2006-02-28 | 2006-02-28 | 演算処理装置及び演算処理装置の制御方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US8196028B2 (ja) |
EP (1) | EP1990733A4 (ja) |
JP (1) | JP4834722B2 (ja) |
WO (1) | WO2007099584A1 (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8176406B2 (en) * | 2008-03-19 | 2012-05-08 | International Business Machines Corporation | Hard error detection |
US8942543B1 (en) * | 2010-10-06 | 2015-01-27 | Verint Video Solutions Inc. | Systems, methods, and software for improved video data recovery effectiveness |
FR2994001B1 (fr) | 2012-07-30 | 2015-05-29 | Airbus Operations Sas | Procede de surveillance de l'execution coordonnee de taches sequencees par une carte electronique comportant au moins deux processeurs synchronises sur deux horloges differentes |
FR2994000B1 (fr) * | 2012-07-30 | 2015-06-05 | Airbus Operations Sas | Procede de surveillance de l'execution coordonnee de taches sequencees par une carte electronique comportant au moins deux processeurs synchronises sur une meme horloge |
US9164792B2 (en) * | 2014-01-06 | 2015-10-20 | International Business Machines Corporation | Executing a gather operation on a parallel computer that includes a plurality of compute nodes |
US10706005B2 (en) * | 2017-12-08 | 2020-07-07 | Vmware, Inc. | File system interface for remote direct memory access |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS55105719A (en) * | 1979-02-09 | 1980-08-13 | Hitachi Ltd | Buffer device |
JPS61208134A (ja) * | 1985-03-12 | 1986-09-16 | Nec Corp | 情報処理装置におけるエラ−検出方式 |
JPH1145213A (ja) * | 1997-07-25 | 1999-02-16 | Nec Corp | Fifoメモリ監視方法及び回路 |
JPH11212759A (ja) * | 1998-01-26 | 1999-08-06 | Nec Ibaraki Ltd | データバッファ制御異常検出方法および回路 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5629950A (en) * | 1992-04-24 | 1997-05-13 | Digital Equipment Corporation | Fault management scheme for a cache memory |
US5488691A (en) * | 1993-11-17 | 1996-01-30 | International Business Machines Corporation | Memory card, computer system and method of operation for differentiating the use of read-modify-write cycles in operating and initializaiton modes |
US5630048A (en) * | 1994-05-19 | 1997-05-13 | La Joie; Leslie T. | Diagnostic system for run-time monitoring of computer operations |
US6009542A (en) * | 1998-03-31 | 1999-12-28 | Quantum Corporation | Method for preventing transfer of data to corrupt addresses |
EP1215577B1 (en) * | 2000-08-21 | 2012-02-22 | Texas Instruments Incorporated | Fault management and recovery based on task-ID |
DE10234933A1 (de) * | 2002-07-31 | 2004-03-18 | Advanced Micro Devices, Inc., Sunnyvale | Pufferung von Non-Posted-Lesebefehlen und Antworten |
US7457872B2 (en) * | 2003-10-15 | 2008-11-25 | Microsoft Corporation | On-line service/application monitoring and reporting system |
-
2006
- 2006-02-28 JP JP2008502571A patent/JP4834722B2/ja not_active Expired - Fee Related
- 2006-02-28 WO PCT/JP2006/303673 patent/WO2007099584A1/ja active Application Filing
- 2006-02-28 EP EP06714810A patent/EP1990733A4/en not_active Withdrawn
-
2008
- 2008-08-28 US US12/200,390 patent/US8196028B2/en not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS55105719A (en) * | 1979-02-09 | 1980-08-13 | Hitachi Ltd | Buffer device |
JPS61208134A (ja) * | 1985-03-12 | 1986-09-16 | Nec Corp | 情報処理装置におけるエラ−検出方式 |
JPH1145213A (ja) * | 1997-07-25 | 1999-02-16 | Nec Corp | Fifoメモリ監視方法及び回路 |
JPH11212759A (ja) * | 1998-01-26 | 1999-08-06 | Nec Ibaraki Ltd | データバッファ制御異常検出方法および回路 |
Also Published As
Publication number | Publication date |
---|---|
EP1990733A4 (en) | 2009-12-02 |
EP1990733A1 (en) | 2008-11-12 |
WO2007099584A1 (ja) | 2007-09-07 |
US8196028B2 (en) | 2012-06-05 |
US20080320376A1 (en) | 2008-12-25 |
JPWO2007099584A1 (ja) | 2009-07-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7631244B2 (en) | Soft error correction method, memory control apparatus and memory system | |
JP4834722B2 (ja) | 演算処理装置及び演算処理装置の制御方法 | |
US7383377B2 (en) | Method and apparatus for transferring data | |
US20090271532A1 (en) | Early header CRC in data response packets with variable gap count | |
JP5966243B2 (ja) | ストレージ装置及びストレージ装置の制御方法 | |
JP4894854B2 (ja) | データ送信装置、データ送受信システム及びデータ送受信システムの制御方法 | |
US8433952B2 (en) | Memory access control device, memory access control method and memory access control program | |
JP5381109B2 (ja) | 通信装置及びその制御プログラム | |
US20060129714A1 (en) | Method and apparatus for transferring data | |
US8392621B2 (en) | Managing dataflow in a temporary memory | |
JP5494028B2 (ja) | スイッチ装置 | |
US20070174722A1 (en) | Input/output control method, computer product, and disk control apparatus | |
US7568121B2 (en) | Recovery from failure in data storage systems | |
CN109358903A (zh) | 数据访问设备和访问错误通知方法 | |
US20090268727A1 (en) | Early header CRC in data response packets with variable gap count | |
JP5093986B2 (ja) | プロセッサ間通信方法及びプロセッサ間通信装置 | |
US20230305987A1 (en) | Communication control apparatus and communication method | |
JP4102769B2 (ja) | 情報処理システム、その故障箇所特定方法、情報処理装置 | |
JPH0784897A (ja) | 機器間のデータ転送に好適な情報処理システム | |
JP6217192B2 (ja) | ストレージ制御装置、制御プログラムおよび制御方法 | |
JP6107499B2 (ja) | 通信制御装置及び画像形成装置 | |
JP6163941B2 (ja) | 制御装置及び画像形成装置 | |
WO2012108023A1 (ja) | 情報処理装置、情報処理システム及びデータ転送方法 | |
JP2005277552A (ja) | バスリトライ制御方式及びデータ通信装置 | |
JP2009042855A (ja) | 回路間データ転送方法およびシステム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110322 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110523 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110920 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110926 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140930 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |