JPH0766346B2 - 事象記録方式 - Google Patents

事象記録方式

Info

Publication number
JPH0766346B2
JPH0766346B2 JP60076442A JP7644285A JPH0766346B2 JP H0766346 B2 JPH0766346 B2 JP H0766346B2 JP 60076442 A JP60076442 A JP 60076442A JP 7644285 A JP7644285 A JP 7644285A JP H0766346 B2 JPH0766346 B2 JP H0766346B2
Authority
JP
Japan
Prior art keywords
signal
input
event
register
channel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP60076442A
Other languages
English (en)
Other versions
JPS61235956A (ja
Inventor
徹也 奥田
忠氏 佐藤
山本  茂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP60076442A priority Critical patent/JPH0766346B2/ja
Publication of JPS61235956A publication Critical patent/JPS61235956A/ja
Publication of JPH0766346B2 publication Critical patent/JPH0766346B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/30Monitoring
    • G06F11/34Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Debugging And Monitoring (AREA)

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は、電子計算機の入出力制御に係わる装置の事象
記録を行う方式に関する。
〔発明の背景〕
従来、装置の正常動作についての事象記録あるいは異常
動作についての事象記録方式については知られている。
たとえば特開昭58−112147号公報にはこの分野に関する
技術が開示されている。しかし、複数の装置が上位装置
の1つの事象記録領域を共有している場合に、異常が検
出された装置あるいは特定の装置のみをとり出して事象
記録を行う方式については知られていない。
〔発明の目的〕
本発明の目的は、複数の装置が上位装置の1つの事象記
録領域を共有している場合に、特定の装置を指定可能と
し、更に、特定の事象発生源を指定可能として効率良く
事象記録を行なえる事象記録方式を提供することにあ
る。
〔発明の概要〕
本発明は、入出力装置に対するデータの授受を司る複数
の入出力部と、各入出力部内の事象発生源の信号を記憶
する記憶部とを有する入出力処理装置の事象記録方式に
おいて、複数の入出力部のうちの特定の入出力部を任意
に指定可能な入出力部指定手段と、各入出力部内の複数
の事象発生源のうちの特定の事象発生源を任意に指定可
能な事象指定手段と、事象発生源の信号を取り込む為の
タイミング条件を指定するタイミング指定手段と、タイ
ミング条件に基づいてトリガ信号を発生する信号発生手
段と、トリガ信号に応じて、入出力部指定手段によって
指定された入出力部内の、事象指定手段によって指定さ
れた事象発生源の信号を取り込み、取り込んだ信号を記
憶部に格納する信号格納手段とを有するものである。
〔発明の実施例〕
以下、本発明の一実施例について図面を用いて説明す
る。
第1図は、チャネルコントローラ(CHC)1、その下位
のチャネル(CH)2およびその下位の入出力装置(I/
)30から成る構成を示すものであり、特にチャネル2
内の構成を示すブロック図である。制御記憶(CS)4は
このチャネル2全体の制御を行う制御記憶装置、レジス
タ14は、この制御記憶4のアドレス(CSAR)を与えるレ
ジスタ、データバッファ8はI/30とチャネル2との間
で授受するデータを一時記憶するバッファである。信号
線9はI/30に対してバスアウト信号(出力データ信
号)が出力される信号線、信号線10はI/30からバスイ
ン信号(入力データ信号)が入力される信号線である。
レジスタ6はアウトタグ信号(出力制御信号)をラッチ
するレジスタ、レジスタ7はインタグ信号(入力制御信
号)をラッチするレジスタである。信号線23はI/30に
対してアウトタグ信号が出力される信号線、信号線24は
I/30からインタグ信号が入力される信号線である。レ
ジスタ5は上記以外にチャネル2の制御を行うために使
われるレジスタである。以上の構成要素は、チャネル2
内に通常具備されている機構である。
第1図において本発明のために加えた機構は、レジスタ
3、回路12およびセレクタ11である。レジスタ3は、本
発明の事象記録を行うに当り、その制御をするための情
報(制御語とよばれる)を与えるためのレジスタであ
り、SVP13より制御信号線31を通して設定される。
本例では制御語は6ビットで与えられ、その下4ビット
はこの4ビットの組合せによって記録する事象を2つ指
定する。表1はこの4ビットの組合せの各々に対応する
事象を示す。たとえば(1001)の組合せは、レジスタ
6の内容とレジスタ5の内容を記録することを指定す
る。制御語の上2ビットは、事象記録を行うタイミング
条件を指定する。表2はこの2ビットの組合せの各々に
対するタイミング条件を示す。
「マシンサイクル同期」はチャネル2のマシンサイクル
に同期して事象記録を行うことを示す。「タグ変化時」
は主としてチャネル2とI/30との間のI/インタフェ
ースの信号線に対して使用されるもので、レジスタの内
容が変化したときのみ事象記録を行うことを示す。たと
えば、レジスタ14(CSAR)、レジスタ5(REG)等はチ
ャネル2のマシンサイクルに同期して更新されるので、
これらの事象記録を行うには、制御語の上2ビットとし
て(00)または(11)を選択すればよい。一方、信
号線9,10,23,24上の信号は、チャネル2のマシンサイク
ルに対して数十〜数百倍の時間をおいて変化するので、
これら信号線に関する事象記録を行うには制御語の上2
ビットとして(10)または(01)を選択すれば、事
象記録を残す記憶領域の量が少なくて済み、効率がよ
い。
なお、(01)の場合にはCH2がブロックマルチプレク
サチャネルであるとき、データ転送中は「タグ変化時」
に、それ以外のケースではすべてマシンサイクルに同期
してトレースされる。
回路12はレジスタ3内の制御語の上2ビットをデコード
し、またチャネル2のマシンサイクルおよびレジスタ6
およびレジスタ7の内容を入力して、事象記録を行うタ
イミングを与えるトリガ信号を発生する回路である。信
号線16は回路12が発生するトリガ信号をチャネルコント
ローラ1に供給する信号線である。セレクタ11はレジス
タ3内の制御語の下4ビットによって各々の事象発生源
から2つの事象発生源の信号を選択する選択器である。
信号線17は選択された2つの事象の信号をチャネルコン
トローラ1に送る信号線である。
第2図は、チャネルコントローラ1内の構成を示すブロ
ック図である。マイクロプロセッサ20はチャネルコント
ローラ1全体を制御するプロセッサである。レジスタ21
は事象記録を行うチャネルが指定されるレジスタであ
り、3ビットの情報を保持する。エンコーダ33はこの情
報をエンコードする回路である。この3ビットをエンコ
ードした値はチャネル番号0からチャネル番号7までの
チャネルに対応する。サービスプロセッサ13はこのチャ
ネルコントローラ1に接続され、チャネル系の診断を行
う診断装置である。レジスタ21のチャネル指定はサービ
スプロセッサ13から人手を介して行うこともでき、また
マイクロプロセッサ20から行うこともできる。オア回路
22は、サービスプロセッサ13またはマイクロプロセッサ
20からのチャネル指定のいずれをも許すオア回路であ
る。レジスタ15はエンコーダ33の出力であるエンコード
値に対応して8個であり、レジスタ21の値をエンコード
することにより得られるチャネルを選択する信号線32と
信号線16から送られるトリガ信号によってイネーブルと
され、信号線17を介して送られる事象の信号をラッチす
る。記憶装置19はレジスタ15の内容が信号線18を介して
格納される記憶装置である。
以下、本実施例の動作について説明する。サービスプロ
セッサ13またはマイクロプロセッサ20から事象記録を行
うチャネルが指定されると、レジスタ21はそのエンコー
ド値が対応するチャネルを選択するように設定される。
また、サービスプロセッサ13から信号線31を介してレジ
スタ3内に制御語が設定される。レジスタ3内の制御語
の下位4ビットによって事象記録を行う事象が選択され
セレクタ11によって該当する2つの事象の信号が選択さ
れ、信号線17を介して出力される。
一方、レジスタ3内の制御語の上位2ビットによってト
リガ発生条件が選択され、回路12によって該当するタイ
ミングでトリガ信号が発生され、その信号は信号線16を
介して出力される。レジスタ21の値をエンコードするこ
とにより得られ信号線32を介して送られるチャネル選択
信号と信号線16を介して送られるトリガ信号によって該
チャネルに対応するレジスタ15がイネーブルとされ、信
号線17を介して送られた事象の信号がそのレジスタ15に
ラッチされた後、信号線18を介して記憶装置19の事象記
録領域に格納される。この事象記録領域はラップアラウ
ンド方式で遂次記録され、障害調査に必要充分な記録領
域を有している。
以上述べた通りであり、本実施例によればチャネルに障
害が発生したとき、事象記録するチャネルを選択するレ
ジスタおよび障害チャネルの事象記録データを調べるこ
とにより、障害の発生したチャネルの番号および障害発
生前後の該チャネルの動作を知ることができ、障害の解
析に役立てることができる。また記録データは、アウト
タグ信号とバスアウト信号のように互いに関連の深いデ
ータが対になっているので、障害の解析が容易になって
いる。
〔発明の効果〕
本発明によれば、特定の装置及び特定の事象発生源が指
定可能であり、この特定の装置における特定の事象発生
源についてのみ事象記録を行なえるので、効率良く、且
つ、障害装置の動作解析が容易な事象記録を行なうこと
ができる。
【図面の簡単な説明】
第1図は本発明の一実施例であるチャネルの構成を示す
ブロック図、第2図は一実施例であるチャネルの上位装
置のブロック図である。 1……チャネルコントローラ 2……チャネル、3……レジスタ 11……セレクタ、12……回路 19……記憶装置、21……レジスタ
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭58−155462(JP,A) 特開 昭58−115560(JP,A) 特開 昭57−189229(JP,A)

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】入出力装置に対するデータの授受を司る複
    数の入出力部と、各入出力部内の事象発生源の信号を記
    憶する記憶部とを有する入出力処理装置の事象記録方式
    において、 前記複数の入出力部のうち特定の入出力部を任意に指定
    可能な入出力部指定手段と、前記各入出力部内の複数の
    事象発生源のうち特定の事象発生源を任意に指定可能な
    事象指定手段と、事象発生源の信号を取り込む為のタイ
    ミング条件を指定するタイミング指定手段と、前記タイ
    ミング条件に基づいてトリガ信号を発生する信号発生手
    段と、前記トリガ信号に応じて、前記入出力部指定手段
    により指定された入出力部内における前記事象指定手段
    により指定された事象発生源の信号を取り込み、前記信
    号を前記記憶部に格納する信号格納手段とを有すること
    を特徴とする事象記録方式。
JP60076442A 1985-04-12 1985-04-12 事象記録方式 Expired - Lifetime JPH0766346B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60076442A JPH0766346B2 (ja) 1985-04-12 1985-04-12 事象記録方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60076442A JPH0766346B2 (ja) 1985-04-12 1985-04-12 事象記録方式

Publications (2)

Publication Number Publication Date
JPS61235956A JPS61235956A (ja) 1986-10-21
JPH0766346B2 true JPH0766346B2 (ja) 1995-07-19

Family

ID=13605265

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60076442A Expired - Lifetime JPH0766346B2 (ja) 1985-04-12 1985-04-12 事象記録方式

Country Status (1)

Country Link
JP (1) JPH0766346B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63113649A (ja) * 1986-10-30 1988-05-18 Fujitsu Ltd 制御装置
US5297277A (en) * 1990-08-31 1994-03-22 International Business Machines Corporation Apparatus for monitoring data transfers of an oemi channel interface

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58155462A (ja) * 1982-03-10 1983-09-16 Nec Corp 状態監視装置
JPS5935259A (ja) * 1982-08-24 1984-02-25 Nippon Telegr & Teleph Corp <Ntt> マイクロプロセツサアナライザ

Also Published As

Publication number Publication date
JPS61235956A (ja) 1986-10-21

Similar Documents

Publication Publication Date Title
JPS648382B2 (ja)
KR950033824A (ko) 하드웨어에 의해 메모리의 ecc에러를 자동적으로 스크러빙하는 방법 및 장치
JPH0561822A (ja) データ事象記録装置およびoemiチヤネル活性のモニタ 装置
US4959772A (en) System for monitoring and capturing bus data in a computer
US4897840A (en) Method and apparatus for controlling the error correction within a data transmission controller given data read from moving peripheral storages, particularly disk storages, of a data processing system
US4698754A (en) Error detection of scan-out in a diagnostic circuit of a computer
EP0147055B1 (en) A data disc system for a computed tomography x-ray scanner
US5404504A (en) Trace tool for serial, optical interface
JPH0766346B2 (ja) 事象記録方式
JPH1097471A (ja) メモリデータのエラー訂正方法、及びエラー訂正方式
JPH045213B2 (ja)
JPS6321932B2 (ja)
JPH1145213A (ja) Fifoメモリ監視方法及び回路
JPS6148186B2 (ja)
JP2001060177A (ja) データストリーマ
JP2754982B2 (ja) シミュレート回路
SU1312591A1 (ru) Устройство дл сопр жени ЭВМ с внешним устройством
JPH0573437A (ja) メモリパリテイ回路
JP2890426B2 (ja) 情報処理装置
JPH0546498A (ja) 伝送データ分析装置
JPH07334431A (ja) Fifoメモリ装置及びその信頼性向上方法
JPS6134176B2 (ja)
JPH03142536A (ja) 記憶装置の診断方式
JPS63229559A (ja) 共有メモリのロギング装置
JPH0388047A (ja) ログ情報収集装置